CN101770439A - 电子系统与其操作方法 - Google Patents

电子系统与其操作方法 Download PDF

Info

Publication number
CN101770439A
CN101770439A CN200910253457A CN200910253457A CN101770439A CN 101770439 A CN101770439 A CN 101770439A CN 200910253457 A CN200910253457 A CN 200910253457A CN 200910253457 A CN200910253457 A CN 200910253457A CN 101770439 A CN101770439 A CN 101770439A
Authority
CN
China
Prior art keywords
mentioned
chip
integrated circuit
electronic system
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910253457A
Other languages
English (en)
Other versions
CN101770439B (zh
Inventor
陈明发
许昭顺
赵智杰
陈承先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101770439A publication Critical patent/CN101770439A/zh
Application granted granted Critical
Publication of CN101770439B publication Critical patent/CN101770439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6022—Using a prefetch buffer or dedicated prefetch cache
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Memory System (AREA)

Abstract

本发明提供一种电子系统及其操作方法，该电子系统包括一中央处理单元(CPU)、一存储器装置以及一直接存储器存取(DMA)控制器。存储器装置与中央处理单元联系，并且包括多个垂直堆叠的集成电路芯片与多个输入/输出(I/O)端口，输入/输出端口的每一个通过一基板穿孔连接至集成电路芯片。直接存储器存取(DMA)控制器与中央处理单元和存储器装置联系，并且用以执行将数据写入至存储器装置与从存储器装置中读取数据的管理。本发明可显著提高存储器装置的读取和写入速度，并且提升数据存取所需的带宽。

Description

电子系统与其操作方法
技术领域
本发明涉及存储器装置，特别涉及使用三维芯片堆叠(three dimensionaldie stacks)所构成的存储器装置。
背景技术
传统上使用堆叠存储器芯片来增加存储器装置的容量，并同时减少存储器装置的硅面积(silicon footprint)。一般而言，堆叠的方法可分为层叠封装(Package on Package；PoP)和系统级封装(System in Package；SiP)。在一层叠封装系统中，离散逻辑元件(discrete logic)与存储器球栅阵列(ball grid array；BGA)垂直地结合在一封装中。两个封装堆叠在一起，并且以一标准接口相互连接，该标准接口用以在两个封装之间传送信号。在一系统级封装实作中，某些芯片垂直地堆叠，并且使用传统芯片外的焊线(wire bonds)或锡铅凸块(Solder Bumps)相互连接。
近年来，利用硅穿孔(through silicon vias；TSVs)来连接芯片的3D集成电路(IC)已发展为可取代层叠封装与系统级封装。硅穿孔技术利用硅(或其他介电材料)晶圆中的垂直导孔，用以将各个芯片相互连接。使用硅穿孔可缩短连接长度，提升电性效能，并能减少存储器装置所消耗的功率。
硅穿孔技术已经应用至符合传统标准(例如DDR2和DDR3同步动态随机存取存储器(SDRAM))的存储器存储装置中。为了制造一个十亿位(gigabit)的动态随机存取存储器(DRAM)，八个128百万位组(Mb)芯片要一个一个地堆叠在一起，并且使用硅穿孔相互连接。3D集成电路存储器装置虽然垂直地堆叠，但仍需根据传统存储器标准(例如DDR2和DDR3)读取与写入数据。举例而言，DDR2同步动态随机存取存储器电路具有一4位深(4bits deep)的预取缓冲器(prefetch buffer)，用以使用一多路复用器存取数据存储位置。就DDR2同步动态随机存取存储器而言，DD2存储器单元在系统时钟脉冲的上升和下降缘时转换数据，用以致能在每个存储器单元周期中欲被转换的4位数据。与DDR2相比，DDR3同步动态随机存取存储器具有较高的带宽，并且可使用一8位预取缓冲器，以比存储器单元快八倍的速度传送数据。
虽然使用硅穿孔技术可增加存储器装置的数据存储容量，但是存储器装置的读取与写入速度仍受限于存储器装置所符合的规格(例如DDR2与DDR3)，并且存储器装置的带宽依然维持不变。
发明内容
为了解决现有技术存在的上述问题，本发明提供一种电子系统，包括一中央处理单元(CPU)、一存储器装置以及一直接存储器存取(DMA)控制器。存储器装置与中央处理单元联系，并且包括多个垂直堆叠的集成电路芯片与多个输入/输出(I/O)端口，输入/输出端口的每一个通过一基板穿孔连接至集成电路芯片。直接存储器存取(DMA)控制器与中央处理单元和存储器装置联系，并且用以执行将数据写入至存储器装置与从存储器装置中读取数据的管理。
本发明提供另一种电子系统，包括一存储装置以及一控制器。存储装置包括一第一集成电路芯片与一第二集成电路芯片，第一与第二集成电路芯片各自包括多个存储器位置与多个基板穿孔，基板穿孔的每一个对应至一输入/输出端口。控制器连接至第一与第二集成电路芯片中的输入/输出端口，并且将数据写入至第一与第二集成电路芯片中的存储器位置的每一个，以及管理从第一与第二集成电路芯片的存储器位置的每一个中读取数据。
本发明提供一种电子系统的操作方法，包括使用一直接存储器存取控制器，用以执行将数据写入至一存储器装置与从存储器装置中读取数据的管理，存储器装置包括多个垂直堆叠的集成电路芯片与多个输入/输出端口，输入/输出端口的每一个通过一基板穿孔连接至集成电路芯片。
本发明可显著提高存储器装置的读取和写入速度，并且提升数据存取所需的带宽。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为本发明的一电子系统方框图；
图2A为本发明的主存储器架构图；
图2B为本发明的主存储器剖面图；
图3为本发明的直接存储器存取控制器的示例图。
上述附图中的附图标记说明如下：
100～电子系统；
102～中央处理单元；
104～只读存储器；
106～系统总线；
108～输入/输出装置；
200～主存储器；
202a～202d～集成电路芯片；
204～存储位置；
206a～206d～间隔物；
208a～208b～互连材料；
210～锡铅凸块；
212～半导体基板；
214～超低介电系数材料层；
216～基板穿孔；
218～接点；
300～直接存储器存取控制器；
302～数据计数器；
304～数据寄存器；
306～地址寄存器；
308～控制逻辑。
具体实施方式
在本文中，“硅穿孔(TSV)”与“基板穿孔(through-substrate via)”这两个名词交互使用，用以表示一种具有穿越一集成电路半导体基板的导通孔(through-via)的组态，并且“硅穿孔”与“基板穿孔”不限定于形成在硅材料基板上的集成电路。因此，本文中所使用的名词“硅穿孔”也可包含一基板穿孔，该基板穿孔通过穿透不同的半导体集成电路基板材料，例如一III-V族化合物基板、一硅/锗(SiGe)基板、一砷化镓(GaAs)基板、一绝缘层覆硅(SOI)基板等等所构成。
本发明揭示一种适用于高带宽存储器芯片堆叠的新方法。以下将配合附图做更详细的说明。
图1为本发明的一电子系统100的简化方框图。在某些实施例中，电子系统100配置为一系统级封装。在其他实施例中，电子系统100配置在一印刷电路板上。电子系统100可包括在一电脑、个人数字助理(PDA)、移动电话、DVD播放器、机上盒(set top box)或其他电子装置中。电子系统100中包括一中央处理单元102、一只读存储器(ROM)104、一系统总线106、一输入/输出装置108、一主存储器200，以及一直接存储器存取控制器300。
中央处理单元102可为任一可执行计算功能的处理器。举例而言，该处理器包括来自加州圣克拉拉(Santa Clara)的英特尔(Intel)处理器(例如INTEL
Figure G2009102534572D00041
CORETM、PENTIUM
Figure G2009102534572D00042
、CELERON
Figure G2009102534572D00043
或XEON
Figure G2009102534572D00044
处理器)，以及来自加州森尼维耳市(Sunnyvale)的AMD处理器(例如AMD PHENOMTM、ATHLONTM或SEMPRONTM处理器)，但不限定于此。中央处理单元102通过系统总线106，连接至只读存储器104、主存储器200、输入/输出装置108以及直接存储器存取控制器300。
系统总线106可包括一数据总线、一地址总线以及一控制总线，该数据总线用以将数据从只读存储器104或主存储器200中传送至中央处理单元102或输入/输出装置108，该地址总线用以传送数据的来源(source)地址与目的(destination)地址，而该控制总线传送用以控制数据传送方式的信号。系统总线106也可包括一电源总线与输入/输出总线。为了简化，附图中并未显示出包括系统总线106的多个总线。在一实施例中，系统总线106为64位宽，但不限定于此，也可使用其他总线宽度。
只读存储器104可为任一型式的只读存储器，包括可编程只读存储器(PROM)、可擦除可编程只读记(EPROM)、电子式可擦除可编程只读记(EEPROM)以及快闪存储器，但不限定于此。
图2A与图2B显示了一主存储器200的示例架构，该主存储器200包括在一单一3D集成电路封装中。如图2A所示，主存储器200由四个垂直堆叠的集成电路芯片202a～202d所构成。值得注意的是，虽然本发明的主存储器200使用了四个芯片，但也可依照系统所需的存储器数量来增加或减少芯片数目。各个集成电路芯片202a～202d的存储器容量为128百万位组(Mb)，但也可使用具有更大或更小存储器容量的芯片。各个集成电路芯片202a～202d包含多个存储位置204，而各个存储位置204具有一单独的存储器地址。在某些实施例中，主存储器200可为一动态随机存取存储器(DRAM)存储装置，但也可使用其他型式的存储器，例如静态随机存取存储器与只读存储器，但不限定于此。
集成电路芯片202a～202d之间通过硅穿孔技术相互连接。举例而言，如图2B所示，使用填入导电金属的激光切割孔(laser-cut holes)可将各个集成电路芯片202a～202d连接在一起。举例而言，于2008年1月8日公告的美国专利第7,317,256号，名为“具有硅穿孔芯片的电子封装(Electronic PackagingIncluding Die with Through Silicon Via)”揭示了堆叠多个芯片的方法，该专利的全文以引用的方式并入本文中。
如图2B所示，主存储器200包括形成于一半导体基板212上的集成电路芯片202a～202d。半导体基板212可由任一半导体材料所构成，例如硅、砷化镓(GaAs)、III-V族化合物、硅/锗(SiGe)或绝缘层覆硅(SOI)等等，但不限定于此。
堆叠的集成电路芯片202a～202d通过一个或多个锡铅凸块210连接至半导体基板212。锡铅凸块210可由铅(lead)或无铅合金(lead-free alloys)所构成。举例而言，无铅合金包括锡/银(tin/silver)、锡/铜/银(tin/copper/silver)、铜、铜合金等等，但不限定于此。
堆叠的集成电路芯片202a～202d通过间隔物(spacers)206a～206d与相邻的芯片隔开。举例而言，如图2B所示，集成电路芯片202b与202c通过间隔物206c隔开。间隔物206a～206d可由许多材料所构成，例如硅、砷化镓等等，但不限定于此。各个集成电路芯片202a～202d通过接点218连接，该接点218也连接至间隔物206a～206d。在某些实施例中，主存储器200可包括一超低介电常数(ELK)材料层214，其形成在集成电路芯片202a与间隔物206a之间。举例而言，该超低介电系数材料包括碳掺杂二氧化硅(carbon dopedsilicon dioxide)、纳米玻璃(nanoglass)等等，但不限定于此。在某些实施例中，超低介电系数材料层214被空隙(gap of air)取代。
一基板穿孔216穿透各个集成电路芯片202a～202d与间隔物206a～206d。间隔物206a～206d中被填入了一导电金属(例如铜)用以构成互连材料208a、208b。使用硅穿孔技术将芯片垂直地堆叠并相互连接，可通过减少铅的长度来改善电性效能与芯片的功率消耗。此外，使用基板穿孔技术将芯片垂直地堆叠并相互连接可增加输入/输出端口的数量。由于使用约一微米宽的激光切割孔来连接芯片，而不是使用在封装板上需要数百微米宽的水平间距的焊线来连接芯片，因此可增加输入/输出端口的数量。因此，使用硅穿孔技术连接芯片不需要额外的间距。增加芯片上的输入/输出端口数量可增加芯片的带宽。在某些实施例中，各个基板穿孔216对应至主存储器200的一输入/输出端口。
数据存储在各个集成电路芯片202a～202d的存储位置204中。使用由直接存储器存取控制器300所控制的直接存储器存取，可将集成电路芯片202a～202d中的数据从存储位置204中读取，或将集成电路芯片202a～202d中的数据写入至存储位置204中。使用直接存储器存取能够在不受系统时钟脉冲影响的情况下存取数据，使得数据传输率高于传统DDR2或DDR3存储器系统的数据传输率。此外，由于可传送比传统存储器系统(例如DDR2、DDR3等等)还要大的数据量，因此使用直接存储器存取(DMA)来存取存储在主存储器200中的数据，能够提升数据存取所需的带宽。
图3为本发明的直接存储器存取控制器300的示例图。在某些实施例中，直接存储器存取控制器300与主存储器200包括在相同的封装中。如图3所示，直接存储器存取控制器300可包括一数据计数器302、一数据寄存器304、一地址寄存器306以及一控制逻辑308。数据计数器302用以存储在一特定异动(transaction)中欲被传送的数据量。当数据被传送时，数据计数器302递减计数器值直到传送完所有数据。数据寄存器304用以存储正被传送的数据，而地址寄存器306用以存储正被传送的数据的地址。数据计数器302、数据寄存器304以及地址寄存器306通过系统总线106来传送与接收信号、数据。控制逻辑308与中央处理单元102联系，并控制主存储器200的数据传输。
在某些实施例中，直接存储器存取控制器300可从其他装置或从中央处理单元102中接收一要求信号，用以执行一数据传输。在收到要求信号后，直接存储器存取控制器300取得系统总线106的控制权并执行数据传输。直接存储器存取控制器300管理在少数总线读取/写入周期中所发生的数据传输。由于直接存储器存取控制器300在管理数据传输，因此中央处理单元102可在数据传输时执行其他功能。在其他实施例中，直接存储器存取控制器300可被中央处理单元102存取，该中央处理单元102控制直接存储器存取控制器300中的数据寄存器304与地址寄存器306，用以执行数据传输。
在一直接存储器存取数据传输期间，可使用多种方式来传送存储在主存储器200中的数据。举例而言，存储在主存储器200中的数据可在一单一总线操作(single bus operation)中传送，在此通过该单一总线操作同时地从来源地址中读取数据并将数据写入至目的地址。此数据传输通常由直接存储器存取控制器300执行，直接存储器存取控制器300会从中央处理单元102中取得系统总线106的控制权，并发出信号表示数据即将被锁存(latched onto)在系统总线106上，或表示即将释放(latched off)系统总线106上的数据。
另一个传输数据的方法为一提取与寄存(fetch-and-deposit)传输，直接存储器存取控制器300从一个存储器地址中提取或读取数据，并且将该数据寄存或写入至另一个存储器地址。以提取与寄存的方式来传输数据需要两个存储器周期，即一第一周期用以读取数据，以及一第二周期用以写入数据。
因为可使用总线总宽度来传输数据，所以使用直接存储器存取(DMA)来存取存储在主存储器200的垂直堆叠的集成电路芯片202a～202d中的数据，能够提升存储器的带宽。举例而言，若一总线的宽度为64位，则可使用直接存储器存取来传送64位数据，这比使用具有一8位预取缓冲器的DDR3所传送的数据量来要大八倍。此外，使用直接存储器存取来传输数据不需要中央处理单元102去分配资源，并且使用与系统时钟脉冲无关的一直接存储器存取时钟脉冲(DMA clock；图未显示)来传输数据，因此使得数据传输速度比传统DDR2或DDR3存储器的数据传输速度还要快。使用硅穿孔来连接集成电路芯片202a～202d可增加主存储器200的输入/输出端口数量，因而可使用一较宽的总线，借以提升主存储器200的带宽。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (14)

1.一种电子系统，包括：
一中央处理单元；
一存储器装置，与上述中央处理单元联系，上述存储器装置包括多个垂直堆叠的集成电路芯片与多个输入/输出端口，上述输入/输出端口的每一个通过一基板穿孔连接至上述集成电路芯片；以及
一直接存储器存取控制器，与上述中央处理单元和上述存储器装置联系，上述直接存储器存取控制器用以执行将数据写入至上述存储器装置与从上述存储器装置中读取数据的管理。
2.如权利要求1所述的电子系统，其中上述中央处理单元通过一系统总线连接至上述存储器装置。
3.如权利要求2所述的电子系统，其中上述直接存储器存取控制器通过上述系统总线连接至上述存储器装置与上述中央处理单元。
4.如权利要求1所述的电子系统，其中上述直接存储器存取控制器用以管理一提取与寄存数据传输。
5.一种电子系统，包括：
一存储装置，包括一第一集成电路芯片与一第二集成电路芯片，上述第一与第二集成电路芯片各自包括多个存储器位置与多个基板穿孔，上述基板穿孔的每一个对应至一输入/输出端口；以及
一控制器，连接至上述第一与第二集成电路芯片中的上述输入/输出端口，上述控制器管理将数据写入至上述第一与第二集成电路芯片中的上述存储器位置的每一个，以及管理从上述第一与第二集成电路芯片的上述存储器位置的每一个中读取数据。
6.如权利要求5所述的电子系统，其中上述控制器为一直接存储器存取控制器。
7.如权利要求5所述的电子系统，其中上述第一与第二集成电路芯片为一动态随机存取存储器芯片。
8.如权利要求5所述的电子系统，其中上述第一与第二集成电路芯片为一静态随机存取存储器芯片。
9.如权利要求5所述的电子系统，其中上述存储装置还包括一第三集成电路芯片，上述第三集成电路芯片包括多个存储器位置。
10.如权利要求5所述的电子系统，其中上述存储装置中的上述第一与第二集成电路芯片一个一个地垂直堆叠在一起。
11.如权利要求5所述的电子系统，其中上述控制器为一直接存储器存取控制器，用以管理一提取与寄存数据传输。
12.一种电子系统的操作方法，包括：
使用一直接存储器存取控制器，用以执行将数据写入至一存储器装置与从上述存储器装置中读取数据的管理，上述存储器装置包括多个垂直堆叠的集成电路芯片与多个输入/输出端口，上述输入/输出端口的每一个通过一基板穿孔连接至上述集成电路芯片。
13.如权利要求12所述的电子系统的操作方法，其中上述直接存储器存取控制器通过一存储器总线连接至上述存储器装置。
14.如权利要求12所述的电子系统的操作方法，其中上述直接存储器存取控制器用以管理一提取与寄存数据传输。
CN200910253457.2A 2009-01-05 2009-12-16 电子系统与其操作方法 Active CN101770439B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/348,735 2009-01-05
US12/348,735 US20100174858A1 (en) 2009-01-05 2009-01-05 Extra high bandwidth memory die stack

Publications (2)

Publication Number Publication Date
CN101770439A true CN101770439A (zh) 2010-07-07
CN101770439B CN101770439B (zh) 2015-09-16

Family

ID=42312443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910253457.2A Active CN101770439B (zh) 2009-01-05 2009-12-16 电子系统与其操作方法

Country Status (5)

Country Link
US (1) US20100174858A1 (zh)
JP (1) JP2010157215A (zh)
KR (1) KR101109562B1 (zh)
CN (1) CN101770439B (zh)
TW (1) TWI410801B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684681A (zh) * 2011-03-11 2012-09-19 阿尔特拉公司 包括i/o堆叠的系统以及用于制造此类系统的方法
CN103365801A (zh) * 2012-03-30 2013-10-23 索尼电脑娱乐公司 存储器系统、用于控制存储器系统的方法和信息处理设备
CN103946981A (zh) * 2011-12-02 2014-07-23 英特尔公司 具有提供偏移互连的接口的堆叠式存储器
CN107111566A (zh) * 2014-12-19 2017-08-29 拉姆伯斯公司 用于高性能、高容量带寄存器的存储器模块的动态随机存取存储器(dram)部件
CN109388595A (zh) * 2017-08-10 2019-02-26 三星电子株式会社 高带宽存储器系统以及逻辑管芯

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8582373B2 (en) * 2010-08-31 2013-11-12 Micron Technology, Inc. Buffer die in stacks of memory dies and methods
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8218347B1 (en) 2010-10-12 2012-07-10 Apple Inc. Stacked memory device having a scalable bandwidth interface
KR101712043B1 (ko) * 2010-10-14 2017-03-03 삼성전자주식회사 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법
WO2012061633A2 (en) 2010-11-03 2012-05-10 Netlist, Inc. Method and apparatus for optimizing driver load in a memory package
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) * 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
CN104617084B (zh) * 2011-12-02 2018-11-09 英特尔公司 具有提供偏移互连的接口的堆叠式存储器
US8788748B2 (en) 2012-03-22 2014-07-22 International Business Machines Corporation Implementing memory interface with configurable bandwidth
US9448947B2 (en) 2012-06-01 2016-09-20 Qualcomm Incorporated Inter-chip memory interface structure
US9093429B2 (en) 2012-06-27 2015-07-28 Freescale Semiconductor, Inc. Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices
KR102029682B1 (ko) 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치 및 반도체 패키지
US9588570B2 (en) 2013-04-30 2017-03-07 Samsung Electronics Co., Ltd. Apparatus and method for adjusting bandwidth
KR102149150B1 (ko) 2013-10-21 2020-08-28 삼성전자주식회사 전자 장치
US9209141B2 (en) 2014-02-26 2015-12-08 International Business Machines Corporation Shielded package assemblies with integrated capacitor
KR102023121B1 (ko) * 2014-10-31 2019-11-04 에스케이하이닉스 주식회사 에러를 보정하는 메모리 장치 및 그의 에러 보정 방법
US10007429B2 (en) * 2015-02-24 2018-06-26 Unisys Corporation Database replication with continue and tape-type-override functions
CN106372540B (zh) * 2016-08-29 2019-07-12 北京中电华大电子设计有限责任公司 一种芯片安全信息的安全传输方法及电路
KR20190105346A (ko) 2018-03-05 2019-09-17 삼성전자주식회사 메모리 패키지 및 메모리 장치
US11139270B2 (en) 2019-03-18 2021-10-05 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
US11844223B1 (en) 2019-05-31 2023-12-12 Kepler Computing Inc. Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging
US11152343B1 (en) * 2019-05-31 2021-10-19 Kepler Computing, Inc. 3D integrated ultra high-bandwidth multi-stacked memory
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging
CN114497033A (zh) * 2022-01-27 2022-05-13 上海燧原科技有限公司 三维芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652334A (zh) * 2004-02-02 2005-08-10 金士顿科技公司 集成的多芯片芯片级封装
CN1779979A (zh) * 2004-08-04 2006-05-31 三星电子株式会社 半导体存储器器件及其布置和制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805927A (en) * 1994-01-28 1998-09-08 Apple Computer, Inc. Direct memory access channel architecture and method for reception of network information
TW315559B (en) * 1996-03-19 1997-09-11 Hitachi Ltd Communication control device and communication system thereof
JP4722305B2 (ja) * 2001-02-27 2011-07-13 富士通セミコンダクター株式会社 メモリシステム
JP2003282703A (ja) * 2002-03-26 2003-10-03 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6780753B2 (en) * 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7327600B2 (en) * 2004-12-23 2008-02-05 Unity Semiconductor Corporation Storage controller for multiple configurations of vertical memory
US7501354B2 (en) * 2005-01-18 2009-03-10 Applied Materials, Inc. Formation of low K material utilizing process having readily cleaned by-products
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
KR20080067328A (ko) * 2005-09-06 2008-07-18 비욘드 블라데스 리미티드 3ｄｍｃ 아키텍처
KR20070038798A (ko) * 2005-10-07 2007-04-11 삼성전자주식회사 확장형 적층 반도체 패키지 및 이의 제조 방법
KR100720529B1 (ko) * 2005-12-29 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 및 그의 형성방법
US7564136B2 (en) * 2006-02-24 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integration scheme for Cu/low-k interconnects
US7804177B2 (en) * 2006-07-26 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based thin substrate and packaging schemes
US7477535B2 (en) * 2006-10-05 2009-01-13 Nokia Corporation 3D chip arrangement including memory manager
US7576435B2 (en) * 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
KR101430166B1 (ko) * 2007-08-06 2014-08-13 삼성전자주식회사 멀티 스택 메모리 장치
US8120958B2 (en) * 2007-12-24 2012-02-21 Qimonda Ag Multi-die memory, apparatus and multi-die memory stack
US8521979B2 (en) * 2008-05-29 2013-08-27 Micron Technology, Inc. Memory systems and methods for controlling the timing of receiving read data
US7977962B2 (en) * 2008-07-15 2011-07-12 Micron Technology, Inc. Apparatus and methods for through substrate via test
US7925949B2 (en) * 2008-10-15 2011-04-12 Micron Technology, Inc. Embedded processor
US20100162065A1 (en) * 2008-12-19 2010-06-24 Unity Semiconductor Corporation Protecting integrity of data in multi-layered memory with data redundancy

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1652334A (zh) * 2004-02-02 2005-08-10 金士顿科技公司 集成的多芯片芯片级封装
CN1779979A (zh) * 2004-08-04 2006-05-31 三星电子株式会社 半导体存储器器件及其布置和制造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102684681B (zh) * 2011-03-11 2016-08-03 阿尔特拉公司 包括i/o堆叠的系统以及用于制造此类系统的方法
CN102684681A (zh) * 2011-03-11 2012-09-19 阿尔特拉公司 包括i/o堆叠的系统以及用于制造此类系统的方法
US9768148B2 (en) 2011-12-02 2017-09-19 Intel Corporation Stacked memory with interface providing offset interconnects
CN103946981A (zh) * 2011-12-02 2014-07-23 英特尔公司 具有提供偏移互连的接口的堆叠式存储器
CN103946981B (zh) * 2011-12-02 2016-11-09 英特尔公司 具有提供偏移互连的接口的堆叠式存储器
CN103365801A (zh) * 2012-03-30 2013-10-23 索尼电脑娱乐公司 存储器系统、用于控制存储器系统的方法和信息处理设备
CN107111566A (zh) * 2014-12-19 2017-08-29 拉姆伯斯公司 用于高性能、高容量带寄存器的存储器模块的动态随机存取存储器(dram)部件
CN107111566B (zh) * 2014-12-19 2020-08-14 拉姆伯斯公司 用于存储器模块的动态随机存取存储器(dram)部件
US10846252B2 (en) 2014-12-19 2020-11-24 Rambus, Inc. Dynamic random access memory (DRAM) component for high-performance, high-capacity registered memory modules
US11341070B2 (en) 2014-12-19 2022-05-24 Rambus, Inc. Dynamic random access memory (DRAM) component for high-performance, high-capacity registered memory modules
US11815940B2 (en) 2014-12-19 2023-11-14 Rambus Inc. Dynamic random access memory (DRAM) component for high-performance, high-capacity registered memory modules
CN109388595A (zh) * 2017-08-10 2019-02-26 三星电子株式会社 高带宽存储器系统以及逻辑管芯
CN109388595B (zh) * 2017-08-10 2023-12-01 三星电子株式会社 高带宽存储器系统以及逻辑管芯

Also Published As

Publication number Publication date
TWI410801B (zh) 2013-10-01
KR101109562B1 (ko) 2012-01-31
TW201027348A (en) 2010-07-16
JP2010157215A (ja) 2010-07-15
US20100174858A1 (en) 2010-07-08
CN101770439B (zh) 2015-09-16
KR20100081272A (ko) 2010-07-14

Similar Documents

Publication Publication Date Title
CN101770439B (zh) 电子系统与其操作方法
US11031049B2 (en) Flexible memory system with a controller and a stack of memory
US7969193B1 (en) Differential sensing and TSV timing control scheme for 3D-IC
CN104011851B (zh) 具有窗口插入器的3d集成电路封装
KR101213175B1 (ko) 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
US7830692B2 (en) Multi-chip memory device with stacked memory chips, method of stacking memory chips, and method of controlling operation of multi-chip package memory
US9627357B2 (en) Stacked memory allowing variance in device interconnects
US20080315388A1 (en) Vertical controlled side chip connection for 3d processor package
US9941253B1 (en) Semiconductor packages including interconnectors and methods of fabricating the same
CN105006246B (zh) 半导体存储器件
US9530756B2 (en) Semiconductor apparatus having electrical connections with through-via and a metal layer and stacking method thereof
CN106205670B (zh) 包括再分布层的半导体器件
US20160293230A1 (en) Semiconductor device, a method for manufacturing the same, and a system having the same
CN105632545B (zh) 一种3d内存芯片
CN111459864B (zh) 一种存储器件及其制造方法
JP2014220473A (ja) 集積回路装置およびその構成方法
US8907490B2 (en) Semiconductor packages having the first and second chip inclined sidewalls contact with each other
US10002850B2 (en) Semiconductor chip flexibly applied to various routing structures and semiconductor chip module using the same
US20230197705A1 (en) Interconnection structures for high-bandwidth data transfer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant