CN104617084B - 具有提供偏移互连的接口的堆叠式存储器 - Google Patents

具有提供偏移互连的接口的堆叠式存储器 Download PDF

Info

Publication number
CN104617084B
CN104617084B CN201510028887.XA CN201510028887A CN104617084B CN 104617084 B CN104617084 B CN 104617084B CN 201510028887 A CN201510028887 A CN 201510028887A CN 104617084 B CN104617084 B CN 104617084B
Authority
CN
China
Prior art keywords
memory
bare crystalline
tsv
interconnection
memory bare
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510028887.XA
Other languages
English (en)
Other versions
CN104617084A (zh
Inventor
P.沃格特
A.沙伊费尔
W.莫罗
J.哈尔伯特
金镇永
K.休梅克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201510028887.XA priority Critical patent/CN104617084B/zh
Priority claimed from CN201180075236.6A external-priority patent/CN103946981B/zh
Publication of CN104617084A publication Critical patent/CN104617084A/zh
Application granted granted Critical
Publication of CN104617084B publication Critical patent/CN104617084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

描述具有提供偏移互连的接口的堆叠式存储器的操作的动态操作。存储器装置的实施例包括系统元件和与所述系统元件耦合的存储器堆栈,所述存储器堆栈包括一个或多个存储器裸晶层。每个存储器裸晶层包括第一面和第二面,每个存储器裸晶层的第二面包括用于将存储器裸晶层的数据接口引脚与耦合的元件的第一面的数据接口引脚耦合的接口。每个存储器裸晶层的接口可包括提供存储器裸晶层的数据接口引脚中的每个与耦合的元件的数据接口引脚中的对应的数据接口引脚之间的偏移的连接。

Description

具有提供偏移互连的接口的堆叠式存储器
技术领域
本发明的实施例一般涉及电子装置的领域,并且更具体的,涉及具有提供偏移互连的接口的堆叠式存储器。
背景技术
为了提供具有附加密度的存储器用于各种计算操作,开发了具有多个紧密耦合的存储器元件(其可被称为3D堆叠式存储器,或堆叠式存储器)的存储器装置。
发明内容
3D堆叠式存储器可包括DRAM(动态随机存取存储器)存储器元件的耦合层或封装,其可被称为存储器堆栈。堆叠式存储器可用于在单个装置或封装中提供大量计算机存储器,其中所述装置或封装还可包括系统组件,例如存储器控制器和CPU(中央处理单元)或其它系统元件。
然而,虽然存储器元件的附加层可以添加到堆叠式存储器装置,但是这样的存储器的操作由存储器结构限制。特别地,存储器裸晶层的添加增加了存储器的量,但是不改变存储器装置的带宽。由于这个原因,堆叠式存储器装置可在带宽中受限,或可能要求以下设计:即使许多实现不要求这个存储器的量,仍提供最大数量的存储器层的足够带宽。
附图说明
在附图中通过示例的方式而不是通过限制的方式来图示本发明的实施例,附图中类似的附图标记指类似元素。
图1图示3D堆叠式存储器的实施例;
图2图示堆叠式存储器装置的实施例的数据路径的路由;
图3是堆叠式存储器装置中的存储器裸晶的实施例的接口的图示;
图4图示包括用添加存储器裸晶层来扩展带宽的路由的堆叠式存储器装置的实施例;
图5图示具有附加存储器裸晶层的存储器装置的实施例的数据路径的路由;以及
图6是图示包括堆叠式存储器装置的设备或系统的实施例的框图。
具体实施方式
本发明的实施例一般指向具有提供偏移互连的接口的堆叠式存储器。
如本文使用的:
“3D堆叠式存储器”(其中3D指示3维)或“堆叠式存储器”指包括一个或多个耦合的存储器裸晶层、存储器封装或其它存储器元件的计算机存储器。存储器可垂直堆叠或水平(例如并排)堆叠,或以别的方式包括耦合在一起的存储器元件。特别地,堆叠式存储器DRAM装置或系统可包括具有多个DRAM裸晶层的存储器装置。堆叠式存储器装置还可包括装置中的系统元件,其可在本文中称为系统层或元件,其中系统层可包括例如CPU(中央处理单元)、存储器控制器和其它有关系统元件的元件。系统层可包括芯片上系统(SoC)。
在一些实施例中,设备、系统和方法提供用于具有提供偏移互连的接口的堆叠式存储器。在一些实施例中,设备、系统和方法提供用于堆叠式存储器中的带宽的缩放。在一些实施例中,具有系统层和一个或多个存储器裸晶层(每个包括接口)的堆叠式存储器装置可提供用于层之间的偏移或交错接口连接以便相对于堆叠式存储器的下一层的信号路径来偏移每个层的信号路径。在一些实施例中,堆叠式存储器包括多个信道,其中每个裸晶层可驱动堆叠式存储器的信道中的一个或多个。在一个实现中,具有4个裸晶层的堆叠式存储器装置包括16个信道,其中每个裸晶层驱动16个信道中的4个。
在一些实施例中,带宽的缩放可以用于提供公共的封装中存储器装置以用于在存储器和处理需求中极大不同的设备和系统。例如,可用于低带宽、成本敏感的应用(例如蜂窝电话)中的存储器装置还可扩大规模以便在对于高端计算(例如在网络服务器应用中)足够的等级提供带宽和存储器的量。跨整个产品范围的公共存储器装置可用于利用规模经济来提供更低成本的存储器解决方案给所有这样的装置。
常规的存储器装置可将所有存储器装置层的数据接口引脚连接在一起,这需要在每个存储器装置层上的附加的驱动器,并且需要在每个数据接口引脚上显著的电负载,从而消耗过多功率并限制存储器装置的最大数据速率。
在一些实施例中,装置、系统或方法以这样的结构和方式提供用于互连堆栈中的存储器装置层:使得存储器堆栈中可用的带宽量能够在更多存储器装置被添加到堆叠式存储器中时增长。在一些实施例中,堆叠式存储器装置架构使得能够生成不同大小的装置,所述装置在结构中是相同的但是具有从单独的存储器装置层驱动的数据接口引脚。在一个实现中,特定的存储器装置可被堆叠到更大的堆栈大小以便提供附加容量,其中带宽随着堆栈层的添加而增大。在一些实施例中,存储器装置的结构将每个数据接口引脚上的电负载减小到更低的功率并且增大存储器装置的数据速率。
在一些实施例中,用于缩放堆叠式存储器装置中的带宽的设备、系统或方法使用存储器堆栈中的每个存储器裸晶层中的迹线或其它互连来将数据接口信号从堆栈中更高的存储器裸晶层重新路由到备选的数据接口引脚上。在一些实施例中,存储器装置层中的一个或多个,以及潜在地存储器堆栈的所有层,包括将信号路径从第一存储器裸晶层的每个数据接口引脚重新路由到第二存储器裸晶的对应数据接口引脚的交错的互连,其中第二存储器裸晶层的每个数据接口引脚从第一存储器裸晶层的对应数据接口引脚偏移。堆叠式存储器装置的结构可用于提供从存储器装置数据接口引脚到存储器控制器的点到点连接。堆叠式存储器装置的实施例中的互连的交错用堆叠式存储器装置的每个附加存储器裸晶层来提供带宽的扩展。
在一些情况下,堆叠式存储器装置的存储器裸晶层的数量可大于装置的备选的数据接口引脚的数量。在一些实施例中,回绕的路由互连使得堆叠式存储器的高度能够大于备选的数据接口引脚集合的数量以便提供点到两点(或更多)拓扑。在一些实施例中,第一存储器裸晶层的路由连接被缠绕以便与第二存储器裸晶层连接,所述第二存储器裸晶层从第一层离开某个数量的层。
在一个示例中,堆叠式存储器装置可包括X个数据路由(其中X是2或更多,但在此示例中可为4),并且存储器装置包括多于X个存储器裸晶层(X+1或更多,但在此示例中可以为8个存储器裸晶层。例如,耦合到系统层的第一存储器裸晶层可具有经由回绕的互连路由的到第五存储器裸晶层的路由。此外,第二存储器裸晶层可具有到第六存储器裸晶层的路由,并且继续通过装置的其它存储器裸晶层。
图1图示3D堆叠式存储器的实施例。在此图示中,3D堆叠式存储器装置100包括与一个或多个DRAM存储器裸晶层120耦合的系统元件110,本文中还称为存储器堆栈。在一些实施例中,系统元件可以是芯片上系统(SoC)或其它类似元件。虽然图1图示了系统元件110耦合在一个或多个存储器裸晶层120的存储器堆栈下面的实现,但是实施例不限于此布置。例如,在一些实施例中,系统元件110可位于存储器堆栈120附近,并且因此可以按并排布置与存储器堆栈120耦合。
在这个图示中,DRAM存储器裸晶层包括4个存储器裸晶层,这些层是第一存储器裸晶层130、第二存储器裸晶层140、第三存储器裸晶层150和第四存储器裸晶层160。然而,在存储器堆栈120中实施例不限于任何特定数量的存储器裸晶层,并且可包括更大或更小数量的存储器裸晶层。除了其它元件之外,系统元件110可包括存储器堆栈120的存储器控制器112。在一些实施例中,每个存储器裸晶层(可能除了顶部或最外部存储器裸晶层(例如此图示中的第四存储器裸晶层160)以外)包括多个硅通孔(TSV)以便提供通过存储器裸晶层的硅衬底的路径。
在一些实施例中,每个存储器裸晶层包括用于与另一裸晶层或系统元件110的连接的接口。在此图示中,第一存储器裸晶层130包括用于第一存储器裸晶层130和系统元件110之间的耦合的第一接口125;第二存储器裸晶层140包括用于第二存储器裸晶层140和第一存储器裸晶层130之间的耦合的第二接口135;第三存储器裸晶层150包括用于第三存储器裸晶层150和第二存储器裸晶层140之间的耦合的第三接口145;以及第四存储器裸晶层160包括用于第四存储器裸晶层160和第三存储器裸晶层150之间的耦合的第四接口155。在一些实施例中,每个接口提供用于接口引脚的交错,以使得存储器裸晶层的每个接口引脚从耦合的存储器裸晶层或系统元件的连接的接口引脚偏移。
在一些实施例中,堆叠式存储器装置100提供宽带的扩展,因为附加的存储器裸晶层被添加到存储器堆栈120。在一些实施例中,在每个接口中提供的接口引脚的交错被布置成提供用于从系统层通过介入存储器裸晶层的连接到每个接口的连接的路由。
图2图示了堆叠式存储器装置的实施例的数据路径的路由。在一些实施例中,堆叠式存储器装置200可包括多个存储器裸晶层220,在此图示中其包括4个存储器裸晶层(230、240、250、260),与可以是SoC的系统元件210耦合。然而,实施例不限于任何特定数量的存储器裸晶层。如图示的,信号路径,例如路径280,提供了从存储器裸晶层到系统元件210的信道连接的路径。如图示的,第一存储器裸晶层230、第二存储器裸晶层240和第三存储器裸晶层250各自包括TSV 205以便提供通过这样的存储器裸晶层的每个的连接。
在一些实施例中,每个存储器裸晶层包括提供与耦合的存储器裸晶层或系统元件的连接的接口。在此图示中,第一存储器裸晶层230包括用于第一存储器裸晶层230和系统元件210之间的耦合的第一接口225;第二存储器裸晶层240包括用于第二存储器裸晶层240和第一存储器裸晶层230之间的耦合的第二接口235;第三存储器裸晶层250包括用于第三存储器裸晶层250和第二存储器裸晶层240之间的耦合的第三接口245;以及第四存储器裸晶层260包括用于第四存储器裸晶层260和第三存储器裸晶层250之间的耦合的第四接口255。在一些实施例中,接口提供用于连接270的交错以便重新路由数据路径,以使得存储器裸晶层的每个接口连接从邻接的存储器裸晶层或系统元件的对应的连接的接口引脚偏移。
如图2中图示的,信号路由280提供从第四存储器裸晶层260(其中连接由接口255偏移)通过第三存储器裸晶层250(其中连接由接口245偏移)的TSV,通过第二存储器裸晶层240(其中连接由接口235偏移)的TSV,以及通过第一存储器裸晶层230(其中连接由接口225偏移)的TSV到系统元件210的D信道接口连接的路径。在一些实施例中,每个存储器裸晶层的接口包括存储器的信道的驱动器274。
图3是堆叠式存储器装置中的存储器裸晶的实施例的接口的图示。在此图示中,第一存储器裸晶元件310包括硅衬底315,第一存储器裸晶元件具有第一面(或表面)和第二面。在此讨论中,第一面一般图示为存储器裸晶元件的上部分而第二面一般图示为存储器裸晶元件的下部分,但是实施例不限于装置的元件的这个特别排列。第一存储器裸晶元件310包括存储器裸晶元件的第二面上的接口350,第一存储器裸晶元件310包括第一多个接口引脚325(其中“引脚”指任何种类的电连接点)。第一存储器裸晶元件310还可包括通过硅衬底315的TSV 320。
第一存储器裸晶元件310的接口350可用于将第一存储器裸晶元件310的第二面与第二元件360的第一面耦合,其中所述第二元件可包括第二存储器裸晶元件或堆叠式存储器装置的系统元件。在此图示中,第二元件360可包括硅或其它材料的衬底365,其中第二元件的第一面包括第二多个接口引脚375。第二元件360还可包括多个TSV 370以提供通过第二元件360的信号路径。
在一些实施例中,第一存储器裸晶元件310的接口350包括互连352,互连352相对应第二元件360的第二多个接口引脚375来偏移第一存储器裸晶元件的第一多个接口引脚325,所述互连包括用于将第一多个接口引脚的最后引脚与第二多个接口引脚的第一引脚连接的回绕的互连354。例如,如果第一存储器裸晶元件310包括4个接口引脚325(其在图3中从左至右可被称为第一引脚、第二引脚、第三引脚和第四引脚)并且第二元件360包括4个接口引脚375,第一存储器裸晶310的接口引脚325与第二元件360的接口引脚375对齐,然后互连352提供第一多个接口引脚325中的每个与第二多个接口引脚375的偏移引脚连接。因此,第一多个接口引脚325的第一接口引脚与第二多个接口引脚375的第二接口引脚连接;第一多个接口引脚的第二接口引脚与第二多个接口引脚的第三接口引脚连接;第一多个接口引脚的第三接口引脚与第二多个接口引脚的第四接口引脚连接;并且第一多个接口引脚的第四接口引脚与第二多个接口引脚的第一接口引脚连接。
第一存储器裸晶元件310的接口350还包括驱动器356来驱动堆叠式存储器装置的一个或多个信道。在一些实施例中,接口350通过将第一存储器裸晶元件310添加到堆叠式存储器装置来允许堆叠式存储器装置的带宽的缩放。
图4图示包括用添加存储器裸晶层来扩展带宽的路由的堆叠式存储器装置的实施例。在一些实施例中,堆叠式存储器装置400包括与包括多个存储器裸晶层的存储器堆栈耦合的SoC 410,其中所述存储器裸晶层图示为存储器裸晶层430、440、450和460。
在一些实施例中,堆叠式存储器装置400以图2中示出的方式提供用于路由470,其中每个存储器裸晶层提供用于每个接口引脚连接的交错。在此图示中,第一存储器裸晶430驱动信道A,第二存储器裸晶440驱动信道B,第三存储器裸晶450驱动信道C,以及第四存储器裸晶460驱动信道D。
路由470与常规的路由480形成对比,其中每个存储器裸晶层的接口连接引脚与邻接的存储器裸晶层的接口连接引脚连接,而不交错或重新路由连接。结果是,使用常规路由的装置的每个层的接口需要驱动器用于堆叠式存储器装置的每个信道。
图5图示具有附加存储器裸晶层的堆叠式存储器装置的实施例的数据路径的路由。在一些实施例中,堆叠式存储器装置被构造成处理比接收装置的互连引脚更大数量的存储器裸晶层。在这个特定示例中,堆叠式存储器装置500包括与系统元件520耦合的8个存储器裸晶层(图5中表示为存储器裸晶层505、510、515、520、525、530、535和540),其中堆叠式存储器装置提供4个信道。
在一些实施例中,堆叠式存储器装置500利用每个接口的回绕的连接以用于超过堆叠式存储器装置的信道的数量的附加的存储器元件的互连。虽然实施例可包括大于信道的数量的任何数量,但是在此示例中,堆叠式存储器装置包括8个存储器裸晶层。在一些示例中,每个存储器裸晶层的接口包括回绕的连接,以使得存储器裸晶层可连接到另一个存储器裸晶层,例如经由TSV 570的下面的信号路径580。在此示例中,每个存储器裸晶层的接口的回绕连接提供用于存储器裸晶层505和存储器裸晶层525、存储器裸晶层510和存储器裸晶层530、以及继续通过存储器裸晶层520和存储器裸晶层540的互连。
在一些实施例中,图5中图示的堆叠式存储器架构允许通过利用点到两点(或更多)拓扑的附加的存储器扩展,所述拓扑通过存储器裸晶层中的每个的接口根据接口引脚的交错来连接存储器裸晶层。
取决于存储器装置中的存储器裸晶层的数量,可以在许多不同的计算还价中利用堆叠式存储器。图6是用于图示包括堆叠式存储器装置的设备或系统的实施例的框图。计算装置600表示包括移动计算装置的计算装置,例如膝上型计算机、计算平板、移动电话或智能电话、无线使能的电子阅读器或其它无线移动装置。将理解一般地示出某些组件,并且不是这样的装置中的所有组件都示出在装置600中。组件可以通过一个或多个总线或其它连接605来连接。
装置600包括处理器610,其执行装置600的主处理操作。处理器610可包括一个或多个物理装置,例如微处理器、应用处理器、微控制器、可编程逻辑装置或其它处理部件。由处理器610执行的处理操作包括执行应用、装置功能或两者在其上执行的操作平台或操作系统。处理操作包括与人类用户或与其它装置的I/O(输入/输出)有关的操作、与功率管理有关的操作、操作、或两者的与将装置600连接到另一装置有关的操作。处理操作还可包括与音频I/O、显示I/O或两者有关的操作。
在一个实施例中,装置600包括音频子系统620,其表示与将音频功能提供给计算装置关联的硬件(例如音频硬件和音频电路)和软件(例如驱动器和编解码器)组件。音频功能可包括扬声器、耳机或这样的两种音频输出,以及麦克风输入。这样的功能的装置可以集成到装置600中,或连接到装置600。在一个实施例中,用户通过提供由处理器610接收和处理的音频命令来与装置600交互。
显示子系统630表示提供具有视觉、触觉或两种元素用于用户与计算装置交互的显示的硬件(例如显示装置)和软件(例如驱动器)组件。显示子系统630包括显示接口632,其包括用于提供显示给用户的特定屏幕或硬件装置。在一个实施例中,显示接口632包括与处理器610分离的逻辑来执行与显示有关的至少一些处理。在一个实施例中,显示子系统630包括提供输入和输出给用户的触摸屏装置。
I/O控制器640表示与和用户的交互有关的硬件装置和软件组件。I/O控制器640可操作以管理作为下列的一部分的硬件:音频子系统620、显示子系统630或这两种子系统。另外,I/O控制器640图示了连接到装置600的附加的装置的连接点,用户可通过其与系统交互。例如,可以附连到装置600的装置可包括麦克风装置、扬声器或立体声系统、视频系统或其它显示装置、键盘或小键盘装置或其它I/O装置以用于与特定应用(例如读卡器或其它装置)一起使用。
如上所述,I/O控制器640可与音频子系统620、显示子系统630或这两种子系统进行交互。例如,通过麦克风或其它音频装置的输入可以为装置600的一个或多个应用或功能提供输入或命令。此外,音频输出可以提供用来代替或附加于显示输出。在另一示例中,如果显示子系统包括触摸屏,则显示装置还充当输入装置,其可至少部分由I/O控制器640管理。装置600上还存在附加的按钮或开关以提供由I/O控制器640管理的I/O功能。
在一个实施例中,I/O控制器640管理以下装置,例如加速度计、照相机、光传感器或其它环境传感器,或可以包括在装置600中的其它硬件。输入可以是直接用户交互的一部分,以及提供环境输入给系统以影响其操作(例如过滤噪声、为亮度检测调整显示、应用照相机的闪光灯或其它特征)。
在一个实施例中,装置600包括功率管理650,其管理电池功率使用、电池的充电以及和与功率节约操作有关的特征。
在一些实施例中,存储器子系统660包括用于在装置600中存储信息的存储器装置。处理器610可读取数据并将数据写到存储器子系统660的元件。存储器可包括非易失性(具有如果到存储器装置的功率中断,也不改变的状态)、易失性(具有如果到存储器装置的功率中断,则不确定的状态)存储器装置或这两种存储器。存储器660可以存储应用数据、用户数据、音乐、照片、文档或其它数据,以及与系统600的应用和功能的执行有关的系统数据(不管是长期的还是暂时的)。
在一些实施例中,存储器子系统660可包括堆叠式存储器装置662,例如图1至图5中图示的,其中堆叠式存储器装置包括一个或多个裸晶层和系统元件。在一些实施例中,堆叠式存储器装置662通过利用存储器裸晶接口中的偏移互连来提供用于通过添加存储器裸晶层来扩大带宽,如图3中图示的。在一些实施例中,装置600的存储器需求可以和具有正确数量的存储器裸晶层的堆叠式存储器装置662匹配。
连接性670包括硬件装置(例如,用于无线通信、有线通信或两者的通信硬件和连接器)和软件组件(例如,驱动器、协议栈)来使得装置600能够与外部装置通信。该装置可以是独立装置,例如其它计算装置、无线接入点或基站,以及例如头戴式送受话器、打印机或其它装置的外围设备。
连接性670可包括多个不同类型的连接性。一般来说,装置600图示为具有蜂窝连接性672和无线连接性674。蜂窝连接性672一般指由无线载波提供的蜂窝网络连接性,例如经由GSM(全球移动通信系统)或变型或衍生、CDMA(码分多址)或变型或衍生、TDM(时分复用)或变型或衍生、或其它蜂窝服务标准来提供。无线连接性674指不是蜂窝的无线连接性,并且可包括个人区域网络(例如蓝牙)、局域网(例如WiFi)、广域网(例如WiMax)以及其它无线通信。
外围连接680包括硬件接口和连接器,以及软件组件(例如,驱动器、协议栈)以形成外围连接。将理解装置600可以是到其它计算装置的外围装置(“至”682),以及具有连接到其的外围装置(“从”684)。装置600通常具有“入坞(docking)”连接器以连接到其它计算装置用于以下目的,例如管理(例如下载、上载、改变或同步)装置600上的内容。另外,入坞连接器可允许装置600连接到允许装置600控制例如到音频视觉或其它系统的内容输出的某些外围设备。
除了所拥有的入坞连接器或其它所拥有的连接硬件,装置600可经由公共或基于标准的连接器进行外围连接680。公共类型可包括通用串行总线(USB)连接器(其可包括多个不同硬件接口中的任何一个),显示端口包括迷你显示端口(MDP)、高清晰度多媒体接口(HDMI)、火线或其它类型。
在上面的描述中,为了解释的目的,阐述了多个特定细节以便提供对本发明的彻底理解。然而,对于本领域技术人员将显而易见的是,可以在没有这些特定细节中的一些的情况下实践本发明。在其它实例中,以框图形式示出公知的结构和装置。可以存在图示的组件之间的中间结构。本文描述或图示的组件可具有未图示或示出的附加的输入或输出。
各种实施例可包括各种过程。这些过程可通过硬件组件来执行或者可以用计算机程序或机器可执行指令来实施,所述计算机程序或机器可执行指令可用于引起通用处理器或专用处理器或用指令编程的逻辑电路执行过程。备选地,过程可以通过硬件和软件的组合来执行。
各种实施例的部分可提供为计算机程序产品,计算机程序产品可包括非短暂性计算机可读存储介质,其具有存储在其上的计算机程序指令,所述计算机程序指令可用于对计算机(或其它电子装置)进行编程以用于由一个或多个处理器执行以便根据某些实施例执行过程。计算机可读介质可包括但不限于软盘、光盘、压缩盘只读存储器(CD-ROM)以及磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁卡或光卡、闪速存储器或适合用于存储电子指令的其它类型的计算机可读介质。此外,实施例还可下载为计算机程序产品,其中所述程序可从远程计算机传送到请求计算机。
方法中的许多是以它们最基本的形式来描述,但是过程可以被添加到或者从任何方法中删除,而不脱离本发明的基本范围。对本领域技术人员将显而易见的是可以进行许多另外的修改和适应。特定实施例不是提供用来限制本发明而是用来说明。本发明的实施例的范围不是要由上面提供的特定示例确定而是仅由下面的权利要求书确定。
如果说元素“A”耦合到元素“B”或与其耦合,则元素A可直接耦合到元素B或通过例如元素C间接耦合。当说明书或权利要求书陈述组件、特征、结构、过程或特性A“引起”组件、特征、结构、过程或特性B,它意味着“A”是“B”的至少部分原因,但是可能还有帮助引起“B”的至少一个其它组件、特征、结构、过程或特性。如果说明书指示组件、特征、结构、过程或特性“可”、“可能”或“可以”被包括,则那个特定组件、特征、结构、过程或特性并不要求被包括。如果说明书或权利要求提及“一”元素,则并不意味仅有一个所述元素。
实施例是本发明的示例的实现。说明书中对“一实施例”、“一个实施例”、“一些实施例”或“其它实施例”的提及意味着结合实施例描述的特定特征、结构或特性包括在至少一些实施例中,但不一定是所有实施例。“一实施例”、“一个实施例”、“一些实施例”的多个出现不一定全都指相同实施例。应该理解在本发明的示范实施例的前述描述中,各种特定有时在单个实施例、附图或其描述中组合在一起以便简化本公开并且帮助理解各种发明方面的一个或多个。然而,本公开的方法不是要解释为反映要求保护的发明需要比每个权利要求中清楚叙述的更多特征的发明。而是,如随附权利要求书所反映的,发明的方面在于少于单个前述公开的实施例的所有特征。因此,权利要求书据此清楚并入此描述中,其中每个权利要求独立作为本发明的单独实施例。

Claims (24)

1.一种存储器装置,包括:
存储器裸晶,所述存储器裸晶是所述存储器装置的堆叠的元件中的第一元件,其中所述存储器裸晶包括多个硅通孔TSV,其包含第一TSV,其中所述存储器裸晶具有一面,其中所述存储器裸晶的所述一面包括第一电连接区域且所述第一电连接区域耦合到所述第一TSV,以及
所述存储器裸晶的所述一面上的接口区域,其中所述接口区域包括用于多个信号路径的第一信号路径的第一互连,所述多个信号路径的每个是连接所述存储器装置的所述堆叠的元件中的每个元件的路径,所述第一信号路径包括所述存储器裸晶与所述存储器装置的第二元件之间经由所述第一互连的部分,其中所述第一互连电耦合到所述第一电连接区域,其中所述第一互连在第二电连接区域中端接,以及
其中所述第一TSV在第一方向穿过所述存储器裸晶,其中所述第一互连提供所述第一电连接区域和所述第二电连接区域之间的在所述第一信号路径中的第一偏移,所述第一信号路径中的所述第一偏移在第二方向中,以及其中所述第一方向与所述第二方向不同,并且所述第二电连接区域在所述第一方向与所述第一TSV除外的TSV对齐。
2.如权利要求1所述的存储器装置,所述堆叠的元件包括系统元件,并且其中所述系统元件通过所述接口区域耦合到所述存储器裸晶,并且其中所述第一信号路径的经由所述第一互连的所述部分提供所述存储器裸晶与所述系统元件之间的路径。
3.如权利要求2所述的存储器装置,其中所述系统元件是芯片上系统SoC。
4.如权利要求1所述的存储器装置,其中所述存储器裸晶的所述多个TSV还包括第二TSV,其中所述存储器裸晶的所述一面还包括第三电连接区域,其中所述第三电连接区域耦合到所述第二TSV,其中所述接口区域还包括第二互连,用于连接所述存储器装置的所述堆叠的元件的每个元件的所述多个信号路径的第二信号路径,所述第二信号路径包括所述存储器裸晶和所述存储器装置的所述第二元件之间的部分,其中所述第二互连电耦合到第三电连接区域,其中所述第二互连在第四电连接区域中端接,其中所述第二互连在第三方向中提供所述第三电连接区域和所述第四电连接区域之间的所述第二信号路径中的第二偏移,以及其中所述第三方向与所述第一方向不同。
5.如权利要求4所述的存储器装置,其中所述第一偏移与所述第二偏移分别是用于与所述多个TSV中的相邻TSV对齐的偏移。
6.如权利要求4所述的存储器装置,其中所述第一偏移和所述第二偏移其中之一是用于与所述多个TSV中的相邻TSV对齐的偏移,所述第一偏移和所述第二偏移中的另一个是从所述多个TSV中的最后TSV绕回的偏移,用于与所述多个TSV中的第一TSV对齐。
7.如权利要求4所述的存储器装置,其中所述第三方向与所述第二方向不同。
8.如权利要求1所述的存储器装置,其中所述多个信号路径中的每个信号路径在沿着所述第一方向在所述堆叠的元件中的相邻元件中与自身没有对齐的路径上行进。
9.一种存储器装置,包括:
第一存储器裸晶,所述第一存储器裸晶是所述存储器装置的堆叠的元件中的第一元件,其中所述第一存储器裸晶包括多个硅通孔TSV,其中所述第一存储器裸晶具有一面,其中所述第一存储器裸晶的所述一面具有其上的接口区域,其中所述接口区域包括多个互连,其包含第一互连和第二互连,所述第一互连用于多个信号路径的第一信号路径,所述第二互连用于所述多个信号路径的第二信号路径,所述多个信号路径的每个是连接所述存储器装置的所述堆叠的元件中的每个元件的路径,以及其中所述第一互连电耦合到所述多个TSV的第一TSV以及所述第二互连电耦合到所述多个TSV的第二TSV,以及
第二存储器裸晶,所述第二存储器裸晶是所述存储器装置的所述堆叠的元件中的第二元件,其中所述第二存储器裸晶具有一面,其中所述第二存储器裸晶的所述一面包括多个电连接区域,以及
其中所述第一存储器裸晶在所述第二存储器裸晶上堆叠,其中所述多个互连的所述第一互连耦合到所述第二存储器裸晶的所述多个电连接区域的第一电连接区域,其中所述第一TSV在第一方向沿第一线路穿过所述第一存储器裸晶,其中所述第一互连提供所述第二存储器裸晶的所述第一电连接区域和所述第一TSV之间的所述第一信号路径中的偏移,所述第一信号路径中的所述偏移在第二方向,以及其中所述第一方向与所述第二方向不同,并且所述第一电连接区域在所述第一方向与所述第一TSV除外的所述多个TSV中的TSV对齐,以及其中所述多个互连的所述第二互连耦合到所述第二存储器裸晶的所述多个电连接区域的第二电连接区域。
10.如权利要求9所述的存储器装置,其中所述第二存储器裸晶还包括多个TSV以及其中所述第二存储器裸晶的所述多个电连接区域每个电耦合到所述第二存储器裸晶的所述多个TSV中的不同TSV。
11.如权利要求9所述的存储器装置,还包括第三存储器裸晶,其中所述第三存储器裸晶在所述第一存储器裸晶上堆叠。
12.如权利要求10所述的存储器装置,还包括系统元件,其中所述系统元件耦合到所述第二存储器裸晶并且能够与所述第一存储器裸晶通过所述第二存储器裸晶的TSV进行通信。
13.如权利要求12所述的存储器装置,其中所述系统元件是芯片上系统SoC。
14.如权利要求9所述的存储器装置,其中所述多个TSV的第二TSV在所述第一方向沿第三线路,其中所述第二互连在所述第一方向沿第四线路,以及其中所述第三线路与所述第四线路不同。
15.如权利要求11所述的存储器装置,其中带有三个裸晶的所述存储器装置的带宽比带有两个裸晶的存储器装置的带宽大。
16.如权利要求9所述的存储器装置,其中所述多个信号路径中的每个信号路径在沿着所述第一方向在所述堆叠的元件中的相邻元件中与自身没有对齐的路径上行进。
17.一种系统,包括具有堆叠的元件的存储器装置,所述系统包括:
处理器,
无线连接性组件,其中所述无线连接性组件允许所述系统与外部装置无线通信且其中所述处理器和所述无线连接性组件耦合,以及
存储器装置,其中所述处理器和所述存储器装置耦合,并且其中所述存储器装置堆叠的元件,所述堆叠的元件包括:
第一存储器裸晶,其中所述第一存储器裸晶包括多个硅通孔TSV,其中所述第一存储器裸晶具有一面,其中所述第一存储器裸晶的所述一面具有其上的接口区域,其中所述接口区域包括多个互连,以及其中所述多个互连的第一互连电耦合到所述多个TSV的第一TSV以及所述多个互连的第二互连电耦合到所述多个TSV的第二TSV,以及
第二存储器裸晶,其中所述第二存储器裸晶具有一面,其中所述第二存储器裸晶的所述一面包括多个电连接区域,以及
其中所述第一存储器裸晶在所述第二存储器裸晶上堆叠,其中所述多个互连的所述第一互连用于所述多个信号路径的第一信号路径,所述多个信号路径的每个是连接所述存储器装置的所述堆叠的元件的每个元件的路径,包括所述第一存储器裸晶和所述第二存储器裸晶之间的部分的所述第一信号路径耦合到所述第二存储器裸晶的所述多个电连接区域的第一电连接区域,其中所述多个TSV的第一TSV在第一方向沿第一线路穿过所述第一存储器裸晶,其中所述第一互连提供所述第二存储器裸晶的所述第一电连接区域和所述第一TSV之间的所述第一信号路径中的偏移,所述第一信号路径中的所述偏移在第二方向,以及其中所述第一方向与所述第二方向不同,并且所述第一电连接区域在所述第一方向沿第二线路与所述第一TSV除外的TSV对齐,以及其中所述多个互连的所述第二互连耦合到所述第二存储器裸晶的所述多个电连接区域的第二电连接区域。
18.如权利要求17所述的系统,其中所述第二存储器裸晶还包括多个TSV以及其中所述第二存储器裸晶的所述多个电连接区域每个电耦合到所述第二存储器裸晶的所述多个TSV中的不同TSV。
19.如权利要求17所述的系统,还包括第三存储器裸晶,其中所述第三存储器裸晶在所述第一存储器裸晶上堆叠。
20.如权利要求18所述的系统,还包括系统元件,其中所述系统元件耦合到所述第二存储器裸晶并且能够与所述第一存储器裸晶通过所述第二存储器裸晶的TSV进行通信。
21.如权利要求20所述的系统,其中所述系统元件是芯片上系统SoC。
22.如权利要求17所述的系统,其中所述多个TSV的第二TSV在所述第一方向沿第三线路,其中所述第二互连在所述第一方向沿第四线路,以及其中所述第三线路与所述第四线路不同。
23.如权利要求19所述的系统,其中带有三个裸晶的所述存储器装置的带宽比带有两个裸晶的存储器装置的带宽大。
24.如权利要求17所述的系统,其中所述多个信号路径的每个信号路径在沿着所述第一方向在所述堆叠的元件中的相邻元件中与自身没有对齐的路径上行进。
CN201510028887.XA 2011-12-02 2011-12-02 具有提供偏移互连的接口的堆叠式存储器 Active CN104617084B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510028887.XA CN104617084B (zh) 2011-12-02 2011-12-02 具有提供偏移互连的接口的堆叠式存储器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201180075236.6A CN103946981B (zh) 2011-12-02 2011-12-02 具有提供偏移互连的接口的堆叠式存储器
CN201510028887.XA CN104617084B (zh) 2011-12-02 2011-12-02 具有提供偏移互连的接口的堆叠式存储器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180075236.6A Division CN103946981B (zh) 2011-12-02 2011-12-02 具有提供偏移互连的接口的堆叠式存储器

Publications (2)

Publication Number Publication Date
CN104617084A CN104617084A (zh) 2015-05-13
CN104617084B true CN104617084B (zh) 2018-11-09

Family

ID=53151459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510028887.XA Active CN104617084B (zh) 2011-12-02 2011-12-02 具有提供偏移互连的接口的堆叠式存储器

Country Status (1)

Country Link
CN (1) CN104617084B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103167B (zh) 2017-06-20 2020-11-03 晟碟半导体(上海)有限公司 用于存储器装置的异构性扇出结构
US11600554B2 (en) * 2021-08-02 2023-03-07 Nvidia Corporation Interconnection structures to improve signal integrity within stacked dies

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100174858A1 (en) * 2009-01-05 2010-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Extra high bandwidth memory die stack
US8996836B2 (en) * 2009-12-18 2015-03-31 Micron Technology, Inc. Stacked device detection and identification
US8437163B2 (en) * 2010-02-11 2013-05-07 Micron Technology, Inc. Memory dies, stacked memories, memory devices and methods

Also Published As

Publication number Publication date
CN104617084A (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
CN103946981B (zh) 具有提供偏移互连的接口的堆叠式存储器
CN103946980B (zh) 允许装置互连中的变化的堆栈式存储器
CN104115226B (zh) 堆叠存储器体系结构中的单独微通道电压域
TWI600023B (zh) 堆疊記憶體之邊界掃瞄鏈
CN103140924A (zh) 存储裸片堆叠中的缓冲裸片和方法
CN104051410B (zh) 半导体器件和半导体封装
CN104321824B (zh) 存储器i/o接口的非接触应力测试设备、方法和系统
CN109478177A (zh) 双数据率命令总线
CN107591174A (zh) 半导体存储器封装、存储器件和半导体存储器系统
CN110321313A (zh) 可配置接口卡
KR20160112765A (ko) 호스트 장치, 그것과 복수의 장치들을 갖는 호스트 시스템 및 그것의 인터페이스 링크 레이어 구성 방법
CN108009108A (zh) 灵活的移动设备与具有usb集线器的汽车系统的连接
KR102301573B1 (ko) 반도체 장치
CN109075776A (zh) 向量化触发器
CN102800644B (zh) Ddr信号布线封装基板以及ddr信号布线封装方法
EP2605490A1 (en) Terminal having a plurality of speakers and method of operating the same
CN104617084B (zh) 具有提供偏移互连的接口的堆叠式存储器
CN109526063A (zh) 通讯控制方法、电子设备及计算机可读存储介质
JP2017010605A (ja) デバイス相互接続の変化を可能にする積層メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant