CN111459864B - 一种存储器件及其制造方法 - Google Patents

一种存储器件及其制造方法 Download PDF

Info

Publication number
CN111459864B
CN111459864B CN202010255430.3A CN202010255430A CN111459864B CN 111459864 B CN111459864 B CN 111459864B CN 202010255430 A CN202010255430 A CN 202010255430A CN 111459864 B CN111459864 B CN 111459864B
Authority
CN
China
Prior art keywords
ddr
interface layer
layer
memory
peripheral interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010255430.3A
Other languages
English (en)
Other versions
CN111459864A (zh
Inventor
郭祥浩
刘传星
陈�峰
夏洪锋
苏进
关皓伟
任殿升
邰连梁
周大锋
李广仁
谢长倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Lontium Semiconductor Technology Co ltd
Original Assignee
Shenzhen Lontium Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Lontium Semiconductor Technology Co ltd filed Critical Shenzhen Lontium Semiconductor Technology Co ltd
Priority to CN202010255430.3A priority Critical patent/CN111459864B/zh
Priority to TW109112525A priority patent/TWI732523B/zh
Priority to KR1020200052385A priority patent/KR20210123175A/ko
Priority to US15/930,227 priority patent/US11216393B2/en
Publication of CN111459864A publication Critical patent/CN111459864A/zh
Application granted granted Critical
Publication of CN111459864B publication Critical patent/CN111459864B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请提供一种转换设备、存储器件及其制造方法，存储器件可以包括DDR存储层、DDR接口层、转换逻辑电路层和外围接口层，外围接口层可以包括GDDR接口层或PCIe接口层。其中，转换逻辑电路层可以将利用外围接口层获取的数据利用DDR存储逻辑进行处理，而后传输至DDR接口层，或者将利用DDR接口层获取的数据利用GDDR存储逻辑进行处理，而后传输至外围接口层，DDR存储层和DDR接口层可以连接，这样，转换逻辑电路层可以对数据进行DDR和GDDR存储逻辑的转换，DDR存储层的数据可以经过转换逻辑电路层从外围接口层输出，从外围接口层输入的数据可以经过转换逻辑电路层存储至DDR存储层，使存储器件在成本较低的DDR的基础上实现GDDR的功能，降低了存储器件的成本。

Description

一种存储器件及其制造方法
技术领域
本申请涉及半导体器件及其制造领域，特别涉及一种存储器件及其制造方法。
背景技术
目前，图形用双倍数据传输率(Graphics Double Data Rate，GDDR)动态随机存取存储器(Dynamic Random Access Memory，DRAM)，是一种特殊的双倍数据传输率DRAM存储器，能够适应于图形系统的高带宽需求，其从第一版(GDDR1)至第六版(GDDR6)逐渐升级，具有比同代的双倍数据传输率(Double Data Rate，DDR)动态存取存储器(Dynamic RandomAccess Memory，DRAM)更高的带宽，但是，GDDR设计复杂度高，成本也高。
发明内容
有鉴于此，本申请的目的在于提供一种存储器件及其制造方法，降低了存储器件的成本，提高了存储器件的性能。
为实现上述目的，本申请有如下技术方案：
本申请实施例提供了一种转换设备，包括：DDR接口层、转换逻辑电路层和外围接口层，所述外围接口层包括图形用双倍数据传输率GDDR接口层或外围组件互连标准PCIe接口层；
所述转换逻辑电路层用于：将利用所述外围接口层获取的数据利用DDR存储逻辑进行处理后传输至所述DDR接口层；和/或，将利用所述DDR接口层获取的数据利用GDDR存储逻辑进行处理后传输至所述外围接口层。
可选的，所述转换设备还包括：临时存储器；
所述临时存储器与所述DDR接口层、转换逻辑电路层和外围接口层连接；用于缓冲从所述外围接口层获取的数据，和/或，缓冲从所述DDR接口层获取的数据。
本申请实施例提供了一种存储器件，其特征在于，包括双倍数据传输率DDR存储层和以上提供的转换设备；所述DDR存储层和所述DDR接口层连接。
可选的，所述外围接口层包括多个通道，与所述通道连接的DDR存储层的容量根据所述通道的宽度确定；所述DDR接口层的通道数量根据所述外围接口层的通道数量和/或所述DDR接口层的容量确定。
可选的，所述DDR存储层利用硅通孔TSV技术集成。
可选的，所述DDR存储层和所述转换设备利用多芯片封装MCP工艺封装，或利用高带宽存储器HBM工艺封装。
本申请实施例提供了一种存储器件的制造方法，其特征在于，包括：
提供DDR存储层；
将所述DDR存储层和转换设备连接；所述DDR存储层和所述转换设备中的DDR接口层连接；
其中，所述转换设备包括：所述DDR接口层、转换逻辑电路层和外围接口层，所述外围接口包括GDDR接口层或PCIe接口层；所述转换逻辑电路层用于：将利用所述外围接口层获取的数据利用DDR存储逻辑进行处理后传输至所述DDR接口层；和/或，将利用所述DDR接口层获取的数据利用GDDR存储逻辑进行处理后传输至所述外围接口层。
可选的，所述外围接口层包括多个通道，与所述通道连接的DDR存储层的容量根据所述通道的宽度确定；所述DDR接口层的通道数量根据所述外围接口层的通道数量和/或所述DDR接口层的容量确定。
可选的，所述DDR存储层利用硅通孔TSV技术集成。
可选的，所述将DDR存储层和转换设备连接，包括：将DDR存储层和所述转换设备利用多芯片封装MCP工艺封装，或利用高带宽存储器HBM工艺封装，使所述DDR存储层和所述转换设备连接。
本申请实施例提供了一种存储器件及其制造方法，存储器件可以包括DDR存储层、DDR接口层、转换逻辑电路层和外围接口层，外围接口层可以包括GDDR接口层或PCIe接口层。其中，转换逻辑电路层可以将利用外围接口层获取的数据利用DDR存储逻辑进行处理，而后传输至DDR接口层，或者将利用DDR接口层获取的数据利用GDDR存储逻辑进行处理，而后传输至外围接口层，DDR存储层和DDR接口层可以连接，这样，转换逻辑电路层可以对数据进行DDR和GDDR存储逻辑的转换，DDR存储层的数据可以经过转换逻辑电路层从外围接口层输出，从外围接口层输入的数据可以经过转换逻辑电路层存储至DDR存储层，使存储器件在成本较低的DDR的基础上实现GDDR的功能，降低了存储器件的成本。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的一种存储器件的结构示意图；
图2为本申请实施例提供的一种存储器件的制造方法的流程示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，GDDR DRAM具有较高的带宽，但是具有较高的时延，因此适合图像这种大数据量传输而对时延不太敏感的场合。同时GDDR的设计具有较高的复杂性，产生较高的功耗，成本也较高。而随着图形处理(如通用显示系统、人工智能和AR/VR系统)的普及以及分辨率的提高，对GDDR芯片的速度需求也越来越高，尤其是随着视频分辨率从4K提高到8K甚至更高，对GDDR的速度需求呈指数级增长。
如何能用较低的成本提供较高的带宽、较低的复杂度，较低的成本，而有不产生较高的时延，是本领域重要的问题。
为了解决以上技术问题，本申请实施例提供了一种存储器件及其制造方法，存储器件可以包括DDR存储层、DDR接口层、转换逻辑电路层和外围接口层，外围接口层可以包括GDDR接口层或PCIe接口层，其中，转换逻辑电路层可以将利用外围接口层获取的数据利用DDR存储逻辑进行处理，而后传输至DDR接口层，或者将利用DDR接口层获取的数据利用GDDR存储逻辑进行处理，而后传输至外围接口层，DDR存储层和DDR接口层可以连接，这样，转换逻辑电路层可以对数据进行DDR和GDDR存储逻辑的转换，DDR存储层的数据可以经过转换逻辑电路层从外围接口层输出，从外围接口层输入的数据可以经过转换逻辑电路存储至DDR存储层，使存储器件在DDR的基础上实现GDDR的功能，DDR存储层相对于GDDR存储层具有更低的复杂度，更低的成本，更低的时延，同时外围接口层具有较高的带宽，因此存储器件具有低复杂度、低成本、低时延和高带宽的特点。
为了更好的理解本申请的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
参考图1所示，为本申请实施例提供的一种存储器件的结构示意图，存储器件可以包括DDR存储层和转换设备，其中转换设备可以包括DDR接口层、转换逻辑电路层和外围接口层。
本申请实施例中，DDR存储层可以是设置有DDR存储器件的晶圆(wafer)或晶片(die)，每个晶圆或晶片上可以设置有多个存储器件，这里的晶圆可以是多个存储晶圆键合在一起的键合晶圆，不同存储晶圆之间的连接通过硅通孔(Through Silicon Via，TSV)工艺实现，以实现较大的存储功能。其中，DDR存储器件可以是通用DDR存储器件，例如DDR2/DDR3/DDR4/DDR5，实际操作中，这些存储器件可以在PC/Server等通用计算机系统中用于数据和缓冲，具有带宽好、延时低、功耗适中等优点，但是相对于GDDR而言，其在延迟方面具有较大的优势，但是其速度和带宽逊与GDDR，因此适用于CPU等数据随机读取的场合。
DDR接口层(interface)可以分成内存控制逻辑(Memory Controller，MC)和物理层接口(Physical Interface，PHY)两个部分。其中，DDR接口层可以分为一个或多个，每个DDR接口可以包括至少一个或多个通道，每个通道(Channel)可以是64bit宽度，每个通道可以用来进行读操作或写操作。
DDR接口层和DDR存储层连接，DDR存储层可以存储利用DDR接口层获取的数据，也可以利用DDR接口层向外传输存储的数据，DDR接口层的通道数量可以根据DDR存储层的容量确定，DDR存储层的容量越大，DDR接口层的通道数量可以越多。
DDR接口层和DDR存储层可以设置于同一晶圆上，也可以设置在键合的不同晶圆上，这样二者可以利用TSV技术实现连接，当然，DDR接口层和DDR存储层可以设置在不同晶片上，利用多芯片封装(Multi-Chip Package，MCP)技术或利用高带宽存储器(HighBandwidth Memory，HBM)工艺连接在一起。
转换逻辑电路层是能进行存储逻辑转换的组件，具体的，可以将DDR存储逻辑的数据转换为GDDR存储逻辑的数据，和/或，将GDDR存储逻辑的数据转换为DDR存储逻辑的数据。因此，转换逻辑电路层可以分别和DDR接口层以及外围接口层连接，这样从DDR接口层获取到DDR存储逻辑的数据后可以转换得到GDDR存储逻辑的数据，从外围接口层获取到GDDR存储逻辑的数据后可以转换得到DDR存储逻辑的数据。转换逻辑电路层的设计由GDDR存储逻辑和DDR存储逻辑的特性确定，从而实现二者的相互转换。
外围接口层是可以与外部电路连接的接口，例如与CPU连接，或者与图形系统连接，这些外部电路可以通过外围接口层、转换逻辑电路层、DDR接口层从DDR存储层中读取数据，也可以通过外围接口层、转换逻辑电路层、DDR接口层向DDR存储层中存储数据。外围接口层可以是GDDR接口层或外围组件互连标准(Peripheral Component InterconnectExpress，PCIe)接口层，这样，外围接口层可以和图形系统或者PCIe总线连接，从而进行GDDR存储标准的数据的传输。外围接口层可以包括多个通道。
外围接口层可以具有多个通道，每个通道可以用来进行读操作或写操作，通道的数量可以根据数据传输速率确定。本申请实施例中，DDR接口层的通道数量还可以根据外围接口层的通道数量确定，以实现DDR存储层和外围接口层的速度匹配和带宽匹配。
转换电路层和外围接口层可以设置于同一晶圆的不同层，也可以设置在键合在一起的不同晶圆上，还可以设置在不同的晶片上利用MCP工艺连接，从而得到尺寸较小的转换设备。举例来说，转换设备可以设置于同一晶圆的不同层，不同层之间可以利用其中的垂直通孔实现连接，或者转换设备可以设置在键合在一起的不同晶圆上，这样不同晶圆之间可以通过TSV工艺实现连接。
转换设备和DDR存储层可以集成在一起，例如可以利用MCP工艺集成或HBM工艺集成，这样不需要对转换设备和DDR存储层进行临时连接，也无需为二者实现连接引脚，进一步减小设备尺寸。将转换设备和DDR存储层集成在一起之后，可以得到存储器件，该存储器件包括了DDR存储层以及转换电路层和外围接口层，因此能够整体的实现GDDR存储的功能，利用了较低成本和较低复杂度的DDR存储层，因此降低了存储器件整体的复杂度和成本，同时外围接口层为GDDR接口层或PCIe接口层，能够提供较低的带宽。
需要说明的是，DDR存储层的性能相比于GDDR的性能较弱，为了弥补这一点，可以设置更多的DDR存储层并行工作，事实上，外围接口层可以包括多个通道，且每个通道的宽度较大，以实现较大的带宽，因此，与外围接口层的每个通道对应的DDR存储层可以根据外围接口层的通道的宽度设置，以利用多个较低存储性能的存储单元来适应较高的带宽。例如与外围接口层的每个通道对应的DDR存储层的容量与该通道的宽度一致。当然，即使DDR存储层的数量较多，其复杂度也得到了下降，其成本也有所下降。
在本申请实施例中，转换设备还包括临时存储器(Memory Buffer)，临时存储器和DDR接口层、外围接口层以及转换逻辑电路连接，用于缓冲从外围接口层获取的数据，和/或，缓冲从DDR接口层获取的数据，这样获取数据和数据转换可以并行执行，进一步提高数据转换的效率，提高转换设备的速度，以及包括该转换设备的存储器件的速度。
临时存储器和DDR接口层、外围接口层以及转换逻辑电路之前，可以通过TSV工艺连接，也可以通过MCP工艺连接，还可以通过HBM工艺连接，在此不做具体说明。在HBM接口中，DDR接口层和不同的DDR存储层(die)间采用独立的Channel进行互联，各个Channel间互相没有关系，因此可以进行独立的时序设计以提高数据传输速率。比如在每个芯片采用4层Die堆叠(Stack)、每个Die有2个Channel、每个Channel有128bit宽度时，如果采用4颗芯片，则总的数据位宽＝4(Stack)*4(Die)*2(Channel)*128(bit)＝4096bit。
本申请实施例提供的一种存储器件，可以包括DDR存储层、DDR接口层、转换逻辑电路层和外围接口层，外围接口层可以包括GDDR接口层或PCIe接口层。其中，转换逻辑电路层可以将利用外围接口层获取的数据利用DDR存储逻辑进行处理，而后传输至DDR接口层，或者将利用DDR接口层获取的数据利用GDDR存储逻辑进行处理，而后传输至外围接口层，DDR存储层和DDR接口层可以连接，这样，转换逻辑电路层可以对数据进行DDR和GDDR存储逻辑的转换，DDR存储层的数据可以经过转换逻辑电路层从外围接口层输出，从外围接口层输入的数据可以经过转换逻辑电路层存储至DDR存储层，使存储器件在成本较低的DDR的基础上实现GDDR的功能，降低了存储器件的成本。
基于以上实施例提供的存储器件的结构，本申请实施例还提供了一种存储器件的制造方法，参考图2所示，该方法可以包括以下步骤：
S101，提供DDR存储层。
本申请实施例中，DDR存储层可以是设置有DDR存储器件的晶圆(wafer)或晶片(die)，每个晶圆或晶片上可以设置有多个存储器件，这里的晶圆可以是多个存储晶圆键合在一起的键合晶圆，不同存储晶圆之间的连接通过硅通孔(Through Silicon Via，TSV)工艺实现，以实现较大的存储功能。其中，DDR存储器件可以是通用DDR存储器件，例如DDR2/DDR3/DDR4/DDR5，实际操作中，这些存储器件可以在PC/Server等通用计算机系统中用于数据和缓冲，具有带宽好、延时低、功耗适中等优点，但是相对于GDDR而言，其在延迟方面具有较大的优势，但是其速度和带宽逊与GDDR，因此适用于CPU等数据随机读取的场合。
S102，将DDR存储层和转换设备连接。
转换设备可以包括DDR接口层、转换逻辑电路层和外围接口层。
DDR接口层和DDR存储层连接，DDR存储层可以存储利用DDR接口层获取的数据，也可以利用DDR接口层向外传输存储的数据。
转换逻辑电路层是能进行存储逻辑转换的组件，具体的，可以将DDR存储逻辑的数据转换为GDDR存储逻辑的数据，和/或，将GDDR存储逻辑的数据转换为DDR存储逻辑的数据。
外围接口层是可以与外部电路连接的接口，例如与CPU连接，或者与图形系统连接，这些外部电路可以通过外围接口层、转换逻辑电路层、DDR接口层从DDR存储层中读取数据，也可以通过外围接口层、转换逻辑电路层、DDR接口层向DDR存储层中存储数据。外围接口层可以是GDDR接口层或外围组件互连标准(Peripheral Component InterconnectExpress，PCIe)接口层，这样，外围接口层可以和图形系统或者PCIe总线连接，从而进行GDDR存储标准的数据的传输。外围接口层可以包括多个通道。
将转换设备和DDR存储层可以集成在一起，例如可以利用MCP工艺集成或HBM工艺集成，这样不需要对转换设备和DDR存储层进行临时连接，也无需为二者实现连接引脚，进一步减小设备尺寸。
需要说明的是，DDR存储层的性能相比于GDDR的性能较弱，为了弥补这一点，可以设置更多的DDR存储层并行工作，事实上，外围接口层可以包括多个通道，且每个通道的宽度较大，以实现较大的带宽，因此，与外围接口层的每个通道对应的DDR存储层可以根据外围接口层的通道的宽度设置，以利用多个较低存储性能的存储单元来适应较高的带宽，当然，DDR接口层的通道数量也可以匹配外围接口层的通道数量，以实现存储器件整体较大的带宽。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于方法存储器件实施例，所以描述得比较简单，相关之处参见存储器件实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (9)

1.一种转换设备，其特征在于，包括：DDR接口层、转换逻辑电路层和外围接口层，所述外围接口层包括图形用双倍数据传输率GDDR接口层或外围组件互连标准PCIe接口层；
所述转换逻辑电路层用于：将利用所述外围接口层获取的数据利用DDR存储逻辑进行处理后传输至所述DDR接口层；和/或，将利用所述DDR接口层获取的数据利用GDDR存储逻辑进行处理后传输至所述外围接口层；所述转换设备还包括：临时存储器；
所述临时存储器与所述DDR接口层、转换逻辑电路层和外围接口层连接；用于缓冲从所述外围接口层获取的数据，和/或，缓冲从所述DDR接口层获取的数据。
2.一种存储器件，其特征在于，包括双倍数据传输率DDR存储层和如权利要求1提供的转换设备；所述DDR存储层和所述DDR接口层连接。
3.根据权利要求2所述的存储器件，其特征在于，所述外围接口层包括多个通道，与所述通道连接的DDR存储层的容量根据所述通道的宽度确定；所述DDR接口层的通道数量根据所述外围接口层的通道数量和/或所述DDR接口层的容量确定。
4.根据权利要求3所述的存储器件，其特征在于，所述DDR存储层利用硅通孔TSV技术集成。
5.根据权利要求2-4任意一项所述的存储器件，其特征在于，所述DDR存储层和所述转换设备利用多芯片封装MCP工艺封装，或利用高带宽存储器HBM工艺封装。
6.一种存储器件的制造方法，其特征在于，包括：
提供DDR存储层；
将所述DDR存储层和转换设备连接；所述DDR存储层和所述转换设备中的DDR接口层连接；
其中，所述转换设备包括：所述DDR接口层、转换逻辑电路层和外围接口层，所述外围接口包括GDDR接口层或PCIe接口层；所述转换逻辑电路层用于：将利用所述外围接口层获取的数据利用DDR存储逻辑进行处理后传输至所述DDR接口层；和/或，将利用所述DDR接口层获取的数据利用GDDR存储逻辑进行处理后传输至所述外围接口层；所述转换设备还包括：临时存储器；
所述临时存储器与所述DDR接口层、转换逻辑电路层和外围接口层连接；用于缓冲从所述外围接口层获取的数据，和/或，缓冲从所述DDR接口层获取的数据。
7.根据权利要求6所述的方法，其特征在于，所述外围接口层包括多个通道，与所述通道连接的DDR存储层的容量根据所述通道的宽度确定；所述DDR接口层的通道数量根据所述外围接口层的通道数量和/或所述DDR接口层的容量确定。
8.根据权利要求7所述的方法，其特征在于，所述DDR存储层利用硅通孔TSV技术集成。
9.根据权利要求6-8任意一项所述的方法，其特征在于，所述将DDR存储层和转换设备连接，包括：将DDR存储层和所述转换设备利用多芯片封装MCP工艺封装，或利用高带宽存储器HBM工艺封装，使所述DDR存储层和所述转换设备连接。
CN202010255430.3A 2020-04-02 2020-04-02 一种存储器件及其制造方法 Active CN111459864B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010255430.3A CN111459864B (zh) 2020-04-02 2020-04-02 一种存储器件及其制造方法
TW109112525A TWI732523B (zh) 2020-04-02 2020-04-14 一種存儲器件及其製造方法
KR1020200052385A KR20210123175A (ko) 2020-04-02 2020-04-29 저장 장치 및 그 제조 방법
US15/930,227 US11216393B2 (en) 2020-04-02 2020-05-12 Storage device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010255430.3A CN111459864B (zh) 2020-04-02 2020-04-02 一种存储器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111459864A CN111459864A (zh) 2020-07-28
CN111459864B true CN111459864B (zh) 2021-11-30

Family

ID=71680480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010255430.3A Active CN111459864B (zh) 2020-04-02 2020-04-02 一种存储器件及其制造方法

Country Status (4)

Country Link
US (1) US11216393B2 (zh)
KR (1) KR20210123175A (zh)
CN (1) CN111459864B (zh)
TW (1) TWI732523B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022010482A (ja) * 2020-06-29 2022-01-17 キオクシア株式会社 メモリシステム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365034A (zh) * 2001-01-12 2002-08-21 丽台科技股份有限公司 存储器转换装置及其接口卡、主机板与存储器模块接口
CN101273380A (zh) * 2005-09-30 2008-09-24 英特尔公司 图形处理器的交织虚拟本地存储器
CN102449610A (zh) * 2009-03-27 2012-05-09 三德动力有限公司 存储系统逻辑块的地址释放管理和数据固化
CN107068176A (zh) * 2015-12-30 2017-08-18 三星电子株式会社 半导体存储器设备及包括半导体存储器设备的存储器系统
CN111198654A (zh) * 2018-11-19 2020-05-26 美光科技公司 用于存储器操作的数据迁移

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307809B2 (en) 2005-08-18 2007-12-11 Quantum Corporation Correlation servo for positioning recording head
US7743197B2 (en) * 2006-05-11 2010-06-22 Emulex Design & Manufacturing Corporation System and method for virtualizing PCIe devices
US7872936B2 (en) 2008-09-17 2011-01-18 Qimonda Ag System and method for packaged memory
US20110242427A1 (en) * 2010-04-01 2011-10-06 Timothy Ramsdale Method and System for Providing 1080P Video With 32-Bit Mobile DDR Memory
WO2012067688A1 (en) * 2010-08-25 2012-05-24 Et International, Inc. Codeletset representation, manipulation, and execution-methods, system and apparatus
US8949502B2 (en) * 2010-11-18 2015-02-03 Nimble Storage, Inc. PCIe NVRAM card based on NVDIMM
WO2013028827A1 (en) * 2011-08-24 2013-02-28 Rambus Inc. Methods and systems for mapping a peripheral function onto a legacy memory interface
TWI676898B (zh) * 2013-12-09 2019-11-11 安然國際科技有限公司 分散式記憶體磁碟群集儲存系統運作方法
US20150243259A1 (en) 2014-02-26 2015-08-27 National Tsing Hua University Method and apparatus for transferring data in a computer
WO2015179632A1 (en) * 2014-05-22 2015-11-26 Scheffler Lee J Methods and systems for neural and cognitive processing
US20160378704A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Dynamically configure connection modes on a system based on host device capabilities
US10789010B2 (en) * 2016-08-26 2020-09-29 Intel Corporation Double data rate command bus
EP3518781A4 (en) 2016-09-28 2020-06-17 Covidien LP SYSTEM AND METHOD FOR PARALLELIZING CPU AND GPU PROCESSING FOR ULTRASONIC IMAGING DEVICES
US10162522B1 (en) * 2016-09-30 2018-12-25 Cadence Design Systems, Inc. Architecture of single channel memory controller to support high bandwidth memory of pseudo channel mode or legacy mode
US10437482B2 (en) * 2017-07-25 2019-10-08 Samsung Electronics Co., Ltd. Coordinated near-far memory controller for process-in-HBM
US10425260B2 (en) 2017-08-07 2019-09-24 Micron Technology, Inc. Multi-level signaling in memory with wide system interface
US20190088348A1 (en) * 2017-09-21 2019-03-21 Qualcomm Incorporated Memory test control for stacked ddr memory
US10719474B2 (en) * 2017-10-11 2020-07-21 Samsung Electronics Co., Ltd. System and method for providing in-storage acceleration (ISA) in data storage devices
KR102438991B1 (ko) * 2017-11-28 2022-09-02 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
US10769073B2 (en) * 2018-03-28 2020-09-08 Qualcomm Incorporated Bandwidth-based selective memory channel connectivity on a system on chip
US11042315B2 (en) * 2018-03-29 2021-06-22 Intel Corporation Dynamically programmable memory test traffic router
CN112703457A (zh) * 2018-05-07 2021-04-23 强力物联网投资组合2016有限公司 用于使用工业物联网进行数据收集、学习和机器信号流传输实现分析和维护的方法和系统
US10635580B2 (en) * 2018-07-09 2020-04-28 Western Digital Technologies, Inc. Buffering storage device data in a host memory buffer
US10970248B2 (en) * 2019-05-10 2021-04-06 Achronix Semiconductor Corporation Processing of ethernet packets at a programmable integrated circuit
US10707875B1 (en) * 2019-05-10 2020-07-07 Achronix Semiconductor Corporation Reconfigurable programmable integrated circuit with on-chip network
US10936525B2 (en) * 2019-05-10 2021-03-02 Achronix Semiconductor Corporation Flexible routing of network data within a programmable integrated circuit
US10608640B1 (en) * 2019-05-10 2020-03-31 Achronix Semiconductor Corporation On-chip network in programmable integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365034A (zh) * 2001-01-12 2002-08-21 丽台科技股份有限公司 存储器转换装置及其接口卡、主机板与存储器模块接口
CN101273380A (zh) * 2005-09-30 2008-09-24 英特尔公司 图形处理器的交织虚拟本地存储器
CN102449610A (zh) * 2009-03-27 2012-05-09 三德动力有限公司 存储系统逻辑块的地址释放管理和数据固化
CN107068176A (zh) * 2015-12-30 2017-08-18 三星电子株式会社 半导体存储器设备及包括半导体存储器设备的存储器系统
CN111198654A (zh) * 2018-11-19 2020-05-26 美光科技公司 用于存储器操作的数据迁移

Also Published As

Publication number Publication date
US20210311886A1 (en) 2021-10-07
TWI732523B (zh) 2021-07-01
US11216393B2 (en) 2022-01-04
CN111459864A (zh) 2020-07-28
KR20210123175A (ko) 2021-10-13
TW202138991A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
US11769534B2 (en) Flexible memory system with a controller and a stack of memory
CN101770439B (zh) 电子系统与其操作方法
US9183890B2 (en) Stacked semiconductor device and method of manufacturing the same
CN102210022B (zh) 包括多个封装的半导体芯片的固态驱动器或者其它存储装置
US20130292840A1 (en) Stacked memory allowing variance in device interconnects
US9773569B2 (en) Stack type semiconductor memory and semiconductor system using the same
US7549033B2 (en) Dual edge command
CN110033798B (zh) 集成电路芯片
CN111459864B (zh) 一种存储器件及其制造方法
US11264068B2 (en) Apparatuses and methods for semiconductor devices including clock signal lines
US11416425B2 (en) Memory
US20240063200A1 (en) Hybrid bonding based integrated circuit device and method of manufacturing the same
CN114036086B (zh) 基于三维异质集成的串行接口存储芯片
US9600424B2 (en) Semiconductor chips, semiconductor chip packages including the same, and semiconductor systems including the same
US10311923B2 (en) Input circuit of three-dimensional semiconductor apparatus capable of enabling testing and direct access
US20230197705A1 (en) Interconnection structures for high-bandwidth data transfer
CN113380783B (zh) 一种集成电路封装结构及网络芯片
US20240196633A1 (en) Memory device and system having multiple physical interfaces
US10002850B2 (en) Semiconductor chip flexibly applied to various routing structures and semiconductor chip module using the same
CN115996333A (zh) 三维堆叠式光接口存储器和光数据处理装置
CN117453618A (zh) 数据处理芯片及其制造方法、数据处理系统
US20180175000A1 (en) Hybrid die stacking

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant