CN202443968U - 半导体封装构造 - Google Patents

半导体封装构造 Download PDF

Info

Publication number
CN202443968U
CN202443968U CN 201220017565 CN201220017565U CN202443968U CN 202443968 U CN202443968 U CN 202443968U CN 201220017565 CN201220017565 CN 201220017565 CN 201220017565 U CN201220017565 U CN 201220017565U CN 202443968 U CN202443968 U CN 202443968U
Authority
CN
China
Prior art keywords
substrate
encapsulation region
packaging structure
chip
semiconductor packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201220017565
Other languages
English (en)
Inventor
钟启生
陈建成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 201220017565 priority Critical patent/CN202443968U/zh
Application granted granted Critical
Publication of CN202443968U publication Critical patent/CN202443968U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开一种半导体封装构造，其包含：一基板、一第一封装区、一第二封装区、一金属层及一保护层。所述基板具有一承载面及多个接地端；所述第一封装区固设于所述基板的所述承载面上；所述第二封装区固设于所述基板的所述承载面上，且与所述第一封装区之间留有间隙；所述金属层披覆于所述第一封装区、所述第二封装区及所述基板上；所述保护层披覆于所述金属层上。所述基板的所述接地端设置于所述间隙处，所述金属层电性连接所述基板的所述接地端，故所述半导体封装构造可有效降低电磁干扰，进而提高半导体封装构造的品质稳定性。

Description

半导体封装构造
技术领域
本实用新型涉及一种半导体封装构造，特别是有关于一种可抗电磁干扰的半导体封装构造。 
背景技术
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装设计，其中各种不同的系统封装（system in package，SIP）设计概念常用于架构高密度封装产品。一般而言，系统封装可分为多芯片模块（multi chip module，MCM）、封装体上堆叠封装体(package on package，POP)及封装体内堆叠封装体(package in package，PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶体包埋所有芯片，且依芯片排列方式又可细分为堆叠芯片(stacked die)封装或并列芯片(side-by-side)封装。再者，所述封装体上堆叠封装体(POP)的构造是指先完成一具有基板的第一封装体，接着再于第一封装体的封装胶体上表面堆叠另一完整的第二封装体，第二封装体透过适当转接组件电性连接至第一封装体的基板上，因而成为一复合封装构造。相较之下，所述封装体内堆叠封装体(PIP)的构造则是利用另一封装胶体将第二封装体、转接组件及第一封装体的原封装胶体等一起包埋固定在第一封装体的基板上，因而成为一复合封装构造。 
举例来说，请参照图1所示，其揭示一种现有并列芯片封装的半导体封装结构100，其包含一基板110、一第一封装体120、一第二封装体130、一第一金属壳体140及一第二金属壳体150。其中，所述第一封装体120包含至少一第一芯片121及一第一封装胶体122，所述第一封装胶体122用以包覆保护所述第一芯片121；所述第二封装体130包含至少一第二芯片131及一第二封装 胶体132，所述第二封装胶体132用以包覆保护所述第二芯片131。 
如图1所示，所述基板110具有一承载面111（即上表面）及一讯号输出/输入面112（即下表面），并包含多个焊接点113及多个金属接点114，其中所述第一封装体120及所述第二封装体130固设在所述基板110的所述承载面111上，且所述焊接点113设置在所述承载面111上。此外，所述第一金属壳体140罩住所述第一封装体120，所述第二金属壳体150罩住所述第二封装体130，且所述第一金属壳体140及所述第二金属壳体150是以焊接的方式分别固定在所述基板110的所述焊接点113上，以使所述第一金属壳体140借助所述焊接点113将所述第一芯片121所产生的电磁信号导引至所述基板110的接地处（未绘示），以避免所述第二芯片131被所述第一芯片121的电磁信号所干扰；同理所述第二芯片131也可借助所述第二金属壳体150及所述焊接点113将电磁信号导引至所述基板110的接地处，以避免所述第一芯片121被所述第二芯片131的电磁信号所干扰。 
虽然，图1的半导体封装结构100可以隔绝封装构造中的多个芯片之间的电磁干扰(electromagnetic interference，EMI)，但所述第一金属壳体140及所述第二金属壳体150需要额外开模成型，且所述第一金属壳体140及所述第二金属壳体150是借助焊接的方式分别固定在所述基板110的所述焊接点113上，造成所述所述第一金属壳体140及所述第二金属壳体150与所述焊接点113之间可能发生脱落剥离，因此使得整体的制作过程良率偏低、成本升高。另外，在封装构造上，由于所述金属壳体及所述封装体之间并非密实地贴合而留有间隙，在长期热胀冷缩循环下，也可能会发生水气渗透，因而影响所述半导体封装结构100的产品可靠度及使用寿命。 
故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。 
实用新型内容
有鉴于此，本实用新型提供一种半导体封装构造，以解决现有电磁干扰隔 绝(EMI shielding)技术所存在的高成本、体积大、结构不稳定、使用寿命短、低良率及芯片之间的高电磁干扰等技术问题。 
本实用新型的主要目的在于提供一种半导体封装构造，其于固设于一基板上的一第一封装区及一第二封装区上披覆一金属层，并将所述基板上的多个接地端设置在所述第一封装区及所述第二封装区之间的间隙处，使所述金属层在所述第一封装区及所述第二封装区之间借助所述接地端进行接地。相较于现有技术，本实用新型确实可以有效效降低电磁干扰，进而提高半导体封装构造的品质稳定性。 
为达成本实用新型的前述目的，本实用新型提供一种半导体封装构造，其中所述半导体封装构造包含： 
一基板，具有一承载面、一讯号输出/输入面及多个接地端，所述接地端自所述承载面贯穿至所述讯号输出/输入面； 
一第一封装区，固设于所述基板的所述承载面上； 
一第二封装区，固设于所述基板的所述承载面上，且与所述第一封装区之间留有一间隙； 
一金属层，披覆于所述第一封装区、所述第二封装区及所述基板上；以及 
一保护层，披覆于所述金属层上； 
其中所述基板的所述接地端设置于所述间隙处，所述金属层电性连接所述基板的所述接地端。 
在本实用新型的一实施例中，所述金属层是选自铜或金。 
在本实用新型的一实施例中，所述金属层的厚度是0.5至10微米之间，例如5微米。 
在本实用新型的一实施例中，所述半导体封装构造还包含一附着层，所述附着层设置在所述金属层与所述第一封装区之间、在所述金属层与所述第二封装区之间，以及在所述金属层与所述承载面之间。 
在本实用新型的一实施例中，所述保护层及所述附着层是选自不锈钢镀层。 
在本实用新型的一实施例中，所述不锈钢镀层的厚度是20至1000纳米之间，例如500纳米。 
在本实用新型的一实施例中，所述半导体封装构造还包含一外封装胶体，所述外封装胶体覆盖所述保护层。 
在本实用新型的一实施例中，所述第一封装区包含至少一第一芯片及一第一封装胶体，所述第一封装胶体包覆所述第一芯片；及所述第二封装区包含至少一第二芯片及一第二封装胶体，所述第二封装胶体包覆所述第二芯片，且所述第一芯片及所述第二芯片是不同频率的芯片。 
在本实用新型的一实施例中，所述第一封装区另包含至少一第一无源组件，所述第一封装胶体包覆所述第一无源组件；及所述第二封装区另包含至少一第二无源组件，所述第二封装胶体包覆所述第二无源组件。 
在本实用新型的一实施例中，所述基板还包含多个金属接点。 
再者，本实用新型提供另一种半导体封装构造，其中所述半导体封装构造包含： 
一基板，具有多个接地端及多个金属接点，所述接地端贯穿所述基板； 
至少一第一封装区，各包含至少一第一芯片、至少一第一无源组件及一第一封装胶体，所述第一封装胶体包覆所述第一芯片及所述第一无源组件； 
至少一第二封装区，各包含至少一第二芯片、至少一第二无源组件及一第二封装胶体，所述第二封装胶体包覆所述第二芯片及所述第二无源组件； 
一附着层，披覆于所述第一封装区、所述第二封装区及所述基板上； 
一金属层，披覆于所述附着层上，并通过所述附着层电性连接所述基板的所述接地端； 
一保护层，披覆于所述金属层上；以及 
一外封装胶体，包覆所述保护层； 
其中所述第一、第二封装区固设于所述基板上，且所述第一、第二封装区之间留有一间隙，所述基板的所述接地端设置于所述间隙处。 
与现有技术相比较，本实用新型的半导体封装构造，不但可降低成本、薄化体积、强化结构、提高制程良率、延长使用寿命，还可以解决芯片之间的高电磁干扰及环境测试不良的问题。 
附图说明
图1是一现有的半导体封装构造的示意图。 
图2是本实用新型第一实施例半导体封装构造的俯视图。 
图3是图2沿A-A线所作的纵向截面，其是本实用新型第一实施例半导体封装构造的示意图。 
图4是本实用新型第二实施例半导体封装构造的示意图。 
图5是本实用新型第三实施例半导体封装构造的示意图。 
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。 
请参照图2所示，其是本实用新型第一实施例半导体封装构造200的俯视图。 
请参照图3所示，其是图2沿A-A线所作的纵向截面。本实用新型第一实施例的半导体封装构造200主要包含一基板10、一第一封装区20、一第二封装区30、一金属层40及一保护层50。此外，所述第一封装区20及第二封装区30分别包含至少一第一芯片21及至少一第二芯片31、至少一第一无源组 件22及至少一第二无源组件32，以及一第一封装胶体23及一第二封装胶体33，且所述第一封装胶体23包覆保护所述第一芯片21与所述第一无源组件23，所述第二封装胶体33包覆保护所述第二芯片31与所述第二无源组件33。其中，所述第一、第二芯片21、31可借助数个凸块或数条金属线（未绘示）分别与所述基板10电性连接，其可选自一倒装芯片或一通用芯片（未绘示）；所述第一、第二无源组件22、33可分别借助数个电性接点与所述基板10电性连接，所述第一、第二无源组件22、32可分别选自一电阻、一电容及一电感，或为上述三者之组合；所述第一芯片21与所述第二芯片31是不同频率的芯片，其可分别选自一高频芯片及一基频芯片；所述第一、第二封装胶体23、33例如为一环氧树脂层，特别是环氧树脂化合物及绝缘固态颗粒的混合物，但并不限于此。 
如图3所示，所述基板10具有一承载面11（即上表面）及一讯号输出/输入面12（即下表面），且基板10包含至少一接地端13及多个金属接点14，所述接地端13是由一导通孔(Through Via)及一导电材料所形成，所述导通孔自所述承载面11贯穿至所述讯号输出/输入面12，所述导电材料填充于所述导通孔内，而所述金属接点14设置于所述讯号输出/输入面12上，且于所述基板10与所述金属接点14之间另可设置一接垫（未绘示），以强化所述基板10与所述金属接点14之间的接合强度。其中，所述基板10可选自一多层印刷电路板(PCB)，所述金属接点14及所述导电材料可分别选自金、铜、锡、镍之任一者，或包含上述四者之至少一者的合金，且所述金属接点14优选是一用以焊接的锡球，但不以此为限。 
请同时参照图2及图3所示，所述第一封装区20及所述第二封装区30固设于所述基板10的所述承载面上，且所述第一封装区20与所述第二封装区30之间彼此不相连接而留有间隙，而所述基板10的所述接地端13则设置于所述第一封装区20及所述第二封装区30之间的所述间隙处。此外，所述金属层40 披覆于所述金属接点14、所述所述第一封装区20、所述第二封装区30及所述基板10的所述承载面的外露表面，用以隔绝所述第一、第二封装区20、30内的第一、第二芯片21、31之间的电磁干扰；所述保护层50披覆于所述金属层40上，用以包覆保护所述金属层40，以防止所述金属层40被腐蚀或氧化。具体而言，所述金属层40及所述保护层50可借助电镀制程依序成形，且所述金属层40可选自具有高导电效率的材料，其优选材料是铜或金、厚度范围是1至10微米(um)之间，优选厚度是5微米(um)，而所述保护层50可选自含有铁、镍、锌等主成分的不锈钢镀层，其厚度范围是20至1000纳米(nm)之间，优选厚度是500纳米(nm)，但不以此为限。 
请参照图4所示，本实用新型第二实施例的一半导体封装构造300相似于本实用新型第一实施例的所述半导体封装构造200，并大致沿用相同于图2及图3的组件名称及图号，但第二实施例不同于第一实施例的差异特征在于：所述第二实施例的所述半导体封装构造300另包含：一附着层60。所述附着层60是于披覆所述金属层40之前，以电镀的方式预先覆盖于所述金属接点14、所述所述第一封装区20、所述第二封装区30及所述承载面的外露表面上，其后再于所述附着层60上披覆所述金属层40，以强化所述金属层40的附着力。亦即，本实用新型第二实施例的一半导体封装构造300是在所述金属层40与所述金属接点14、所述所述第一封装区20、所述第二封装区30及所述承载面之间，另设置所述附着层60。其中，所述附着层60可选自含有铁、镍、锌等主成分的不锈钢镀层，其优选厚度范围是20至1000纳米(nm)之间，优选厚度是500纳米(nm)，但不以此为限。 
请参照图5所示，本实用新型第三实施例的一半导体封装构造400相似于本实用新型第一实施例的所述半导体封装构造200，并大致沿用相同于图2及图3的组件名称及图号，但第三实施例不同于第一实施例的差异特征在于：所述第三实施例的所述半导体封装构造400另包含：一外封装胶体70。所述外封 装胶体70完全覆盖最外层的所述保护层50，用以包覆保护所述金属层40与所述所述第一封装区20及所述第二封装区30，使所述半导体封装构造400的外表面更平整，有助于以油墨印刷或以雷射雕刻上产品型号或客规标示。其中，所述外封装胶体70例如为一环氧树脂层，特别是环氧树脂化合物及绝缘固态颗粒的混合物。 
具体而言，亦可于本实用新型第二实施例的所述半导体封装构造300的所述保护层50上另提供所述封装胶体70，以包覆保护所述金属层40与所述所述第一封装区20及所述第二封装区30，而不限于此。 
如上所述，相较于现有半导体封装构造虽能避免两邻近设置的芯片的电磁效应互相干扰，但现有技术具有成本过高、体积较大、金属壳体的焊接点容易脱落等问题，而易导致所述芯片仍无法有更长的使用寿命也无法有效防止电磁干扰等缺点，反观图3、图4及图5的本实用新型的半导体封装构造200、300、400改采用电镀的方式，在一基板上的各封装胶体的外表面披覆一金属层以取代现有的金属壳体，使金属层可紧密地与各封装胶体、金属接点及基板的承载面接合。此外，在各所述封装区上披覆所述金属层，并将所述基板上的多个接地端设置在各所述封装区之间的间隙处，使所述金属层在各所述封装区之间借助所述基板的多个接地端进行接地，有助于降低各所述封装区内的各芯片之间的高电磁干扰现象。再者，本实用新型进而在金属层的外部保护层上再覆盖外封装胶体，有助强化半导体封装构造的结构及使用寿命。相较于现有技术，本实用新型确实可以有效节省成本、强化结构、提高制程良率及延长使用寿命，进而提高半导体封装构造的品质稳定性。 
本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。 

Claims (10)

1.一种半导体封装构造，其特征在于：所述半导体封装构造包含：
一基板，具有一承载面、一讯号输出/输入面及多个接地端，所述接地端自所述承载面贯穿至所述讯号输出/输入面；
一第一封装区，固设于所述基板的所述承载面上；
一第二封装区，固设于所述基板的所述承载面上，且与所述第一封装区之间留有一间隙；
一金属层，披覆于所述第一封装区、所述第二封装区及所述基板上；以及
一保护层，披覆于所述金属层上；
其中所述基板的所述接地端设置于所述间隙处，所述金属层电性连接所述基板的所述接地端。
2.如权利要求1所述的半导体封装构造，其特征在于：所述金属层是选自铜或金。
3.如权利要求1所述的半导体封装构造，其特征在于：所述金属层的厚度是0.5至10微米之间。
4.如权利要求1所述的半导体封装构造，其特征在于：所述半导体封装构造还包含一附着层，所述附着层设置在所述金属层与所述第一封装区之间、在所述金属层与所述第二封装区之间，以及在所述金属层与所述承载面之间。
5.如权利要求4所述的半导体封装构造，其特征在于：所述保护层及所述附着层是选自不锈钢镀层。
6.如权利要求5所述的半导体封装构造，其特征在于：所述不锈钢镀层的厚度是20至1000纳米之间。
7.如权利要求1所述的半导体封装构造，其特征在于：所述半导体封装构造还包含一外封装胶体，所述外封装胶体覆盖所述保护层。
8.如权利要求1所述的半导体封装构造，其特征在于：所述第一封装区包含至少一第一芯片及一第一封装胶体，所述第一封装胶体包覆所述第一芯片；及所述第二封装区包含至少一第二芯片及一第二封装胶体，所述第二封装胶体包覆所述第二芯片，且所述第一芯片及所述第二芯片是不同频率的芯片。
9.如权利要求8所述的半导体封装构造，其特征在于：所述第一封装区另包含至少一第一无源组件，所述第一封装胶体包覆所述第一无源组件；及所述第二封装区另包含至少一第二无源组件，所述第二封装胶体包覆所述第二无源组件。
10.一种半导体封装构造，其特征在于：所述半导体封装构造包含：
一基板，具有多个接地端及多个金属接点，所述接地端贯穿所述基板；至少一第一封装区，各包含至少一第一芯片、至少一第一无源组件及一第一封装胶体，所述第一封装胶体包覆所述第一芯片及所述第一无源组件；
至少一第二封装区，各包含至少一第二芯片、至少一第二无源组件及一第二封装胶体，所述第二封装胶体包覆所述第二芯片及所述第二无源组件；
一附着层，披覆于所述第一封装区、所述第二封装区及所述基板上；
一金属层，披覆于所述附着层上，并通过所述附着层电性连接所述基板的所述接地端；
一保护层，披覆于所述金属层上；以及
一外封装胶体，包覆所述保护层；
其中所述第一、第二封装区固设于所述基板上，且所述第一、第二封装区之间留有一间隙，所述基板的所述接地端设置于所述间隙处。
CN 201220017565 2012-01-16 2012-01-16 半导体封装构造 Expired - Lifetime CN202443968U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220017565 CN202443968U (zh) 2012-01-16 2012-01-16 半导体封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220017565 CN202443968U (zh) 2012-01-16 2012-01-16 半导体封装构造

Publications (1)

Publication Number Publication Date
CN202443968U true CN202443968U (zh) 2012-09-19

Family

ID=46825402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220017565 Expired - Lifetime CN202443968U (zh) 2012-01-16 2012-01-16 半导体封装构造

Country Status (1)

Country Link
CN (1) CN202443968U (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701273A (zh) * 2015-03-27 2015-06-10 江阴长电先进封装有限公司 一种具有电磁屏蔽功能的芯片封装结构
WO2016102066A1 (en) * 2014-12-22 2016-06-30 Atotech Deutschland Gmbh Method for electromagnetic shielding and thermal management of active components
CN105870104A (zh) * 2016-03-30 2016-08-17 江苏长电科技股份有限公司 一种具有电磁屏蔽功能的封装结构
CN106206332A (zh) * 2016-07-17 2016-12-07 王培培 一种集成电路封装结构的制造方法
CN108495450A (zh) * 2018-06-13 2018-09-04 上海剑桥科技股份有限公司 屏蔽框组件及包含其的通讯设备
CN113496962A (zh) * 2020-03-20 2021-10-12 南茂科技股份有限公司 芯片封装结构及其制造方法
US20220199556A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Package system and package

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016102066A1 (en) * 2014-12-22 2016-06-30 Atotech Deutschland Gmbh Method for electromagnetic shielding and thermal management of active components
CN107112311A (zh) * 2014-12-22 2017-08-29 德国艾托特克公司 用于主动组件的电磁屏蔽和热管理的方法
US10249572B2 (en) 2014-12-22 2019-04-02 Atotech Deutschland Gmbh Method for electromagnetic shielding and thermal management of active components
TWI691027B (zh) * 2014-12-22 2020-04-11 德商德國艾托特克公司 用於主動組件之電磁屏蔽與熱管理之新穎方法
CN104701273A (zh) * 2015-03-27 2015-06-10 江阴长电先进封装有限公司 一种具有电磁屏蔽功能的芯片封装结构
CN105870104A (zh) * 2016-03-30 2016-08-17 江苏长电科技股份有限公司 一种具有电磁屏蔽功能的封装结构
CN106206332A (zh) * 2016-07-17 2016-12-07 王培培 一种集成电路封装结构的制造方法
CN106206332B (zh) * 2016-07-17 2019-04-05 山东华芯电子有限公司 一种集成电路封装结构的制造方法
CN108495450A (zh) * 2018-06-13 2018-09-04 上海剑桥科技股份有限公司 屏蔽框组件及包含其的通讯设备
CN113496962A (zh) * 2020-03-20 2021-10-12 南茂科技股份有限公司 芯片封装结构及其制造方法
US20220199556A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Package system and package

Similar Documents

Publication Publication Date Title
CN202443968U (zh) 半导体封装构造
CN102709260B (zh) 半导体封装构造
CN100563405C (zh) 立体电子电路装置及其中继基板和中继框
US7999359B2 (en) Semiconductor package with electromagnetic shield
US20100244278A1 (en) Stacked multichip package
CN103229293B (zh) 半导体芯片封装、半导体模块及其制造方法
CN102254898A (zh) 一种基于柔性基板封装的屏蔽结构及其制作工艺
US10506704B1 (en) Electromagnetically-shielded microelectronic assemblies and methods for the fabrication thereof
CN102790042A (zh) 半导体芯片堆叠构造
CN100555628C (zh) 具有电磁屏蔽功能的半导体封装结构
CN101594730A (zh) 具有导热结构的电路板
CN104795380A (zh) 一种三维封装结构
CN100573858C (zh) 芯片封装体
CN103378047B (zh) 封装载板
CN101236940B (zh) 重配置线路层的线路结构
CN102176450A (zh) 高密度系统级封装结构
CN102768996A (zh) 半导体封装构造及其制造方法
CN110120383B (zh) 半导体封装结构
CN206584961U (zh) 一种led支架、led支架阵列、led器件及led显示屏
CN201994292U (zh) 高密度系统级封装结构
CN207624678U (zh) 一种三维pop封装结构
CN105009279B (zh) 半导体器件及制造半导体器件的方法
CN102176448A (zh) 扇出系统级封装结构
CN102751203A (zh) 半导体封装结构及其制作方法
CN102709199A (zh) 包覆基板侧边的模封阵列处理方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20120919