CN113496962A - 芯片封装结构及其制造方法 - Google Patents

芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN113496962A
CN113496962A CN202010588426.9A CN202010588426A CN113496962A CN 113496962 A CN113496962 A CN 113496962A CN 202010588426 A CN202010588426 A CN 202010588426A CN 113496962 A CN113496962 A CN 113496962A
Authority
CN
China
Prior art keywords
electronic component
circuit substrate
chip
adhesive layer
thermosetting adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010588426.9A
Other languages
English (en)
Inventor
周世文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN113496962A publication Critical patent/CN113496962A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种芯片封装结构，其包括线路基板、至少一电子组件与芯片、两阶段热固性胶层以及封装胶体。线路基板具有相对的第一表面与第二表面。电子组件与芯片分别位于第一表面上且与线路基板电性连接。电子组件以导电件电性连接线路基板。两阶段热固性胶层包括相互分隔开的第一部分与第二部分。第一部分完全包覆电子组件且填充电子组件与线路基板之间的空隙。芯片配置于第二部分上且打线接合至线路基板的第一表面或第二表面。第一部分的高度与第二部分的高度实质上相同。封装胶体覆盖两阶段热固性胶层与芯片。另提供一种芯片封装结构的制造方法。

Description

芯片封装结构及其制造方法
技术领域
本发明涉及一种封装结构及其制造方法，尤其涉及一种芯片封装结构及其制造方法。
背景技术
随着消费市场的变迁，消费者对于产品轻薄短小的需求也日益增加，尤其是电子产品，往往需要在有限体积内提升芯片封装的集成度。然而，在提升半导体封装的集成度时往往无法同时满足不同功能的电子组件设计上的需求，进而容易降低半导体封装的可靠度或增加其制造成本。
举例而言，由于不同功能的电子组件尺寸上的差异，尺寸较小的电子组件与基板之间的空间相对狭小，因此直接以环氧树脂模塑料(epoxy molding compound，EMC)填充至前述狭小空间内已经越来越困难。进一步而言，将具有较大尺寸填充物(filler)的环氧树脂模塑料填充至前述狭小空间内时，容易因填充物堵塞而损坏电子组件或导致环氧树脂模塑料填充不完全而形成气泡(void)，进而降低半导体封装的可靠度。若配合前述狭小空间而采用填充物尺寸较小但价格较昂贵的成型底部填充胶(mold underfill，MUF)进行填充，则会导致半导体封装的制造成本提高。
发明内容
本发明是针对一种芯片封装结构及其制造方法，其可以在提升芯片封装结构的可靠度的同时降低制造成本。
根据本发明的实施例，一种芯片封装结构，其包括线路基板、至少一电子组件与芯片、两阶段热固性胶层以及封装胶体。线路基板具有相对的第一表面与第二表面。至少一电子组件与芯片分别位于第一表面上且与线路基板电性连接。至少一电子组件以导电件电性连接线路基板。两阶段热固性胶层包括相互分隔开的第一部分与第二部分。第一部分完全包覆至少一电子组件且填充至少一电子组件与线路基板之间的空隙。芯片配置于第二部分上且打线接合至线路基板的第一表面或第二表面。第一部分的高度与第二部分的高度实质上相同。封装胶体覆盖两阶段热固性胶层与芯片。
根据本发明的实施例，一种芯片封装结构的制造方法，至少包括以下步骤。提供线路基板，其中线路基板具有相对的第一表面与第二表面。配置至少一电子组件于第一表面上，且至少一电子组件以导电件电性连接线路基板。形成两阶段热固性胶层于第一表面上。两阶段热固性胶层包括相互分隔开的第一部分与第二部分。第一部分的高度与第二部分的高度实质上相同。第一部分完全包覆至少一电子组件并填入至少一电子组件与线路基板之间的空隙。配置芯片于第二部分上且芯片打线接合至线路基板的第一表面或第二表面。进行固化工艺以使两阶段热固性胶层完全固化。形成封装胶体以覆盖两阶段热固性胶层与芯片。
基于上述，本发明通过两阶段热固性胶层中的填充物尺寸较小且流动性较佳的特性使两阶段热固性胶层的第一部分完全包覆电子组件并填入电子组件与线路基板之间的空隙，因此可以避免封装胶体中尺寸较大的填充物流入空隙中而造成电子组件损坏的情况发生或导致空隙中的填充胶体填充不完全而具有气泡的问题，进而可以有效地保护电子组件，降低电子组件的损坏机率并提升芯片封装结构的可靠度。此外，由于两阶段热固性胶层的材料成本较成型底部填充胶(MUF)为低，因此可以在提升芯片封装结构的可靠度的同时降低制造成本。另一方面，本发明的两阶段热固性胶层的第一部分的高度与第二部分的高度实质上相同，即，可以在配置黏晶胶层(即两阶段热固性胶层的第二部分)的同时，一并形成完全包覆电子组件的保护胶层(即两阶段热固性胶层的第一部分)，可省略另外针对电子组件个别形成保护层的工艺，因此可以简化工艺且进一步降低制造成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1D是依照本发明一实施例的一种芯片封装结构的制造方法的剖面示意图；
图2是依照本发明另一实施例的一种芯片封装结构的剖面示意图。
附图标记说明
10：模具
100、100a：芯片封装结构
110：线路基板
110a：第一表面
110b：第二表面
112：接垫
120：两阶段热固性胶层
122、1221、1222：第一部分
122a：第一部分的顶面
124：第二部分
124a：第二部分的顶面
130、1301、1302：电子组件
132、1321、1322：导电件
140：芯片
140a：主动面
140b：背面
150、1501、1502：金属片
160：封装胶体
G、G1、G2：空隙
H1、H2：高度
L：导线
OP、OP1、OP2：开口
P：贯孔
R1、R2：形成位置
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
本文所使用的方向用语(例如，上、下、右、左、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。
除非另有明确说明，否则本文所述任何方法绝不意欲被解释为要求按特定顺序执行其步骤。
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的组件，以下段落将不再一一赘述。
图1A至图1D是依照本发明一实施例的一种芯片封装结构的制造方法的剖面示意图。在本实施例中，芯片封装结构100的制造方法可以包括以下步骤。
请参照图1A，提供线路基板110，其中线路基板110具有相对的第一表面110a与第二表面110b。线路基板110可以包括多个接垫112，这些接垫112可以是设置于第一表面110a，以用于后续的电性连接。
在一些实施例中，线路基板110例如是晶圆、玻璃基板、陶瓷基板、印刷电路板或其它适合材料所制作的多层式基板，接垫112例如是铜接垫。在此，本发明不限制线路基板110的种类，只要线路基板110内具有适宜的导电线路可以进行后续设计上所需的电性连接皆属于本发明的保护范围。
请继续参照图1A，于第一表面110a上配置至少一电子组件130，且电子组件130以导电件132电性连接线路基板110。在此，本发明不限制电子组件130的数量，电子组件130的数量可以是一个或多个，图1A仅示例性的示出二个电子组件130。举例而言，电子组件130可以包括第一电子组件1301与第二电子组件1302，第一电子组件1301以第一导电件1321电性连接线路基板110，而第二电子组件1302以第二导电件1322电性连接线路基板110。
在一些实施例中，电子组件130可以是主动组件、被动组件或其组合。举例而言，在本实施例中，第一电子组件1301可以是主动组件，而第二电子组件1302可以是被动组件，但本发明不限于此。在未示出的实施例中，第一电子组件1301与第二电子组件1302可以都是主动组件或者第一电子组件1301与第二电子组件1302可以都是被动组件。在第一电子组件1301是主动组件，而第二电子组件1302是被动组件的情况下，第一电子组件1301例如是以覆晶技术配置于线路基板110上，其中第一导电件1321可以是导电球、导电柱、导电凸块或其组合，且第二导电件1322例如是导电膏。导电件1321与导电件1322的材料例如是锡，但本发明不限于此。在一实施例中，第一电子组件1301可以例如是磁阻式随机存取存储器(MRAM)，第二电子组件1302可以是电阻、电容、电感或其他类似者，但本发明不限于此。
在本实施例中，电子组件130与线路基板110之间具有空隙G。举例而言，如图1A所示，第一电子组件1301与线路基板110之间具有空隙G1，而第二电子组件1302与线路基板110之间具有空隙G2。进一步而言，可以是电性连接电子组件130与线路基板110的导电件132使电子组件130与线路基板110之间维持空隙G。举例而言，可以是电性连接第一电子组件1301与线路基板110的导电件1321使第一电子组件1301与线路基板110之间维持空隙G1，而电性连接第二电子组件1302与线路基板110的导电件1322使第二电子组件1302与线路基板110之间维持空隙G2。在一些实施例中，空隙G的高度可以是不大于75微米，空隙G的高度在此范围时，会加剧于空隙G中填胶的困难度，但本发明不限于此。
请参照图1B，于第一表面110a上形成两阶段热固性胶层120，两阶段热固性胶层120包括相互分隔开的第一部分122与第二部分124，其中第一部分122的高度H1与第二部分124的高度H2实质上相同，且第一部分122完全包覆电子组件130并填入电子组件130与线路基板110之间的空隙G，而第二部分124可用于之后的芯片接合工艺。换句话说，第一部分122的顶面122a与第二部分124的顶面124a可以是实质上共平面。举例而言，如图1B所示，第一部分122可以包括第一部分1221与第一部分1222，第一部分1221完全包覆第一电子组件1301并填入第一电子组件1301与线路基板110之间的空隙G1，第一部分1222完全包覆第二电子组件1302并填入第二电子组件1302与线路基板110之间的空隙G2。
在本实施例中，两阶段热固性胶层120是先以A阶液态胶形式形成于线路基板110上，通过A阶液态胶的流动性与毛细现象的应用可以降低于空隙G中填胶的困难度，使两阶段热固性胶层120的第一部分122可以完全包覆电子组件130并填入电子组件130与线路基板110之间的空隙G。由于两阶段热固性胶层120中的填充物尺寸较环氧树脂模塑料中的填充物尺寸小且流动性较佳，使得两阶段热固性胶层120可顺利地完整填充电子组件130与线路基板110之间的空隙G，有效地保护电子组件130，避免因填充物过大而无法有效填充的问题，进而降低电子组件130的损坏机率并提升芯片封装结构100的可靠度。此外，两阶段热固性胶层120的材料成本较成型底部填充胶(MUF)为低，因此也可以降低芯片封装结构100的制造成本。
请同时参照图1A与图1B，两阶段热固性胶层120可以通过以下步骤所形成。首先，可以提供具有多个开口OP的模具10，通过具有多个开口OP的模具10以例如印刷或涂布的方式形成A阶液态胶于第一表面110a上，以于后续形成两阶段热固性胶层120。在一实施例中，模具10例如是由钢板所制成，但本发明不限于此。
在本实施例中，多个开口OP可以是分别对应于后续两阶段热固性胶层120的第一部分122与第二部分124的形成位置。举例而言，如图1A的虚线框线所示，多个开口OP可以包括多个开口OP1与开口OP2以分别对应于后续两阶段热固性胶层120的第一部分122的形成位置R1与第二部分124的形成位置R2。
应说明的是，本发明不限制前述形成两阶段热固性胶层120的方法，只要可以于第一表面110a上形成包括相互分隔开的第一部分122与第二部分124的两阶段热固性胶层120，第一部分122的高度H1与第二部分124的高度H2可以实质上相同，且第一部分122完全包覆电子组件130并填入电子组件130与线路基板110之间的空隙G皆属于本发明的保护范围。
请继续参照图1B，在第一表面110a上对应于后续两阶段热固性胶层120的第一部分122与第二部分124的形成位置上形成A阶液态胶之后，进行加热、真空干燥或紫外线照射等步骤，以去除A阶液态胶的溶剂，使得A阶液态胶转变为一干燥且未完全固化的B阶胶。B阶胶在温度低于其玻璃转化温度(glass transition temperature，Tg)时为无黏性的干燥膜，有利于搬运储放，当B阶胶处在高于其玻璃转化温度的环境时则呈黏稠流动状，可供湿润黏着芯片140或其他组件。
请参照图1C，配置芯片140于第二部分124上。在本实施例中，芯片140是以压合方式配置于第二部分124上，且压合步骤所提供的温度是高于两阶段热固性胶层120于B阶胶时的玻璃转化温度，使B阶胶具有黏性以黏合线路基板110与芯片140。本发明通过配置黏晶胶层(即两阶段热固性胶层120的第二部分124)的同时，一并形成完全包覆电子组件130的保护胶层(即两阶段热固性胶层120的第一部分122)，可省略另外针对电子组件130个别形成保护层的工艺，因此可以简化工艺且进一步降低制造成本。
在本实施例中，芯片140可以是打线接合至线路基板110的第一表面110a。换句话说，芯片140可以是以其主动面140a朝上，且相对于主动面140a的背面140b与两阶段热固性胶层120的第二部分124接合的方式配置。举例而言，芯片140上的电性接点可以通过导线L电性连接至第一表面110a上的接垫112。本发明不限制芯片140的种类，可视实际设计上的需求而定。
请继续参照图1C，在进行后续固化工艺以使两阶段热固性胶层120完全固化之前，为了降低电子组件130因受到电磁干扰影响使用时的稳定性或电子组件130因运作后过热而损坏电子组件130等情况发生，以进一步提升芯片封装结构100的可靠度，可以通过两阶段热固性胶层120处于B阶胶状态且具有黏性时，于第一部分122上配置金属片150。在本实施例中，金属片150可以是仅覆盖第一部分122的顶面122a，以减少材料的使用，进一步降低制造成本，但本发明不限于此。在未示出的实施例中，金属片150可以延伸覆盖至第一部分122的侧壁。
在一些实施例中，基于电子组件130不同的功能性，金属片150可以是抗磁金属片、散热金属片或其组合。举例而言，被第一部分1221完全包覆的第一电子组件1301例如是磁性主动组件，配置于其上的金属片1501可以是抗磁金属片(例如是铁镍合金)，而被第一部分1222完全包覆的第二电子组件1302例如是被动组件，配置于其上的金属片1502可以是散热金属片(例如是铜、铝)。
本发明不限制芯片140与金属片150的配置顺序。在一些实施例中，可以先配置芯片140再配置金属片150。在一些实施例中，可以先配置金属片150再配置芯片140。在一些实施例中，可以同时配置金属片150与芯片140。
请参照图1D，至少配置芯片140之后，进行固化工艺以使B阶胶状态的两阶段热固性胶层120完全固化为C阶胶状态，而呈一稳定的固定胶层。固化工艺例如是对B阶胶状态的两阶段热固性胶层120进行烘烤。此外，更形成封装胶体160，以覆盖两阶段热固性胶层120与芯片140。在本实施例中，封装胶体160例如是环氧树脂模塑料。进一步说明，固化工艺可以在形成封装胶体160的步骤中同时进行。于此情况下，两阶段热固性胶层120在形成封装胶体160之时仍为B阶胶状态而未完全固化，因此仍然可以适度变形。在形成封装胶体160的高压环境下，呈B阶胶状态的两阶段热固性胶层120被紧密压迫，使得可能存在的间隙或气泡被排除掉，因此可有效增加黏晶面积。而在形成封装胶体160的过程中，同时提供高于两阶段热固性胶层120的固化温度的一注胶温度，使得两阶段热固性胶层120完全固化。由于两阶段热固性胶层120的第一部分122已经填入电子组件130与线路基板110之间的空隙G，因此，可以避免封装胶体160中尺寸较大的填充物流入空隙G中，造成电子组件130损坏的情况发生或导致空隙G中的填充胶体具有气泡。此外，也不需要选择填充物尺寸较小但价格较昂贵的成型底部填充胶(MUF)以配合空隙G，进而可以提升芯片封装结构100的可靠度并降低其制造成本。在本实施例中，封装胶体160可以是覆盖两阶段热固性胶层120、芯片140与金属片150。经过上述工艺后即可大致上完成本实施例的芯片封装结构100的制作。
图2是依照本发明另一实施例的一种芯片封装结构的剖面示意图。请参考图2，本实施例的芯片封装结构100a类似于上述实施例的芯片封装结构100，而其差别在于：本实施例的芯片140可以是打线接合至线路基板110的第二表面110b。
进一步而言，本实施例的线路基板110可以具有由第一表面110a延伸至第二表面110b的贯孔P，且接垫112还可以设置于线路基板110的第二表面110b。芯片140的主动面140a可以面向线路基板110。换句话说，芯片140可以是以其背面140b朝上，且主动面140a与两阶段热固性胶层120的第二部分124接合的方式配置。在本实施例中，两阶段热固性胶层120的第二部分124的数量为二个，分别位于贯孔P的两侧，芯片140以其主动面140a上的电性接点对位贯孔P的方式配置于第二部分124上。因此，芯片140的主动面140a上的电性接点可以通过导线L穿过贯孔P而电性连接至第二表面110b上的接垫112。
另一方面，为了保护芯片140与第二表面110b之间的导电路径，封装胶体160可以进一步填充于二个第二部分124之间以及贯孔P中，并延伸至第二表面110b上，确保封装胶体160完整包覆导线L，以有效地保护芯片140与线路基板110之间的导电路径。
综上所述，本发明通过两阶段热固性胶层中的填充物尺寸较小且流动性较佳的特性使两阶段热固性胶层的第一部分完全包覆电子组件并填入电子组件与线路基板之间的空隙，因此可以避免封装胶体中尺寸较大的填充物流入空隙中而造成电子组件损坏的情况发生或导致空隙中的填充胶体填充不完全而具有气泡的问题，进而可以有效地保护电子组件，降低电子组件的损坏机率并提升芯片封装结构的可靠度。此外，由于两阶段热固性胶层的材料成本较成型底部填充胶(MUF)为低，因此可以在提升芯片封装结构的可靠度的同时降低制造成本。另一方面，本发明的两阶段热固性胶层的第一部分的高度与第二部分的高度实质上相同，即，可以在配置黏晶胶层(即两阶段热固性胶层的第二部分)的同时，一并形成完全包覆电子组件的保护胶层(即两阶段热固性胶层的第一部分)，可省略另外针对电子组件个别形成保护层的工艺，因此可以简化工艺且进一步降低制造成本。此外，于两阶段热固性胶层的第一部分上还可以配置金属片，以降低电子组件因受到电磁干扰影响使用时的稳定性或电子组件因运作时过热而损坏等情况发生，进一步提升芯片封装结构的可靠度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
线路基板，具有相对的第一表面与第二表面；
至少一电子组件与芯片，分别位于所述第一表面上且与所述线路基板电性连接，其中所述至少一电子组件以导电件电性连接所述线路基板；
两阶段热固性胶层，包括相互分隔开的第一部分与第二部分，其中：
所述第一部分完全包覆所述至少一电子组件且填充所述至少一电子组件与所述线路基板之间的空隙；
所述芯片配置于所述第二部分上且打线接合至所述线路基板的所述第一表面或所述第二表面；且
所述第一部分的高度与所述第二部分的高度实质上相同；以及封装胶体，覆盖所述两阶段热固性胶层与所述芯片。
2.根据权利要求1所述的芯片封装结构，其特征在于，还包括金属片配置于所述第一部分上。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述第一部分的顶面与所述第二部分的顶面实质上共平面。
4.根据权利要求1所述的芯片封装结构，其特征在于，电性连接所述至少一电子组件与所述线路基板的所述导电件使所述至少一电子组件与所述线路基板之间维持所述空隙。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述空隙的高度不大于75微米。
6.一种芯片封装结构的制造方法，其特征在于，包括：
提供线路基板，其中所述线路基板具有相对的第一表面与第二表面；
配置至少一电子组件于所述第一表面上，且所述至少一电子组件以导电件电性连接所述线路基板；
形成两阶段热固性胶层于所述第一表面上，其中：
所述两阶段热固性胶层包括相互分隔开的第一部分与第二部分；
所述第一部分的高度与所述第二部分的高度实质上相同；且
所述第一部分完全包覆所述至少一电子组件并填入所述至少一电子组件与所述线路基板之间的空隙；
配置芯片于所述第二部分上且所述芯片打线接合至所述线路基板的所述第一表面或所述第二表面；
进行固化工艺以使所述两阶段热固性胶层完全固化；以及
形成封装胶体，以覆盖所述两阶段热固性胶层与所述芯片。
7.根据权利要求6所述的芯片封装结构的制造方法，其特征在于，还包括通过具有多个开口的模具将所述第一部分与所述第二部分印刷至所述第一表面上，其中所述多个开口的位置分别对应所述第一部分与所述第二部分的形成位置。
8.根据权利要求6所述的芯片封装结构的制造方法，其特征在于，在进行固化工艺以使所述两阶段热固性胶层完全固化之前，配置金属片于所述第一部分上。
9.根据权利要求6所述的芯片封装结构的制造方法，其特征在于，电性连接所述至少一电子组件与所述线路基板的所述导电件使所述至少一电子组件与所述线路基板之间维持所述空隙。
10.根据权利要求6所述的芯片封装结构的制造方法，其特征在于，所述空隙的高度不大于75微米。
CN202010588426.9A 2020-03-20 2020-06-24 芯片封装结构及其制造方法 Pending CN113496962A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109109300A TWI720851B (zh) 2020-03-20 2020-03-20 晶片封裝結構及其製造方法
TW109109300 2020-03-20

Publications (1)

Publication Number Publication Date
CN113496962A true CN113496962A (zh) 2021-10-12

Family

ID=76035836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010588426.9A Pending CN113496962A (zh) 2020-03-20 2020-06-24 芯片封装结构及其制造方法

Country Status (2)

Country Link
CN (1) CN113496962A (zh)
TW (1) TWI720851B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI796089B (zh) * 2022-01-14 2023-03-11 南茂科技股份有限公司 封裝結構及其製作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275163A (ja) * 1996-04-03 1997-10-21 Sanken Electric Co Ltd 回路基板装置及びその製造方法
KR20060036433A (ko) * 2006-04-10 2006-04-28 김영선 방열구조 반도체 패캐지 및 이에 대한 제조.
CN101404863A (zh) * 2007-10-01 2009-04-08 株式会社电装 电子电路器件及其制造方法
TW201234545A (en) * 2011-02-01 2012-08-16 Taiwan Ic Packaging Corp Packaging structure and packaging method of portable flash memory storage device
CN202443968U (zh) * 2012-01-16 2012-09-19 日月光半导体制造股份有限公司 半导体封装构造
CN105531829A (zh) * 2013-09-10 2016-04-27 赫普塔冈微光有限公司 紧凑光电模块以及用于这样的模块的制造方法
TWI688017B (zh) * 2019-03-15 2020-03-11 南茂科技股份有限公司 晶片封裝結構及其製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI434629B (zh) * 2011-08-19 2014-04-11 Unimicron Technology Corp 半導體封裝結構及其製法
TWI597786B (zh) * 2013-12-19 2017-09-01 矽品精密工業股份有限公司 半導體封裝結構及其製法
TWI592075B (zh) * 2015-11-26 2017-07-11 欣興電子股份有限公司 內埋式電子元件之封裝結構的製作方法
KR101999608B1 (ko) * 2016-11-23 2019-07-18 삼성전자주식회사 팬-아웃 반도체 패키지
TWI667745B (zh) * 2018-02-05 2019-08-01 南茂科技股份有限公司 半導體封裝結構

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09275163A (ja) * 1996-04-03 1997-10-21 Sanken Electric Co Ltd 回路基板装置及びその製造方法
KR20060036433A (ko) * 2006-04-10 2006-04-28 김영선 방열구조 반도체 패캐지 및 이에 대한 제조.
CN101404863A (zh) * 2007-10-01 2009-04-08 株式会社电装 电子电路器件及其制造方法
TW201234545A (en) * 2011-02-01 2012-08-16 Taiwan Ic Packaging Corp Packaging structure and packaging method of portable flash memory storage device
CN202443968U (zh) * 2012-01-16 2012-09-19 日月光半导体制造股份有限公司 半导体封装构造
CN105531829A (zh) * 2013-09-10 2016-04-27 赫普塔冈微光有限公司 紧凑光电模块以及用于这样的模块的制造方法
TWI688017B (zh) * 2019-03-15 2020-03-11 南茂科技股份有限公司 晶片封裝結構及其製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张俊莆: "《精细化工概论》", 31 October 1991, 中央广播电视大学出版社, pages: 183 - 184 *

Also Published As

Publication number Publication date
TW202137425A (zh) 2021-10-01
TWI720851B (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
US7579690B2 (en) Semiconductor package structure
US11450535B2 (en) Manufacturing method for semiconductor package including filling member and membrane member
US9793251B2 (en) Semiconductor package and manufacturing method thereof
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
US8274153B2 (en) Electronic component built-in wiring substrate
US6894229B1 (en) Mechanically enhanced package and method of making same
US20030038353A1 (en) Assemblies including stacked semiconductor devices separated by discrete conductive elements therebetween, packages including the assemblies, and methods
US20170069564A1 (en) Semiconductor package and method of manufacturing the same
US20080293189A1 (en) Method of manufacturing chip integrated substrate
CN112310064A (zh) 半导体封装件及其制造方法
CN111834303B (zh) 电子封装件及其制法与承载结构
CN108807288B (zh) 电子封装件及其制法
CN113496962A (zh) 芯片封装结构及其制造方法
TWI732509B (zh) 電子封裝件
KR20130033808A (ko) 반도체 패키지 및 그 제조방법
US7951644B2 (en) Semiconductor device and method for fabricating the same
CN109427725B (zh) 中介基板及其制法
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
CN209880583U (zh) 半导体封装结构
US10366906B2 (en) Electronic package and its package substrate
CN106469706B (zh) 电子封装件及其制法
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
US20240321672A1 (en) Electronic package and manufacturing method thereof
KR20070119790A (ko) 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조
KR100230919B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination