CN214627484U - 一种可提高布线密度的焊盘封装结构 - Google Patents
一种可提高布线密度的焊盘封装结构 Download PDFInfo
- Publication number
- CN214627484U CN214627484U CN202120865768.0U CN202120865768U CN214627484U CN 214627484 U CN214627484 U CN 214627484U CN 202120865768 U CN202120865768 U CN 202120865768U CN 214627484 U CN214627484 U CN 214627484U
- Authority
- CN
- China
- Prior art keywords
- layer
- wiring
- vias
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本实用新型公开了一种可提高布线密度的焊盘封装结构，包括印制电路板，印制电路板包括顶层、底层以及至少一个位于顶层与底层之间的内层布线层；其中，内层布线层包括m个第一过孔、n个焊盘和n个导线，n<m，n个焊盘对应地设置在n个预设需要布线的第一过孔上，n个导线对应地与n个焊盘连接。本实用新型通过将印制电路板内层布线层布置导线没有用到的过孔的焊盘去除，不仅减小了过孔的容性负载，还可以加大有效布线空间，可减少板层数，节约制造成本。
Description
技术领域
本实用新型涉及印制电路板技术领域，尤其涉及一种可提高布线密度的焊盘封装结构。
背景技术
印制电路板(Printed Circuit Board，PCB板)又称印刷电路板、印刷线路板，是电子产品的物理支撑以及信号传输的重要组成部分。
随着大规模集成电路的应用普及，高密度PCB设计越来越普遍。如何节约电路板设计空间、减少布线层数、提升信号质量、节约制造成本、缩短产品上市时间、提高产品竞争优势，成为产品设计中必须考虑的因素。
当前PCB板的面积越来越小，密度越来越高，特别是高密度板的急速膨胀，对布线空间的要求越来越苛刻，PCB设计时怎么样尽可能在不增加层数和成本的情况下来提升布线空间，是一个亟待解决的问题。
实用新型内容
为解决背景技术中存在的技术问题，本实用新型提出一种可提高布线密度的焊盘封装结构。
本实用新型提出的一种可提高布线密度的焊盘封装结构，包括印制电路板，印制电路板包括顶层、底层以及至少一个位于顶层与底层之间的内层布线层；
其中，内层布线层包括m个第一过孔、n个焊盘和n个导线，n<m，n个焊盘对应地设置在n个预设需要布线的第一过孔上，n个导线对应地与n个焊盘连接。
优选地，顶层和底层均包括多个第二过孔，第二过孔上对应地设置有焊盘。
优选地，顶层和底层的第二过孔数量均与任一内层布线层上的第一过孔数量相同，第二过孔与第一过孔的孔位对应。
优选地，第一过孔和第二过孔均呈矩阵分布。
优选地，第一过孔在任一内层布线层上设置成四排。
在本实用新型中，通过将印制电路板内层布线层布置导线没有用到的过孔的焊盘去除，不仅减小了过孔的容性负载，还可以加大有效布线空间，可减少板层数，节约制造成本。
附图说明
图1为实施例中提出的一种可提高布线密度的焊盘封装结构的印制电路板顶层的示意图；
图2为印制电路板底层的示意图；
图3为印制电路板内层布线层中的第三层的示意图；
图4为印制电路板内层布线层中的第七层的示意图。
具体实施方式
请参照图1-4所示，图1为本实施例的印制电路板顶层1的示意图，图2为该印制电路板底层2的示意图，图3、图4分别示出了本实施例的印制电路板内层布线层3中的第三层和第七层的示意图。
本实用新型提出的一种可提高布线密度的焊盘封装结构，包括印制电路板，印制电路板包括顶层1、底层2以及至少一个位于顶层1与底层2之间的内层布线层3。印制电路板的各层均设有多个过孔4，各层的过孔4的数量相同，并且孔位对应，过孔4优选呈矩阵分布，并且在各层上设置成四排，过孔4用于将印制电路板的各层之间导通。
其中，如图1和图2所示，顶层1和底层2均包括一一对应地包围在过孔4内径外的焊盘5，焊盘5可用于连接导线6和插入元器件引脚。
如图3和图4所示，内层布线层3还包括焊盘5和导线6，焊盘5对应地设置在预设需要布线的内层布线层3的过孔4上，即去除布线没有用到的过孔4上的焊盘5，再将导线6对应地与焊盘5连接。
由于在多层电路板的设计中，内层布线层3所需连接导线6的数量一般少于过孔4数量。由于现有技术对印制电路板制作时，内层布线层3的过孔外全部包围有一圈焊盘，这样就导致了布线空间狭小的问题。而本实施例中，仅在需要连接导线6的内层布线层3过孔4端部设置有焊盘5，导线6与焊盘5一一对应连接，同时，将连接导线6没有用到的过孔4的焊盘5去除，优选地，去除焊盘5后的过孔4内径不变。
在图3、图4中示出的第三层和第七层上，去除了第一行和第四行的无用焊盘5，使过孔4间的走线间隙变大，从而使走线更加方便。
根据本实施例的焊盘封装结构，该印制电路板的内层布线层3之一或者其中几个或者所有内层布线层3只要走线没有用到的过孔4皆可去除其焊盘5。在去除内层布线层3没有连接导线6的过孔4的焊盘5后，一方面可减小过孔4的容性负载，另一方面过孔4间隙变大更利于走线，加大了有效布线空间，从而利于在设计印制电路板时减少板层数，节约制造成本。
以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，都应涵盖在本实用新型的保护范围之内。
Claims (5)
1.一种可提高布线密度的焊盘封装结构，其特征在于，包括印制电路板，印制电路板包括顶层、底层以及至少一个位于顶层与底层之间的内层布线层；
其中，内层布线层包括m个第一过孔、n个焊盘和n个导线，n<m，n个焊盘对应地设置在n个预设需要布线的第一过孔上，n个导线对应地与n个焊盘连接。
2.根据权利要求1所述的可提高布线密度的焊盘封装结构，其特征在于，顶层和底层均包括多个第二过孔，第二过孔上对应地设置有焊盘。
3.根据权利要求2所述的可提高布线密度的焊盘封装结构，其特征在于，顶层和底层的第二过孔数量均与任一内层布线层上的第一过孔数量相同，第二过孔与第一过孔的孔位对应。
4.根据权利要求3所述的可提高布线密度的焊盘封装结构，其特征在于，第一过孔和第二过孔均呈矩阵分布。
5.根据权利要求3所述的可提高布线密度的焊盘封装结构，其特征在于，第一过孔在任一内层布线层上设置成四排。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120865768.0U CN214627484U (zh) | 2021-04-23 | 2021-04-23 | 一种可提高布线密度的焊盘封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120865768.0U CN214627484U (zh) | 2021-04-23 | 2021-04-23 | 一种可提高布线密度的焊盘封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214627484U true CN214627484U (zh) | 2021-11-05 |
Family
ID=78404557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120865768.0U Active CN214627484U (zh) | 2021-04-23 | 2021-04-23 | 一种可提高布线密度的焊盘封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214627484U (zh) |
-
2021
- 2021-04-23 CN CN202120865768.0U patent/CN214627484U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3111053B2 (ja) | 一次スルー・ホールおよび二次スルー・ホールを有する多層回路板 | |
| US7666778B2 (en) | Method of arranging solder balls for ball grid array packages | |
| US6817870B1 (en) | Technique for interconnecting multilayer circuit boards | |
| KR100852176B1 (ko) | 인쇄회로보드 및 이를 갖는 반도체 모듈 | |
| KR101145041B1 (ko) | 반도체칩 패키지, 반도체 모듈 및 그 제조 방법 | |
| JP2006128633A (ja) | 多端子素子及びプリント配線板 | |
| EP1753275A2 (en) | Using rows/columns of micro-vias in a BGA interconnect grid to create improved PCB routing channels | |
| KR960042902A (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
| CN1327519C (zh) | 器件封装件和印刷电路板及电子装置 | |
| CN214627484U (zh) | 一种可提高布线密度的焊盘封装结构 | |
| CN101883472A (zh) | 表面贴片电容的pcb封装及其方法、印刷电路板和设备 | |
| US20080251286A1 (en) | Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board | |
| CN204348710U (zh) | 一种bga下的0402电容的封装焊盘结构 | |
| CN212910202U (zh) | 一种提高通孔焊接器件焊接良品率的pcb结构 | |
| CN107889355B (zh) | 一种电路板组件以及电子设备 | |
| CN202587598U (zh) | 一种焊盘结构及pcb板 | |
| WO2021017980A1 (zh) | 一种印制电路板的叠孔结构、散热结构及制作方法 | |
| CN110402022B (zh) | 一种pcb板及终端 | |
| CN214672596U (zh) | 一种高密度球栅阵列的封装结构 | |
| CN114189987A (zh) | 一种pcb及其制作方法 | |
| CN112492752A (zh) | 一种芯片管脚扩充装置 | |
| CN101127335A (zh) | 一种球栅阵列封装焊盘的封装图形补偿方法及装置 | |
| CN110335858B (zh) | 一种垂直式堆叠封装芯片及其制备方法 | |
| CN215499714U (zh) | 一种锁眼型焊盘封装结构 | |
| JP2012089541A (ja) | 多層回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |