CN109858080B - 一种应用于pcb设计中的等长布线方法、装置及存储介质 - Google Patents
一种应用于pcb设计中的等长布线方法、装置及存储介质 Download PDFInfo
- Publication number
- CN109858080B CN109858080B CN201811586854.7A CN201811586854A CN109858080B CN 109858080 B CN109858080 B CN 109858080B CN 201811586854 A CN201811586854 A CN 201811586854A CN 109858080 B CN109858080 B CN 109858080B
- Authority
- CN
- China
- Prior art keywords
- length
- equal
- signal lines
- wiring
- graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种应用于PCB设计中的等长布线方法、装置及存储介质，该方法包括计算所述待等长布线的整组信号线等长布线所需的最小面积；根据所述待等长布线的整组信号线等长布线所需的最小面积在PCB中画出对应的目标图形；优化所述目标图形，直至所述目标图形的边缘线长度小于所述等长目标值，完成等长布线。本发明通过公式预先计算等长布线所需的最小面积，并根据等长布线的所需的最小面积绘制对应的目标图形至PCB上，快速预判等长布线是否可实现，根据预判结果，选择合理的参数，加大布线间距，减少信号串扰，提高信号质量，避免等长布线无法实现时再返工，提高工作效率。
Description
技术领域
本发明涉及PCB Layout领域，尤其是涉及一种应用于PCB设计中的等长布线方法、装置及存储介质。
背景技术
随着电子行业的不断发展，PCB体积变小，线路更加密集，对信号质量的要求越来越高，PCB设计难度也越来越大。在PCB布线设计时，为了更好的信号质量，信号线的长度，层级等等都需要精确的计算设计。如差分传输的信号线，差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相同，相位相反。在这两根线上的传输的信号就是差分信号。信号接收端比较这两个电压的差值来判断发送端发送的逻辑状态。在电路板上，差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线。
在等长布线的过程中，工程师通常根据自己经验进行处理。由于没有对等长所需布线面积进行量化预估，在布线空间紧张时，容易造成等长布线无法实现，需重新调整布线甚至调整布局，造成返工。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的是提供一种提高工作效率的应用于PCB设计中的等长布线方法、装置及存储介质。
本发明所采用的技术方案是：
本发明提供一种应用于PCB设计中的等长布线方法，包括：
步骤S1，调整PCB布局，优化待等长布线的整组信号线的布线，使得待等长布线的整组信号线中的每根信号线最短，然后找出最长信号线设为等长目标值并测量其长度，并计算所述待等长布线的整组信号线等长布线所需的最小面积；
步骤S2，根据PCB目前布线情况，根据所述待等长布线的整组信号线等长布线所需的最小面积在PCB中画出对应的目标图形；
步骤S3，如果所述目标图形的投影区存在非本组的信号线，调整所述目标图形形状或者调整非本组的信号线，使所述目标图形的投影区中只能存在本组的信号线，如果无法调整，则返回步骤S1；
如果所述目标图形的投影区周围空间无其他的信号线，则执行步骤S4；
步骤S4，优化所述目标图形，直至所述目标图形的边缘线长度小于所述等长目标值；
步骤S5，把所述待等长布线的整组信号线中的最长的一根信号线沿着优化后的所述目标图形的边缘布线，完成等长布线。
进一步，所述待等长布线的整组信号线等长布线所需的最小面积的计算公式为：S＝L1*(W+B)，其中S为所述待等长布线的整组信号线等长布线所需的最小面积，L1为等长后的整组信号线总长度目标值，W为信号线线宽，B为信号线的间距。
进一步，所述等长后的整组信号线总长度目标值的计算公式为：L1＝(L2-E/2)*T，其中L1为所述等长后的整组信号线总长度目标值，L2为所述等长目标值，E为等长允许误差值，T为信号线的数量。
进一步，所述步骤S5包括：
S51增加所述目标图形的面积，把所述待等长布线的整组信号线中的最外一根线沿着所述待等长布线的整组信号线等长布线所需的图形的边缘布线，完成后测量其长度，其长度如果小于所述等长目标值，则进行等长处理，并进行下一根线的等长处理；
S52，如果该信号线大于所述等长目标值，则优化布线或者缩小所述待等长布线的整组信号线等长布线所需的图形面积至最小面积。
本发明还提供了一种应用于PCB设计中的等长布线方法，包括：
分别计算多组信号线所需最小面积，按照所述最小面积在PCB中分别画出所需面积的图形，相邻放置，然后在各个图形中分别按照上述的布线方法进行等长布线。
本发明还提供了一种应用于PCB设计中的等长布线装置，其特征在于，包括：
至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如上述的方法。
一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行上述的方法。
本发明的有益效果是：
本发明通过公式预先计算等长布线所需的最小面积，并根据等长布线的所需的最小面积绘制对应的目标图形至PCB上，快速预判等长布线是否可实现，根据预判结果，选择合理的参数，加大布线间距，减少信号串扰，提高信号质量，避免等长布线无法实现时再返工，提高工作效率。
附图说明
图1是本发明一具体实施例中一种应用于PCB设计中的等长布线方法的流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
参考图1，其示出了一种应用于PCB设计中的等长布线方法，包括：
步骤S1，调整PCB布局，优化待等长布线的整组信号线的布线，使得待等长布线的整组信号线中的每根信号线最短，然后找出最长信号线设为等长目标值并测量其长度，并计算所述待等长布线的整组信号线等长布线所需的最小面积；
所述待等长布线的整组信号线等长布线所需的最小面积的计算公式为：S＝L1*(W+B)，其中S为所述待等长布线的整组信号线等长布线所需的最小面积，L1为等长后的整组信号线总长度目标值，W为信号线线宽，B为信号线的间距。
所述等长后的整组信号线总长度目标值的计算公式为：L1＝(L2-E/2)*T，其中L1为所述等长后的整组信号线总长度目标值，L2为所述等长目标值，E为等长允许误差值，T为信号线的数量。
步骤S2，根据PCB目前布线情况，根据所述待等长布线的整组信号线等长布线所需的最小面积在PCB中画出对应的目标图形；
步骤S3，如果所述目标图形的投影区存在非本组的信号线，调整所述目标图形形状或者调整非本组的信号线，使所述目标图形的投影区中只能存在本组的信号线，如果无法调整，则返回步骤S1；
如果所述目标图形的投影区周围空间无其他的信号线，则执行步骤S4；
步骤S4，优化所述目标图形，可以适当增加目标图形面积，预留出更多的等长布线面积，在等长布线时可以增加布线间距。直至所述目标图形的边缘线长度小于所述等长目标值；
步骤S5，把所述待等长布线的整组信号线中的最长的一根信号线沿着优化后的所述目标图形的边缘布线，完成等长布线。
进一步作为优选的实施方式，所述步骤S5包括：
S51增加所述目标图形的面积，把所述待等长布线的整组信号线中的最外一根线沿着所述待等长布线的整组信号线等长布线所需的图形的边缘布线，完成后测量其长度，其长度如果小于所述等长目标值，则进行等长处理，并进行下一根线的等长处理；
S52，如果该信号线大于所述等长目标值，则优化布线或者缩小所述待等长布线的整组信号线等长布线所需的图形面积至最小面积。
实施例1
以一组差分信号线等长处理为例，其包括2根需等长布线的信号线。按照本发明的布线方法进行等长布线，其包括以下流程：
(1)一对差分信号线网络布线连通后，优化整对信号线使得整对信号线的每根网络达到最短，然后找出最长信号线设为等长目标值并测量其长度。根据等长允许误差值，按照以下公式计算等长后的整组信号线总长度，根据信号线线宽和最小线间距要求，按照以下公式计算整组信号线等长所需最小面积
(2)根据PCB目前布线情况，在PCB中画出整组信号线等长所需面积大小的目标图形。
(3)如果差分信号线对在该层的目标图形的投影区存在其他的信号线，调整目标图形形状或者调整其他信号线，使图形投影区中只能存在本组的信号线。如果无法调整，则说明所需等长布线空间不足，需重新优化布线甚至调整布局，返回第(1)步。
(4)如果信号线组在该层的目标图形投影区周围空间无其他的信号线，则可以适当增加图形面积，预留出更多的等长布线面积，在等长布线时可以增加布线间距。
(5)把信号线组中的最外一根线沿着图形边缘布线，完成后测量其长度，其长度如果小于等长目标值，则进行等长处理，并进行下一根线的等长处理。如果该信号线大于等长目标值，则需优化布线或者缩小等长布线面积至最小面积，并重复第(4)(5)。
本发明还提供了一种应用于PCB设计中的等长布线方法，包括：
针对多组信号线在同一层并列布线时，分别计算多组信号线所需最小面积，按照所述最小面积在PCB中分别画出所需面积的图形，相邻放置，然后在各个图形中分别按照上述的布线方法进行等长布线，可以多人同步在各自信号线组的图形中进行等长布线。
本发明还提供了一种应用于PCB设计中的等长布线装置，其特征在于，包括：
至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如上述的方法。
一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行上述的方法。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (6)
1.一种应用于PCB设计中的等长布线方法，其特征在于，包括：
步骤S1，调整PCB布局，优化待等长布线的整组信号线的布线，使得待等长布线的整组信号线中的每根信号线最短，然后找出最长信号线设为等长目标值并测量其长度，并计算所述待等长布线的整组信号线等长布线所需的最小面积；
步骤S2，根据PCB目前布线情况，根据所述待等长布线的整组信号线等长布线所需的最小面积在PCB中画出对应的目标图形；
步骤S3，如果所述目标图形的投影区存在非本组的信号线，调整所述目标图形形状或者调整非本组的信号线，使所述目标图形的投影区中只能存在本组的信号线，如果无法调整，则返回步骤S1；
如果所述目标图形的投影区周围空间无其他的信号线，则执行步骤S4；
步骤S4，优化所述目标图形，直至所述目标图形的边缘线长度小于所述等长目标值；
步骤S5，把所述待等长布线的整组信号线中的最长的一根信号线沿着优化后的所述目标图形的边缘布线，完成等长布线；
其中，所述步骤S5包括：
S51增加所述目标图形的面积，把所述待等长布线的整组信号线中的最外一根线沿着所述待等长布线的整组信号线等长布线所需的图形的边缘布线，完成后测量其长度，其长度如果小于所述等长目标值，则进行等长处理，并进行下一根线的等长处理；
S52，如果该信号线大于所述等长目标值，则优化布线或者缩小所述待等长布线的整组信号线等长布线所需的图形面积至最小面积。
2.根据权利要求1所述的等长布线方法，其特征在于，所述待等长布线的整组信号线等长布线所需的最小面积的计算公式为：S＝L1*(W+B)，其中S为所述待等长布线的整组信号线等长布线所需的最小面积，L1为等长后的整组信号线总长度目标值，W为信号线线宽，B为信号线的间距。
3.根据权利要求1所述的等长布线方法，其特征在于，所述等长后的整组信号线总长度目标值的计算公式为：L1＝(L2-E/2)*T，其中L1为所述等长后的整组信号线总长度目标值，L2为所述等长目标值，E为等长允许误差值，T为信号线的数量。
4.一种应用于PCB设计中的等长布线方法，其特征在于，包括：
分别计算多组信号线所需最小面积，按照所述最小面积在PCB中分别画出所需面积的图形，相邻放置，然后在各个图形中分别按照如权利要求1至3任一项所述的布线方法进行等长布线。
5.一种应用于PCB设计中的等长布线装置，其特征在于，包括：
至少一个处理器；以及，
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至3任一项或者4所述的方法。
6.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求1至3任一项或者4所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811586854.7A CN109858080B (zh) | 2018-12-25 | 2018-12-25 | 一种应用于pcb设计中的等长布线方法、装置及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811586854.7A CN109858080B (zh) | 2018-12-25 | 2018-12-25 | 一种应用于pcb设计中的等长布线方法、装置及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109858080A CN109858080A (zh) | 2019-06-07 |
| CN109858080B true CN109858080B (zh) | 2023-04-18 |
Family
ID=66892160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811586854.7A Active CN109858080B (zh) | 2018-12-25 | 2018-12-25 | 一种应用于pcb设计中的等长布线方法、装置及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109858080B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111125882B (zh) * | 2019-11-29 | 2023-02-28 | 广东浪潮大数据研究有限公司 | 一种pcb传输线等长设置的走线方法、装置及设备 |
| CN112004323B (zh) * | 2020-08-20 | 2021-08-03 | 之江实验室 | 一种bga封装的mcu与sdram等长布线设计方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07271836A (ja) * | 1994-03-25 | 1995-10-20 | Nec Corp | 配線間隔決定方法 |
| JP2005317754A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 自動配線システム及び自動配線方法 |
| JP2011186764A (ja) * | 2010-03-08 | 2011-09-22 | Mitsubishi Electric Corp | プリント配線板部品自動配置装置 |
| CN107145674A (zh) * | 2017-05-12 | 2017-09-08 | 郑州云海信息技术有限公司 | 一种用于调整高速线分段等长的方法、实现方法及系统 |
| CN107526893A (zh) * | 2017-09-05 | 2017-12-29 | 立讯精密工业（滁州）有限公司 | 高速信号等长控制算法、pcb的布线方法及pcb |
| CN107734828A (zh) * | 2017-09-14 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种pcb板差分信号线布线结构及布线方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5884424B2 (ja) * | 2011-11-15 | 2016-03-15 | 富士通株式会社 | 配線設計支援装置，配線設計支援プログラムおよび配線設計支援方法 |
-
2018
- 2018-12-25 CN CN201811586854.7A patent/CN109858080B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07271836A (ja) * | 1994-03-25 | 1995-10-20 | Nec Corp | 配線間隔決定方法 |
| JP2005317754A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 自動配線システム及び自動配線方法 |
| JP2011186764A (ja) * | 2010-03-08 | 2011-09-22 | Mitsubishi Electric Corp | プリント配線板部品自動配置装置 |
| CN107145674A (zh) * | 2017-05-12 | 2017-09-08 | 郑州云海信息技术有限公司 | 一种用于调整高速线分段等长的方法、实现方法及系统 |
| CN107526893A (zh) * | 2017-09-05 | 2017-12-29 | 立讯精密工业（滁州）有限公司 | 高速信号等长控制算法、pcb的布线方法及pcb |
| CN107734828A (zh) * | 2017-09-14 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种pcb板差分信号线布线结构及布线方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109858080A (zh) | 2019-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109858080B (zh) | 一种应用于pcb设计中的等长布线方法、装置及存储介质 | |
| US9433081B1 (en) | Differential signal crosstalk minimization for dual stripline | |
| CN111278227B (zh) | 一种SMT32系统主板PCB Layout布局布线的方法 | |
| WO2020087874A1 (zh) | 回流焊的仿真优化方法、系统、计算机存储介质及设备 | |
| CN108055760B (zh) | 一种差分对等长补偿阻抗匹配方法 | |
| CN115329713B (zh) | 一种布局模块、生成布线文件以及布线的方法、装置 | |
| CN103188861B (zh) | 布设了差分对的印刷电路板 | |
| CN114357932B (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
| CN114386356A (zh) | 芯片设计的布线方法及装置、设备、存储介质 | |
| CN100382085C (zh) | 一种印制电路板中集成设计元件的版图设计方法和装置 | |
| US6925620B2 (en) | Calculating interconnect swizzling patterns for capacitive and inductive noise cancellation | |
| CN105160107A (zh) | 一种尤其用于平板显示器的等电阻布线方法及装置 | |
| CN116056341A (zh) | 一种印制电路板的信号线的布线方法和布线系统 | |
| CN115329712B (zh) | 一种pcb走线生成方法、装置、设备及服务器板卡 | |
| CN108573110B (zh) | 一种多层互连线结构的cmp仿真方法和仿真系统 | |
| CN113947056B (zh) | 一种差分走线设计方法及差分线 | |
| Ye et al. | Differential far-end crosstalk cancellation—Implementations and challenges | |
| US6742170B2 (en) | Repeatable swizzling patterns for capacitive and inductive noise cancellation | |
| CN102063517A (zh) | 布线检查方法 | |
| CN106170173A (zh) | 电路基板 | |
| CN116402896B (zh) | 一种基于图形算法检查电源结构的方法和系统 | |
| JP3003345B2 (ja) | プリント板の自動束配線システム | |
| CN117688897B (zh) | 差分信号线参数修改方法、装置、集成电路、设备及介质 | |
| CN105574289B (zh) | 一种等电容布线方法及装置 | |
| CN109657402B (zh) | 一种光强分布的建模方法、装置、电子设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |