CN112004323B - 一种bga封装的mcu与sdram等长布线设计方法 - Google Patents

一种bga封装的mcu与sdram等长布线设计方法 Download PDF

Info

Publication number
CN112004323B
CN112004323B CN202010843764.2A CN202010843764A CN112004323B CN 112004323 B CN112004323 B CN 112004323B CN 202010843764 A CN202010843764 A CN 202010843764A CN 112004323 B CN112004323 B CN 112004323B
Authority
CN
China
Prior art keywords
wiring
mcu
sdram
electrical network
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010843764.2A
Other languages
English (en)
Other versions
CN112004323A (zh
Inventor
王培磊
杨汶佼
吕炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202010843764.2A priority Critical patent/CN112004323B/zh
Publication of CN112004323A publication Critical patent/CN112004323A/zh
Application granted granted Critical
Publication of CN112004323B publication Critical patent/CN112004323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种BGA封装的MCU与SDRAM等长布线设计方法，包括：将MCU与SDRAM之间需要互联的且具有相同电气网络的焊盘对进行分组；将按照MCU与SDRAM中心连线的平行方向规划布线通道，其中所述布线通道之间间距相等，并保证过孔与布线不会干涉；根据相同电气网络的焊盘对的分组情况，对规划好的布线通道进行分配；按照布线通道的分配，完成相同电气网络的焊盘对的互联布线。每根走线都有且仅有两个过孔，可以实现更精准的等长匹配；所有走线的原始长度最为接近，从而大大减小后续蛇形走线作等长匹配的工作量；同层走线整体方向一致，空间利用率最大，从而减小了整个布线所占用的PCB面积；布线思路更加清晰，规划更加有序，大大提高布线效率。

Description

一种BGA封装的MCU与SDRAM等长布线设计方法
技术领域
本发明涉及电路板设计技术领域，具体地说是一种BGA封装的MCU与SDRAM等长布线设计方法。
背景技术
在进行MCU设计时，往往需要配置一个片外的SDRAM作为扩展，由于数据传输的速度较快，为了防止导线上的传输时延导致时序错位，MCU与SDRAM之间的数据线、地址线和控制线需要等长匹配，这往往是一个耗时巨大的工作，若缺乏正确的布线思路和规划，很容易导致布线工作进行到一半时发现不得不推倒重来，造成时间上的严重浪费。
发明内容
本发明实施例的目的是提供一种BGA封装的MCU与SDRAM等长布线设计方法，以解决现有MCU与SDRAM等长布线难度高、耗时长、占用PCB面积大、容易半路推倒重来的问题。
为了达到上述目的，本发明所采用的技术方案如下：
本发明实施例提供一种BGA封装的MCU与SDRAM等长布线设计方法，包括：
将MCU与SDRAM之间需要互联的且具有相同电气网络的焊盘对进行分组；
将按照MCU与SDRAM中心连线的平行方向规划布线通道，其中所述布线通道之间间距相等，并保证过孔与布线不会干涉；
根据相同电气网络的焊盘对的分组情况，对规划好的布线通道进行分配；
按照布线通道的分配，完成相同电气网络的焊盘对的互联布线。
进一步地，将MCU与SDRAM之间需要互联的且具有相同电气网络的焊盘对进行分组，包括：
将MCU与SDRAM之间需要互联的且具有相同电气网络的焊盘对，按照相同电气网络的成对焊盘之间的相对位置进行分组，分为交叉焊盘、边到中焊盘、中到中焊盘和边到边焊盘四组。
进一步地，根据相同电气网络的焊盘对的分组情况，对规划好的布线通道进行分配，包括：
优先给交叉焊盘组中的焊盘对分配通道，其次给边到中焊盘组中的焊盘对分配通道，然后给中到中焊盘组中的焊盘对分配通道，最后给边到边焊盘组中的焊盘对分配通道，保证所述MCU与SDRAM中每一对相同电气网络的焊盘都有通道可用。
进一步地，按照布线通道的分配，完成相同电气网络的焊盘对的互联布线，包括：
布线从源焊盘出发，在BGA封装所在层相对MCU与SDRAM中心连线呈整体垂向走线，到达分配好的通道位置附近；
布线到达通道位置后，通过第一个过孔，到达其他布线层；
布线到达其他布线层后，按照分配好的通道的轨迹，相对MCU与SDRAM中心连线呈整体平行向走线，到达目标焊盘与MCU与SDRAM中心连线的垂线延长线位置附近；
布线到达目标焊盘与MCU与SDRAM中心连线的垂线延长线位置附近后，通过第二个过孔，回到BGA封装所在的布线层；
布线回到BGA封装所在的布线层后，相对MCU与SDRAM中心连线呈整体垂向走线，到达目标焊盘。
根据以上技术方案，本发明的有益效果是：每根走线都有且仅有两个过孔，可以实现更精准的等长匹配；所有走线的原始长度最为接近，从而大大减小后续蛇形走线作等长匹配的工作量；同层走线整体方向一致，空间利用率最大，从而减小了整个布线所占用的PCB面积；布线思路更加清晰，规划更加有序，大大提高布线效率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的一种BGA封装的MCU与SDRAM等长布线设计方法的流程图；
图2是本发明实施例中典型BGA封装的MCU与SDRAM布局与通道规划示意图；
图3是本发明实施例中布线示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参考图1，本发明实施例提供一种BGA封装的MCU与SDRAM等长布线设计方法，包括：
步骤S101，将MCU与SDRAM之间需要互联的且具有相同电气网络的焊盘对进行分组；
具体地，将MCU与SDRAM之间需要互联的且具有相同电气网络的焊盘对，按照相同电气网络的成对焊盘之间的相对位置进行分组，分为交叉焊盘、边到中焊盘、中到中焊盘和边到边焊盘四组。如图2所示，编号2、c、d、q、r、s、t、u、w、U的成对焊盘可以归类到交叉焊盘，编号1、5、7、8、L、M、N、Q、T、W的成对焊盘可以归类为边到中焊盘，编号3、6、h、D、E、F、G、H、I、J、K、R、Y的成对焊盘可以归类为中到中焊盘，编号4、9、a、b、f、g、i、j、k、m、n、o、v、x、y、z、A、B、P、*的成对焊盘可以归类到边到边焊盘。
步骤S102，将按照MCU与SDRAM中心连线的平行方向规划布线通道，其中所述布线通道之间间距相等，并保证过孔与布线不会干涉；
具体地，如图3所示，图中标号I-XIX的虚线为预先规划的通道，通道方向与MCU和SDRAM中心连线的方向平行，通道之间距离相等，由于BGA封装一般在焊盘的斜上/下方打过孔，因而通道与BGA焊盘中心连线重合，使得通道之间留出打过孔的区域，通道优先在BGA封装覆盖的范围内规划，必要时向两侧延伸(如通道I和XIX)，从而让布线所占用的PCB空间最小；
步骤S103，根据相同电气网络的焊盘对的分组情况，对规划好的布线通道进行分配；
具体地，优先给交叉焊盘组中的焊盘对分配通道，其次给边到中焊盘组中的焊盘对分配通道，然后给中到中焊盘组中的焊盘对分配通道，最后给边到边焊盘组中的焊盘对分配通道，保证所述MCU与SDRAM中每一对相同电气网络的焊盘都有通道可用。
步骤S104，按照布线通道的分配，完成相同电气网络的焊盘对的互联布线。具体包括以下子步骤：
步骤S1041，布线从源焊盘出发，在BGA封装所在层相对MCU与SDRAM中心连线呈整体垂向走线，到达分配好的通道位置附近；
步骤S1042，布线到达通道位置后，通过第一个过孔，到达其他布线层；
步骤S1043，布线到达其他布线层后，按照分配好的通道的轨迹，相对MCU与SDRAM中心连线呈整体平行向走线，到达目标焊盘到达目标焊盘与MCU与SDRAM中心连线的垂线延长线位置附近；
步骤S1044，布线到达目标焊盘与MCU与SDRAM中心连线的垂线延长线位置附近后，通过第二个过孔，回到BGA封装所在的布线层；
步骤S1045，布线回到BGA封装所在的布线层后，相对MCU与SDRAM中心连线呈整体垂向走线，到达目标焊盘。
具体地，如图3所示为简化后的布线图，保留了8根数据线(a～h)、8根地址线(F～M)和4根控制线(5～8)，步骤S104所述典型的布线以标号a的成对焊盘为例，首先布线从源焊盘出发，在BGA封装所在层相对MCU与SDRAM中心连线呈整体垂向走线，到达分配好的通道位置附近，如图3中标注的“步骤S1041”；然后通过第一个过孔，到达其他布线层，如图3中标注的“步骤S1042”；然后按照分配好的通道的轨迹，相对MCU与SDRAM中心连线呈整体平行向走线，到达目标焊盘到达目标焊盘与MCU与SDRAM中心连线的垂线延长线位置附近，如图3中标注的“步骤S1043”；然后通过第二个过孔，回到BGA封装所在的布线层，如图3中标注的“步骤S1044”；最后相对MCU与SDRAM中心连线呈整体垂向走线，到达目标焊盘，如图3中标注的“步骤S1045”。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种BGA封装的MCU与SDRAM等长布线设计方法，其特征在于，包括：
将MCU与SDRAM之间需要互联的且具有相同电气网络的焊盘对进行分组；
将按照MCU与SDRAM中心连线的平行方向规划布线通道，其中所述布线通道之间间距相等，并保证过孔与布线不会干涉；
根据相同电气网络的焊盘对的分组情况，对规划好的布线通道进行分配；
按照布线通道的分配，完成相同电气网络的焊盘对的互联布线；
其中将MCU与SDRAM之间需要互联的且具有相同电气网络的焊盘对进行分组，包括：
将MCU与SDRAM之间需要互联的且具有相同电气网络的焊盘对，按照相同电气网络的成对焊盘之间的相对位置进行分组，分为交叉焊盘、边到中焊盘、中到中焊盘和边到边焊盘四组；
其中根据相同电气网络的焊盘对的分组情况，对规划好的布线通道进行分配，包括：
优先给交叉焊盘组中的焊盘对分配通道，其次给边到中焊盘组中的焊盘对分配通道，然后给中到中焊盘组中的焊盘对分配通道，最后给边到边焊盘组中的焊盘对分配通道，保证所述MCU与SDRAM中每一对相同电气网络的焊盘都有通道可用。
2.根据权利要求1所述的BGA封装的MCU与SDRAM等长布线设计方法，其特征在于，按照布线通道的分配，完成相同电气网络的焊盘对的互联布线，包括：
布线从源焊盘出发，在BGA封装所在层相对MCU与SDRAM中心连线呈整体垂向走线，到达分配好的通道位置附近；
布线到达通道位置后，通过第一个过孔，到达其他布线层；
布线到达其他布线层后，按照分配好的通道的轨迹，相对MCU与SDRAM中心连线呈整体平行向走线，到达目标焊盘与MCU与SDRAM中心连线的垂线延长线位置附近；
布线到达目标焊盘与MCU与SDRAM中心连线的垂线延长线位置附近后，通过第二个过孔，回到BGA封装所在的布线层；
布线回到BGA封装所在的布线层后，相对MCU与SDRAM中心连线呈整体垂向走线，到达目标焊盘。
CN202010843764.2A 2020-08-20 2020-08-20 一种bga封装的mcu与sdram等长布线设计方法 Active CN112004323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010843764.2A CN112004323B (zh) 2020-08-20 2020-08-20 一种bga封装的mcu与sdram等长布线设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010843764.2A CN112004323B (zh) 2020-08-20 2020-08-20 一种bga封装的mcu与sdram等长布线设计方法

Publications (2)

Publication Number Publication Date
CN112004323A CN112004323A (zh) 2020-11-27
CN112004323B true CN112004323B (zh) 2021-08-03

Family

ID=73472888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010843764.2A Active CN112004323B (zh) 2020-08-20 2020-08-20 一种bga封装的mcu与sdram等长布线设计方法

Country Status (1)

Country Link
CN (1) CN112004323B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506786B (zh) * 2021-07-08 2022-02-15 哈尔滨工业大学 一种适用于叠层式封装的层间连接线改良设计方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6689634B1 (en) * 1999-09-22 2004-02-10 Texas Instruments Incorporated Modeling technique for selectively depopulating electrical contacts from a foot print of a grid array (BGA or LGA) package to increase device reliability
US7020960B2 (en) * 2003-06-30 2006-04-04 Finisar Corporation Systems and methods for fabricating printed circuit boards
CN1949953A (zh) * 2006-11-01 2007-04-18 华为技术有限公司 一种印刷电路板的布线方法及印刷电路板
CN204539622U (zh) * 2014-12-19 2015-08-05 上海斐讯数据通信技术有限公司 一种pcb板的电路结构
CN109858080B (zh) * 2018-12-25 2023-04-18 广州兴森快捷电路科技有限公司 一种应用于pcb设计中的等长布线方法、装置及存储介质

Also Published As

Publication number Publication date
CN112004323A (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
US4438560A (en) Method for producing multiplane circuit boards
US9287239B2 (en) Techniques for interconnecting stacked dies using connection sites
US10812079B2 (en) Integrated circuit layout wiring for multi-core chips
CN112004323B (zh) 一种bga封装的mcu与sdram等长布线设计方法
US11804479B2 (en) Scheme for enabling die reuse in 3D stacked products
CN101127055A (zh) 集成电路设计方法、设计设备、系统、基片、封装和电路
KR20020003015A (ko) 제어 및 어드레스 버스를 공유하는 2채널 메모리 시스템및 이에 채용되는 메모리 모듈
EP0261816A2 (en) A work ordering routine for use in a method of routing
KR20080080356A (ko) 저장 장치를 위한 다중 칩 모듈 및 패키지 적층 방법
US7533360B1 (en) Flow based package pin assignment
CN105826285B (zh) 芯片及电子设备
CN102800644A (zh) Ddr信号布线封装基板以及ddr信号布线封装方法
KR20180138373A (ko) 반도체 장치
JPS6115395A (ja) 半導体チツプ用モジユ−ル
CN101394708B (zh) 一种电路板及其设计方法
US11004798B2 (en) Apparatuses including conductive structure layouts
CN112366193A (zh) 一种桥接芯片及半导体封装结构
KR102036693B1 (ko) 반도체 메모리 시스템 및 그의 동작 방법
CN115377076A (zh) 一种ddr3存储微模组的布线结构和方法
JP3504739B2 (ja) 階層レイアウト設計を用いたクロック配線設計方法
CN108630650B (zh) 一种bga扇出相位补偿的方法及装置
WO2024036724A1 (zh) 一种存储系统及电子设备
CN112420089B (zh) 存储装置、连线方法及装置以及计算机可读存储介质
JP5943115B1 (ja) 集積回路、半導体装置、カード及びデータ転送方法
CN209017359U (zh) 一种柔性线路板结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant