CN113506786B - 一种适用于叠层式封装的层间连接线改良设计方法 - Google Patents

一种适用于叠层式封装的层间连接线改良设计方法 Download PDF

Info

Publication number
CN113506786B
CN113506786B CN202110773312.6A CN202110773312A CN113506786B CN 113506786 B CN113506786 B CN 113506786B CN 202110773312 A CN202110773312 A CN 202110773312A CN 113506786 B CN113506786 B CN 113506786B
Authority
CN
China
Prior art keywords
interlayer connecting
connecting line
interlayer
wire
bending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110773312.6A
Other languages
English (en)
Other versions
CN113506786A (zh
Inventor
叶雪荣
王浩南
王梓丞
赖耀康
曹玉峰
胡义凡
翟国富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING KEYTONE ELECTRONIC RELAY CORP
Harbin Institute of Technology
Original Assignee
BEIJING KEYTONE ELECTRONIC RELAY CORP
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING KEYTONE ELECTRONIC RELAY CORP, Harbin Institute of Technology filed Critical BEIJING KEYTONE ELECTRONIC RELAY CORP
Priority to CN202110773312.6A priority Critical patent/CN113506786B/zh
Publication of CN113506786A publication Critical patent/CN113506786A/zh
Application granted granted Critical
Publication of CN113506786B publication Critical patent/CN113506786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种适用于叠层式封装的层间连接线改良设计方法，属于封装技术领域。所述方法首先根据产品整体结构选择层间连接线的相对位置，使其靠近振动面中心以及固定约束；然后选择层间连接线线径尺寸，使其线径尽可能地小。调整打弯位置，打弯位置应位于层间连接线中部，打弯范围要尽可能地大；调整层间连接线打弯形状，使其保持“S”形。调整打弯圆弧半径大小，使其打弯圆弧半径尽可能地大；调整层间连接线焊点引出角度，应使得层间连接线引出部分与焊盘尽量接近90°。采用该方法设计的层间连接线在同样随机振动环境下所受最大等效应力相比传统结构大大降低，使用极低的成本有效提升了层间连接线的疲劳寿命。

Description

一种适用于叠层式封装的层间连接线改良设计方法
技术领域
本发明属于封装技术领域，具体涉及一种适用于叠层式封装的层间连接线改良设计方法。
背景技术
层间连接线是叠层式小型化封装的重要连接结构，它主要负责不同层级间的信号传递。大功率产品由于发热量较高，其主回路会采用DBC基板代替PCB。因为DBC基板的陶瓷结构不易打孔，所以需要采用层间连接线进行与其他层级的通信。层间连接线材料一般为铜，且通过焊料与不同层级的焊盘相连。传统结构的层间连接线是对层间进行直接连接，但是在实际产品的随机振动测试中，发现传统结构的层间连接线会在焊点周围的弯折部位受到较大应力，进而发生疲劳断裂导致产品失效。所以传统层间连接线结构的改良设计方法具有重要研究价值。
发明内容
本发明的目的是为了解决现有叠层式封装中层间连接线受到较大的应力，发生疲劳损伤，容易导致产品失效的问题，提供一种适用于叠层式封装的层间连接线改良设计方法。
本发明的目的是通过以下技术方案实现的：
一种适用于叠层式封装的层间连接线改良设计方法，所述方法具体步骤为：
步骤一、根据产品整体结构选择层间连接线的相对位置，使其靠近振动面中心以及固定约束；底面为振动面，底面中心即振动面中心，靠近可以理解为能离多近就多近，产品由于只能在电路板边缘焊盘处放置层间连接线，所以最好是设置在中心的焊盘处；
步骤二、选择层间连接线线径尺寸，使其线径尽可能地小，调整打弯位置，打弯位置应位于层间连接线中部，打弯范围要尽可能地大；尽可能地小是要满足导线本身的电热条件，尽可能地大是要保证上下不接触电路板，保证弯折处平滑过渡；
步骤三、调整层间连接线打弯形状，使其保持“S”形，调整打弯圆弧半径大小，使其打弯圆弧半径尽可能地大；尽可能地大是指要保证不接触外壳；
步骤四、调整层间连接线焊点引出角度，应使得层间连接线引出部分与焊盘尽量接近90°。
进一步地，步骤二中，组成“S形”结构中的两个相切圆弧半径要尽可能的大，且保持两者相同。
本发明相比于现有技术的有益效果为：
1、采用该方法设计的层间连接线在同样随机振动环境下所受最大等效应力相比传统结构大大降低，有效提升了层间连接线的疲劳寿命。
2、本发明方法设计的改良层间连接线结构，可以有效减小层间横向加速度环境下层间连接线的变形量，使得更高密度的层间连接线排列可以可靠实现，增加产品的集成度。
3、本发明方法在不改变产品其他结构的情况下，有效提高了产品的耐振动性能，同时并未引起其他方面的性能降低。并且成本极低，具有很好的经济效益。
附图说明
图1为本发明的层间连接线改良设计方法流程图；
图2为本发明实施例1中的打弯“圆弧半径-最大等效应力”拟合曲线图；
图3为实施例1设计得到的层间连接线改良结构图。
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步的说明，但并不局限于此，凡是对本发明技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，均应涵盖在本发明的保护范围中。
本发明通过对层间连接线与整体产品的相对位置、焊点引出角度、线径尺寸、打弯位置、打弯圆弧半径大小进行基于仿真的改良设计，与传统层间连接线相比，降低随机振动环境下层间连接线所受的最大应力。并且可以减小层间横向加速度环境下层间连接线的变形量。本发明通过较低成本实现了叠层式封装产品耐受振动性能的提升，对高可靠性、高集成度的叠层式封装产品生产有着重大的意义。
具体实施方式一：
一种适用于叠层式封装的层间连接线改良设计方法，设计流程如图1所示，所述方法具体步骤为：
步骤一、根据产品整体结构选择层间连接线的相对位置。具体地，产品整体结构确定后，产品振动面和固定约束为已知，然后在已知产品振动面的情况下，层间连接线相对于整体产品的位置应尽可能靠近振动面中心。已知产品固定约束(如螺栓连接)的情况下，层间连接线相对于约束空间的位置应尽可能靠近约束位置；
步骤二、选择层间连接线线径尺寸、调整打弯位置。在保证电热性能、变形量限制的情况下，应使得层间连接线的线径尺寸尽可能地小。同时应在层间连接线的中部进行打弯处理，并且使打弯范围尽可能大；
步骤三、调整层间连接线打弯形状，使其保持“S”形。调整打弯圆弧半径大小，在保证产品的空间限制下，使其打弯圆弧半径尽可能地大。由于最大等效应力降低的效果与打弯圆弧半径并不是线性关系，所以可定性参考如图2所示的“圆弧半径-最大等效应力”曲线，综合考虑成本选择合适的圆弧半径；
步骤四、调整层间连接线焊点引出角度，应使得层间连接线引出部分与焊盘尽量接近90°。下侧焊盘使层间连接线保持垂直，直接连接。上侧焊盘需使层间连接线进行两次90°弯折后(图3上部)，与焊盘垂直连接，最终的层间连接线改良设计结构(数值基于实例1)如图3所示。
实施例1：
一种适用于叠层式封装的层间连接线改良设计方法，以四层架构封装的固态功率控制器为对象，流程如图1所示，具体步骤为：
步骤一、根据产品整体结构选择层间连接线的相对位置。已知产品振动面为整个底面，层间连接线相对于整体产品的位置应尽可能靠近振动面中心。故选择底面的几何中心作为层间连接线设计的定位范围。已知产品固定约束(螺栓连接)的位置，层间连接线相对于约束空间的位置应尽可能靠近约束位置。故选择底面中心靠螺栓连接处的位置作为层间连接线引出位置；
步骤二、选择层间连接线线径尺寸、调整打弯位置。在保证电热性能、变形量限制的情况下，应使得层间连接线的线径尺寸尽可能地小。由于产品极限工作温度较高，所以选择直径0.25mm的镀银铜线作为层间连接线材料。同时应在层间连接线的中部进行打弯处理，并且使打弯范围尽可能大。所以选择层间连接线几何中心作为打弯两圆弧连接点，两圆弧的角度尽可能接近180°，以靠近两侧端点；
步骤三、调整层间连接线打弯形状，使其保持“S”形。调整打弯圆弧半径大小，在保证产品的空间限制下，组成“S形”结构中的两个相切圆弧半径要尽可能的大，且保持两者相同。由于产品外壳靠近层间连接线最近的距离为1.28mm，考虑安全裕量，层间连接线的打弯圆弧半径应不超过1.02mm。由于最大等效应力降低的效果与打弯圆弧半径并不是线性关系，所以根据仿真计算和理论推导，得到如图2所示的“圆弧半径-最大等效应力”曲线。可定量参考曲线，综合考虑成本选择合适的圆弧半径；
步骤四、调整层间连接线焊点引出角度，应使得层间连接线引出部分与焊盘尽量接近90°。下侧焊盘为DBC上覆铜，为使层间连接线保持垂直，采用直接连接的方式。上侧焊盘为PCB的铜焊盘，故需使层间连接线进行两次90°弯折后，再与焊盘垂直连接。最终的层间连接线改良设计结构如图3所示。

Claims (2)

1.一种适用于叠层式封装的层间连接线改良设计方法，其特征在于：所述方法具体步骤为：
步骤一、根据产品整体结构选择层间连接线的相对位置，使其靠近振动面中心以及固定约束；
步骤二、选择层间连接线线径尺寸，使其线径尽可能地小，调整打弯位置，打弯位置应位于层间连接线中部，打弯范围要尽可能地大；尽可能地小是要满足导线本身的电热条件，尽可能地大是要保证上下不接触电路板，保证弯折处平滑过渡；
步骤三、调整层间连接线打弯形状，使其保持“S”形，调整打弯圆弧半径大小，使其打弯圆弧半径尽可能地大；尽可能地大是指要保证不接触外壳；
步骤四、调整层间连接线焊点引出角度，应使得层间连接线引出部分与焊盘尽量接近90°。
2.根据权利要求1所述的一种适用于叠层式封装的层间连接线改良设计方法，其特征在于：步骤三中，组成“S形”结构中的两个相切圆弧半径要尽可能的大，且保持两者相同；层间连接线的打弯圆弧半径应不超过1.02mm。
CN202110773312.6A 2021-07-08 2021-07-08 一种适用于叠层式封装的层间连接线改良设计方法 Active CN113506786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110773312.6A CN113506786B (zh) 2021-07-08 2021-07-08 一种适用于叠层式封装的层间连接线改良设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110773312.6A CN113506786B (zh) 2021-07-08 2021-07-08 一种适用于叠层式封装的层间连接线改良设计方法

Publications (2)

Publication Number Publication Date
CN113506786A CN113506786A (zh) 2021-10-15
CN113506786B true CN113506786B (zh) 2022-02-15

Family

ID=78012120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110773312.6A Active CN113506786B (zh) 2021-07-08 2021-07-08 一种适用于叠层式封装的层间连接线改良设计方法

Country Status (1)

Country Link
CN (1) CN113506786B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104363698A (zh) * 2014-07-15 2015-02-18 邯郸美的制冷设备有限公司 线路板的列引脚封装结构及封装设计方法和线路板
EP2863431A2 (en) * 2002-07-31 2015-04-22 Fujitsu Semiconductor Limited Semiconductor device
CN206426543U (zh) * 2016-12-27 2017-08-22 杭州常合防水材料有限公司 卷材锁边结构和锁边卷材
CN109860101A (zh) * 2017-11-30 2019-06-07 英特尔公司 用于高级集成电路结构制造的蚀刻停止层形貌
CN110648994A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 多层互连部件的互连结构、以及互连结构及其制造方法
CN111886685A (zh) * 2018-09-21 2020-11-03 日铁化学材料株式会社 半导体装置用Cu合金接合线
CN112004323A (zh) * 2020-08-20 2020-11-27 之江实验室 一种bga封装的mcu与sdram等长布线设计方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201966243U (zh) * 2010-12-31 2011-09-07 浙江名芯半导体科技有限公司 一种led封装焊点结构
US11081467B2 (en) * 2018-12-28 2021-08-03 Micron Technology, Inc. Apparatuses and methods for arranging through-silicon vias and pads in a semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2863431A2 (en) * 2002-07-31 2015-04-22 Fujitsu Semiconductor Limited Semiconductor device
CN104363698A (zh) * 2014-07-15 2015-02-18 邯郸美的制冷设备有限公司 线路板的列引脚封装结构及封装设计方法和线路板
CN206426543U (zh) * 2016-12-27 2017-08-22 杭州常合防水材料有限公司 卷材锁边结构和锁边卷材
CN109860101A (zh) * 2017-11-30 2019-06-07 英特尔公司 用于高级集成电路结构制造的蚀刻停止层形貌
CN110648994A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 多层互连部件的互连结构、以及互连结构及其制造方法
CN111886685A (zh) * 2018-09-21 2020-11-03 日铁化学材料株式会社 半导体装置用Cu合金接合线
CN112004323A (zh) * 2020-08-20 2020-11-27 之江实验室 一种bga封装的mcu与sdram等长布线设计方法

Also Published As

Publication number Publication date
CN113506786A (zh) 2021-10-15

Similar Documents

Publication Publication Date Title
CN103493200B (zh) 半导体装置、逆变器装置及车用旋转电机
CN101114628A (zh) 半导体器件及其制造方法
JPH11204724A (ja) パワーモジュール
CN113506786B (zh) 一种适用于叠层式封装的层间连接线改良设计方法
CN112736040A (zh) 一种双面焊接的功率模块及焊接工艺
CN111863789B (zh) 一种低电感功率模块
CN101819957B (zh) 晶片封装结构及封装基板
JP2016146383A (ja) パワーモジュール構造
CN212676248U (zh) 一种双面散热的半导体堆叠封装结构
CN112768976A (zh) 一种功率模块用引线端子
CN110012590B (zh) 一种基于pcb嵌入工艺的全桥集成模块
CN106783773A (zh) 一种非绝缘双塔型二极管模块
CN211455672U (zh) 一种半导体封装结构
CN107221519B (zh) 一种系统级封装模块
EP3723121A1 (en) Wafer package device
CN209785923U (zh) 一种紧凑型贴片二极管
CN115910985B (zh) 一种功率半导体模块
CN213583770U (zh) 半导体分立器件封装结构
CN219085970U (zh) 芯片封装结构
CN210429794U (zh) 一种半导体模块及封装结构
CN215377180U (zh) 一种低成型压力电感
CN202423272U (zh) 芯片的表面布线构造
CN102945837B (zh) 一种半导体模块结构以及该结构中键合线的连接固定方法
CN207602401U (zh) 超高压瓷介电容器
CN115132713B (zh) 一种三维空间排布器件的功率半导体封装模块结构及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant