TWI475939B - 散熱式鏤空之形成方法及形成之散熱式鏤空結構 - Google Patents

散熱式鏤空之形成方法及形成之散熱式鏤空結構 Download PDF

Info

Publication number
TWI475939B
TWI475939B TW102137165A TW102137165A TWI475939B TW I475939 B TWI475939 B TW I475939B TW 102137165 A TW102137165 A TW 102137165A TW 102137165 A TW102137165 A TW 102137165A TW I475939 B TWI475939 B TW I475939B
Authority
TW
Taiwan
Prior art keywords
pad
pads
group
width
processed
Prior art date
Application number
TW102137165A
Other languages
English (en)
Other versions
TW201515544A (zh
Inventor
Hui Ying Chou
Lee Chieh Kang
Original Assignee
Wistron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wistron Corp filed Critical Wistron Corp
Priority to TW102137165A priority Critical patent/TWI475939B/zh
Priority to CN201310545592.0A priority patent/CN104571413B/zh
Priority to US14/219,042 priority patent/US9159697B2/en
Application granted granted Critical
Publication of TWI475939B publication Critical patent/TWI475939B/zh
Publication of TW201515544A publication Critical patent/TW201515544A/zh
Priority to US14/730,327 priority patent/US9343424B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/203—Cooling means for portable computers, e.g. for laptops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production, Working, Storing, Or Distribution Of Ice (AREA)

Description

散熱式鏤空之形成方法及形成之散熱式鏤空結構
本發明是有關於一種散熱式鏤空之形成方法及其形成之散熱式鏤空結構，且特別是有關於一種可改善零組件立碑效應(Tombstone Effect)的散熱式鏤空之形成方法及其結構。
隨著光電、通訊、半導體等產品微小化、精密化的趨勢筆記型電腦或行動裝置必須使用更輕薄的零組件。而運用表面黏著技術(Surface mount technology，SMT)設置零件時亦隨小型元件數目的增加而容易產生更多的不良現象。
在印刷電路板(Printed Circuit Board)設計上，例如元件有一端的焊盤(Pad)與大銅箔面連接，而另一端的焊盤則沒有與大銅箔面連接，在回流焊接(reflow)時就容易造成不同的溫度出現在焊盤的兩端。第1A~1D圖繪示一種元件立碑效應之示意圖。如第1A圖所示，元件11兩端的焊盤上之焊錫12a、12b並未融化變形。當不同的溫度出現在焊盤12，受到較高溫的焊錫12a則會先融化。如第1B圖所示，下壓的元件11導致融化的焊 錫12a’坍塌變形。如第1C圖所示，焊錫12a’在融化過程中可能受到爐內溫度不穩定或履帶震動等影響，融化的焊錫12a’朝向右方焊錫12b’流動，表面張力的拉扯，將使元件11旋轉並豎立，如第1D圖所示，此即為立碑效應(Tombstone Effect)。而越小的元件重量越輕，越容易將元件持續上拉，導致元件的立碑。
本發明係有關於一種散熱式鏤空之形成方法及其形成之散熱式鏤空結構，係以一數據處理器透過邏輯處理運算，對篩選出之焊盤有效率地進行挖空處理，於對應焊盤角落(如對應焊盤四個頂點處)的接觸表面(如銅箔)上形成穿孔(void)，以有效率地大幅改善零組件之立碑效應(Tombstone Effect)。
根據本發明一實施例，係提出一種散熱式鏤空之形成方法，至少包括：載入一或多個條件參數於一搜尋單元；搜尋單元依據條件參數於所有焊盤中搜尋出一預選焊盤群(pre-selected group of pads)；判斷單元判斷該預選焊盤群中之各焊盤(pad)是否符合一預定處理條件，進而產生一待處理焊盤群(to-be-processed group of pads)；和一執行單元根據待處理焊盤群中各焊盤的至少一頂點座標執行鏤空作業，以在各焊盤所在一接觸面上對應焊盤之頂 點處形成一穿孔(void)。
一實施例中，例如是在各焊盤所在接觸面上對應焊盤的四個頂點處分別形成穿孔。
根據本發明一實施例，係提出一種散熱式鏤空結構，包括一電路板和一焊盤，電路板至少具有一焊盤區域之一銅箔，焊盤區域具有至少一穿孔，且穿孔具有一寬度XV 和一長度YV ，穿孔之一穿孔週長為寬度XV 與長度YV 之和的兩倍；焊盤設置於焊盤區域，以電性連接焊盤所屬之一元件至電路板。其中，焊盤具有一寬度XP 和一長度YP 之尺寸，焊盤之一焊盤週長為寬度XP 與長度YP 之和的兩倍，焊盤區域之穿孔係對應焊盤之一頂點，焊盤之寬度XP 和長度YP 係分別對應穿孔之寬度XV 和長度YV ，其中，焊盤設有一最小線寬W，焊盤週長減去穿孔週長必須大於或等於最小線寬W。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：
11‧‧‧元件
12a、12b、12a’、12b’‧‧‧焊錫
12、22、62‧‧‧焊盤
23、73‧‧‧銅箔
231、731‧‧‧焊盤區域
235、635、735‧‧‧穿孔
301~304、401~408、701~703、801~808、901~909‧‧‧步驟
YP ‧‧‧焊盤之長度
XP ‧‧‧焊盤之寬度
YV ‧‧‧穿孔之長度
XV ‧‧‧穿孔之寬度
△X‧‧‧穿孔寬度
A、B、C、D‧‧‧焊盤的頂點
第1A~1D圖繪示一種元件立碑效應之示意圖。
第2圖為本揭露一實施例之一種散熱式鏤空結構之示意圖。
第3圖為本揭露之一種形成散熱式鏤空之方法流程圖。
第4圖為本揭露一實施例之一種形成散熱式鏤空之方法流程 圖。
第5圖繪示本揭露一實施例之條件參數設定內容之示意圖。
第6圖為一焊盤之位置和頂點座標之示意圖。
第7A圖為本揭露一實施例之計算穿孔寬度之方法流程圖。
第7B圖為本揭露一實施例之焊盤及對應的焊盤區域與穿孔之示意圖。
第8圖為本揭露第一應用例之一種形成散熱式鏤空之方法流程圖。
第9圖為本揭露第二應用例之一種形成散熱式鏤空之方法流程圖。
本揭露之實施例係提出散熱式鏤空之形成方法及其形成之散熱式鏤空結構，係於對應焊盤角落(如對應焊盤四個頂點處)的接觸表面(如銅箔)上形成穿孔(void)，此種方式可使焊盤與接觸面(如銅箔面)仍有足夠接觸面積而顧及元件特性，亦可增加散熱速度而降低融化焊盤表面張力拉扯的機率，大幅改善零組件之立碑效應(Tombstone Effect)。
第2圖為本揭露一實施例之一種散熱式鏤空結構之示意圖。電性連接元件與電路板的焊盤22係設置於一銅箔23上之一焊盤區域231。傳統設置焊盤是以和銅箔23全面導通方式設置，即焊盤的底面整面地接觸銅箔23。而實施例中則是於焊盤區 域231形成至少一穿孔235對應焊盤22之一頂點，如第2圖所示，焊盤區域231具有四個穿孔235分別與焊盤22之四個頂點對應。當焊盤22設置於焊盤區域231時，穿孔235的形成可增加散熱速度，避免立碑效應。
由於一電路板上具有許多零組件，且尺寸不盡相同。小零組件，如封裝尺寸0201/0402/0603等電阻/電感/電容(R/L/C)零件，特別容易發生立碑效應。一般零件封裝尺寸與具體阻值沒有關係，但封裝尺寸與功率有關，例如封裝尺寸0201、0402、0603、0805、1206所對應的功率為1/20W、1/16W、1/10W、1/8W、1/4W。舉例電容電阻外形尺寸與封裝的對應關係為：0402=1.0mmx0.5mm，0603=1.6mmx0.8mm，0805=2.0mmx1.2mm，1206=3.2mmx1.6mm，1210=3.2mmx2.5mm，1812=4.5mmx3.2mm，2225=5.6mmx6.5mm。零件封裝係指實際零件焊接到電路板時所指示的外觀和焊點的位置。不同的元件可共用同一零件封裝。同種元件也可能有不同的零件封裝。
一般印刷電路板上如封裝尺寸0201/0402/0603等電阻/電感/電容(R/L/C)這樣的零件比例高達70%，若一個個將小零件焊盤接觸到的大銅箔面四個角落挖空，不但過於耗時，且挖空的大小及位置沒有規則性。因此，本揭露係提出一種散熱式鏤空之形成方法，以一數據處理器(processor)於印刷電路板上形成實施例之散熱式鏤空，而有效率地避免立碑效應。
請參照第3圖，其為本揭露之一種形成散熱式鏤空 之方法流程圖。如步驟301，載入一或多個條件參數於一搜尋單元(如數據處理器之一邏輯運算單元)。如步驟302，M1單元依據載入之條件參數於所有焊盤中搜尋出一預選焊盤群(pre-selected group of pads)。如步驟303，判斷單元判斷該預選焊盤群中之各焊盤是否符合一預定處理條件，進而產生一待處理焊盤群(to-be-processed group of pads)。如步驟304，執行單元根據待處理焊盤群中各焊盤的至少一頂點座標執行鏤空作業，以在各焊盤所在一接觸面上對應焊盤之頂點處形成一穿孔(void，如第2圖中之穿孔235)。
以下係參照所附圖式詳細敘述相關實施例。需注意的是，實施例所提出的內容如細部流程步驟和計算內容等等僅為舉例說明之用，本揭露欲保護之範圍並非僅限於實施例所述之該些方式。因此，該些圖式內容並非作為限縮本揭露保護範圍之用。
第4圖為本揭露一實施例之一種形成散熱式鏤空之方法流程圖。如步驟401，載入一或多個條件參數於一搜尋單元(如數據處理器之一邏輯運算單元)。一實施例中，條件參數例如，非限制地，是包括：一全板選取之條件參數，一特定元件群組合之條件參數，一自訂選取元件之條件參數，和設定一挖孔面積最小值。
請參照第5圖，其繪示本揭露一實施例之條件參數設定內容之示意圖。透過程式介面載入條件參數，可調整程式運行範圍，節省運行時間及設定正確目標物被執行。依勾選的條件 參數可篩選出欲執行挖孔作業的焊盤。第5圖中各設定參數說明如下。
By Layer：若選取此選項，則會執行全板挖孔的作業。若不選取此項，則可依實際應用狀況來選取某些特定或自訂的區域範圍。選取區域因挖孔作業範圍小，相較於全板選取更節省運行時間。
Include All *201*,*402*,and *603* packages：若選取此選項，則焊盤角落挖空作業會涵蓋封裝名稱有*201*,*402*,和*603*字元的零件。此選項屬特定元件群組合之條件參數。例如：若只勾選Include All *201*,*402*,and *603* packages，則若區域內有封裝名稱關鍵字*805*的零件會被去除而不在可作業名單中。應用時，可視實際執行對象之條件所需而變化該組合之內容、或是增加其他特定元件群組合之選項，並不僅限於如第5圖中之*201*,*402*，和*603*之封裝名稱。
Include From File：可在文字檔內自訂哪些零件須被選取。此選項屬自訂選取元件之條件參數，可視實際應用之要求而自行輸入所需之封裝名稱。此條件參數亦可與上一個特定元件群組合之條件參數一起選取。
Min void area to be delete[sq mil]：設定一挖孔面積最小值。由於PCB廠製程能力的限制，若挖空區域最小的面積值小於該值，則PCB廠無法製作出穿孔235。因此，經由設定此挖孔面積最小值，當後續步驟中搜尋出焊盤所需穿孔面積小於此設 定值，則不執行鏤空處理。
一實施例中，透過程式介面載入的條件參數還可包括選擇不同層別(如上層或下層)的層組件，和設定相鄰元件焊盤的穿孔235間最小間距，若小於此最小間距則不執行鏤空處理。實際應用時可視應用條件變化條件參數之內容，而設計出符合應用需要的程式介面，並不僅限於第5圖所示之內容。
之後，如步驟402，搜尋單元依據載入之條件參數於所有焊盤中搜尋出一預選焊盤群(pre-selected group of pads)。一實施例中，搜尋單元可產生一預選焊盤群之清單。
如步驟403，判斷單元判斷該預選焊盤群中之各焊盤是否符合一預定處理條件。若判斷單元判斷符合預定處理條件之焊盤，則如步驟404，歸類至一待處理焊盤群。若不符合預定處理條件之焊盤，則如步驟405，歸類至一暫停處理焊盤群。
一實施例中，預定處理條件例如是預選焊盤群之焊盤的焊盤位置座標位於一鋪銅區域。當判斷單元判斷出哪些焊盤的焊盤位置座標是位於鋪銅區域，則表示該些焊盤符合預定處理條件，則歸類至待處理焊盤群(步驟404)。焊盤位置座標不在鋪銅區域的焊盤，則不需要進行處理，而歸類至暫停處理焊盤群(步驟405)。
一實施例中，判斷單元在產生暫停處理焊盤群之後，亦產生一暫停處理焊盤清單(可彙整至之後的報告檔一併輸出，步驟408)。
如步驟406，執行單元根據待處理焊盤群中各焊盤的至少一頂點座標，如四個頂點座標，執行鏤空作業，以在各焊盤所在一接觸面上對應焊盤之頂點處形成穿孔(void，如第2圖中之穿孔235)。一實施例中，焊盤係位於銅箔上，執行單元是在焊盤接觸的銅箔上(對應焊盤四個頂點處)進行鏤空，穿孔是形成在銅箔處。
一實施例中，在執行單元執行鏤空作業完畢之後，如步驟407，判斷單元可產生一鏤空處理焊盤清單，並如步驟408，判斷單元輸出一報告檔，該報告檔包括鏤空處理焊盤清單和暫停處理焊盤清單。程式彈出報告檔報告結果，結束作業程序。
<焊盤頂點座標之計算>
一實施例中，搜尋單元具有一數據資料庫，記錄所有元件之封裝名稱、該些元件對應之焊盤尺寸、和焊盤位置座標。第6圖為一焊盤之位置和頂點座標之示意圖。記錄於數據資料庫中的焊盤位置座標例如是中心座標(x,y)，若焊盤62具有一長度YP 和一寬度XP 之尺寸，則焊盤62之A頂點座標為：(x-XP /2,y+YP /2)；B頂點座標為：(x+XP /2,y+YP /2)；C頂點座標為：(x+XP /2,y-YP /2)；D頂點座標為：(x-XP /2,y-YP /2)。焊盤區域的四個穿孔635係對應焊盤的A、B、C、D頂點。
在一實施例中，焊盤62的頂點座標可以是在焊盤篩選之前就完成計算並輸入數據資料庫。在另一實施例中，焊盤62 的頂點座標也可以是在焊盤篩選後(判斷單元產生待處理焊盤群)再對需進行鏤空的焊盤做計算。視實際應用情況而可做適當的程式設計，本揭露對此並不特別限制。
另外，如第6圖所示，若焊盤之尺寸為長度YP 和寬度XP ，焊盤之焊盤週長則為寬度XP 與長度YP 之和的兩倍，也就是(YP +XP )×2，焊盤區域之穿孔635之尺寸為長度YV 和寬度XV ，穿孔之穿孔週長則為寬度XV 與長度YV 之和的兩倍，也就是(YV +XV )×2，且焊盤62之寬度XP 和該長度YP 係分別對應穿孔635之寬度XV 和長度YV 。一實施例中，四個穿孔例如(但不限制地)是相同尺寸的正方形。
<穿孔寬度△X之計算>
實施例中，判斷單元可根據各元件之一所需線寬和各元件之一焊盤尺寸計算，而得對應各焊盤頂點處的一穿孔寬度△X。一實施例中，各元件之所需線寬可由各元件之一所需負載電流和焊盤所在接觸面之一銅箔厚度而定。
請同時參照第7A、7B圖。第7A圖為本揭露一實施例之計算穿孔寬度之方法流程圖。第7B圖為本揭露一實施例之焊盤及對應的焊盤區域與穿孔之示意圖。實施例中，焊盤四個角落可能呈弧狀或直角，第7B圖中係繪示弧狀，但本揭露對此並不限制。如第7B圖所示，焊盤係設置於銅箔73的焊盤區域731上，焊盤的四個頂點例如是分別對應穿孔735的中心。
如第7A圖所示，步驟701，可根據元件規格(如查詢相關表格)決定各元件之一所需負載電流。步驟702，根據各元件之一所需負載電流和焊盤所在之一銅箔厚度來決定各元件之所需線寬。例1：假設某一元件經查表後確定需要承載2A電流，若所在之銅箔厚度若為35μm，可利用下式(1-1)得知此元件須約0.8mm=31mil之線寬。
依照印刷電路板設計標準之規範，如IPC-2221或IPC-4101，由銅箔厚度、最大電流等參數條件決定此零件所需導線寬度。
W=(1/1.4h )*[I /(k *△T 0.421 )]1.379 (1-1)
W：最小線寬
I ：容許的最大電流
△T ：最大溫升
h ：覆銅厚度(oz/μm 2 )
(銅線在內層時h 值可取25μm ；銅線在外層時h 值可取46μm )
k ：介電常數
(銅線在內層時k 值可取0.924；銅線在外層時k 值可取0.048)
步驟703，根據各元件之所需線寬和焊盤尺寸計算出對應各焊盤頂點處之一穿孔寬度△X。請參照第6圖。根據式(1-1)計算之最小線寬W，則第6圖中[(YP +XP )×2-(YV +XV )×2]的寬度必 須大於或等於W；假設YP =XP 且YV =XV ，則YP -YV ≧W/4或XP -XV ≧W/4。請參照第7B圖。接上述例1，若元件須0.8mm=31mil之最小線寬，則第7B圖中(Y2+X2)×2的寬度必須要大於或等於最小線寬31mil；假設Y2=X2，則Y2=X2=31÷4≒8，穿孔寬度△X≦(X1-8)。X1係取決於元件(如零件0201/0402/0603/..等)焊盤大小。
在一實施例中，數據資料庫除了記錄所有元件之封裝名稱、該些元件對應之焊盤尺寸和焊盤位置座標，還記錄有對應各焊盤之頂點處的一穿孔寬度△X。當判斷單元產生待處理焊盤群後，判斷單元可參照數據資料庫之穿孔寬度△X，並由執行單元對待處理焊盤群中各焊盤其頂點對應的銅箔面上形成穿孔。以第一應用例說明如下。
第8圖為本揭露第一應用例之一種形成散熱式鏤空之方法流程圖。如步驟801，載入一或多個條件參數於一搜尋單元。搜尋單元具有一數據資料庫，記錄所有元件之封裝名稱、該些元件對應之焊盤尺寸、焊盤位置座標、對應各焊盤頂點的頂點座標和穿孔寬度△X(已計算得知)。步驟802，搜尋單元依據載入條件參數和數據資料庫，於所有焊盤中搜尋出一預選焊盤群。步驟803，判斷單元判斷預選焊盤群中之各焊盤是否位於鋪銅區域(即符合一預定處理條件)；位於鋪銅區域之焊盤則歸類為待處理焊盤，非位於鋪銅區域之焊盤則歸類為暫停處理焊盤，並如步驟804和805，分別產生對應的一待處理焊盤群和一暫停處理焊盤 群。判斷單元在產生暫停處理焊盤群之後，亦產生一暫停處理焊盤清單。步驟806，執行單元根據待處理焊盤群中每個焊盤的頂點座標和穿孔寬度△X(取自數據資料庫中的輸入值)，在焊盤所在接觸面上對應焊盤之頂點處形成穿孔。在執行單元執行穿孔完畢之後，步驟807，判斷單元產生一鏤空處理焊盤清單，並如步驟808，判斷單元輸出一報告檔包括鏤空處理焊盤清單和暫停處理焊盤清單。程式彈出報告檔報告結果，結束作業程序。
在另一實施例中，也可以在判斷單元產生待處理焊盤群後，判斷單元再參照該數據資料庫之焊盤尺寸和焊盤位置座標，計算出屬於待處理焊盤群中各焊盤的頂點座標和對應該頂點處的一穿孔寬度△X；之後，執行單元再根據計算而得之頂點座標和穿孔寬度△X，在對應焊盤的接觸面上形成穿孔。以第二應用例說明如下。
第9圖為本揭露第二應用例之一種形成散熱式鏤空之方法流程圖。如步驟901，載入一或多個條件參數於一搜尋單元。搜尋單元具有一數據資料庫，記錄所有元件之封裝名稱、該些元件對應之焊盤尺寸、焊盤位置座標。步驟902，搜尋單元依據載入條件參數和數據資料庫，於所有焊盤中搜尋出一預選焊盤群。步驟903，判斷單元判斷預選焊盤群中之各焊盤是否位於鋪銅區域(即符合一預定處理條件)；位於鋪銅區域之焊盤則歸類為待處理焊盤，非位於鋪銅區域之焊盤則歸類為暫停處理焊盤，並如步驟904和905，分別產生對應的一待處理焊盤群和一暫停處 理焊盤群(亦產生一暫停處理焊盤清單)。步驟906，判斷單元計算待處理焊盤群中各焊盤的頂點座標和對應頂點處的穿孔寬度△X。步驟907，執行單元根據待處理焊盤群中每個焊盤的頂點座標和穿孔寬度△X，在焊盤所在接觸面上對應焊盤之頂點處形成穿孔。步驟908，在執行單元執行穿孔完畢之後，判斷單元產生一鏤空處理焊盤清單，並如步驟909，判斷單元輸出一報告檔包括鏤空處理焊盤清單和暫停處理焊盤清單。程式彈出報告檔報告結果，結束作業程序。
根據上述實施例所提出之散熱式鏤空之形成方法及其形成之散熱式鏤空結構，係於對應焊盤角落(如對應焊盤四個頂點處)的接觸表面(如銅箔)上形成穿孔，以使焊盤與接觸面(如銅箔面)仍有足夠接觸面積而可維持元件特性，並大幅改善零組件之立碑效應，再者，實施例中以數據處理器進行邏輯處理和運算，以根據載入條件篩選而產生待處理焊盤群，並對篩選出之焊盤進行挖空處理，可節省處理時間，且形成穿孔的大小及位置有規則性。而透過程式介面的適當設計亦可使執行挖空處理時能有彈性地選擇和變化載入條件，符合不同應用所需。因此，整個挖空處理可有效率地和有彈性地被執行，並有效改善零組件之立碑效應，提高產品良率。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因 此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
301~304‧‧‧步驟

Claims (20)

  1. 一種散熱式鏤空之形成方法，至少包括：載入一或多個條件參數於一搜尋單元；該搜尋單元依據該單個或多個條件參數於所有焊盤中搜尋出一預選焊盤群(pre-selected group of pads)；該判斷單元判斷該預選焊盤群中之各焊盤(pad)是否符合一預定處理條件，進而產生一待處理焊盤群(to-be-processed group of pads)；和一執行單元根據該待處理焊盤群中各該焊盤的至少一頂點座標執行鏤空作業，以在各該焊盤所在一接觸面上對應該焊盤之該頂點處形成一穿孔(void)。
  2. 如申請專利範圍第1項所述之方法，其中該些條件參數包括：一全板選取之條件參數，一特定元件群組合之條件參數，和一自訂選取元件之條件參數。
  3. 如申請專利範圍第2項所述之方法，其中該些條件參數更包括：設定一挖孔面積最小值，其中當該穿孔之面積小於該挖孔面積最小值，則該執行單元不執行鏤空。
  4. 如申請專利範圍第1項所述之方法，其中該搜尋單元具有一數據資料庫，記錄所有元件之封裝名稱、該些元件對應之焊盤尺寸和焊盤位置座標。
  5. 如申請專利範圍第4項所述之方法，其中該搜尋單元依據該單個或多個條件參數和該數據資料庫，於所有焊盤中搜尋出該 預選焊盤群。
  6. 如申請專利範圍第4項所述之方法，其中該預定處理條件為該預選焊盤群之該些焊盤的焊盤位置座標位於一鋪銅區域；當該判斷單元判斷該些焊盤位置座標位於該鋪銅區域之該些焊盤，則歸類至該待處理焊盤群。
  7. 如申請專利範圍第4項所述之方法，其中該數據資料庫記錄有對應各該焊盤之該頂點處的一穿孔寬度△X。
  8. 如申請專利範圍第7項所述之方法，其中當該判斷單元產生該待處理焊盤群，該判斷單元參照該數據資料庫之該穿孔寬度△X，再由該執行單元對該待處理焊盤群中各該焊盤的該接觸面上對應該焊盤之該頂點處形成該穿孔。
  9. 如申請專利範圍第4項所述之方法，其中該判斷單元參照該數據資料庫之該些焊盤尺寸和該些焊盤位置座標，計算出屬於該待處理焊盤群中各該焊盤的該頂點座標和對應該頂點處的一穿孔寬度△X；之後，該執行單元根據計算而得之該頂點座標和該穿孔寬度△X，在對應該焊盤的該接觸面上形成該穿孔。
  10. 如申請專利範圍第1項所述之方法，其中該判斷單元係根據各元件之一所需線寬和各該元件之一焊盤尺寸計算而得對應各該焊盤之該頂點處的一穿孔寬度△X。
  11. 如申請專利範圍第10項所述之方法，其中各該元件之該所需線寬係由各該元件之一所需負載電流和提供該接觸面之一銅箔厚度而定。
  12. 如申請專利範圍第1項所述之方法，在產生該待處理焊盤群之後，更包括：該判斷單元產生一待處理焊盤清單之步驟(to-be-processed list)。
  13. 如申請專利範圍第1項所述之方法，其中若符合該預定處理條件之該些焊盤則歸類至該待處理焊盤群，若不符合該預定處理條件之該些焊盤則歸類至一暫停處理焊盤群。
  14. 如申請專利範圍第13項所述之方法，在產生該暫停處理焊盤群之後，更包括：該判斷單元產生一暫停處理焊盤清單之步驟。
  15. 如申請專利範圍第14項所述之方法，其中對該待處理焊盤群之該些焊盤所在之該接觸面執行鏤空作業完畢之後，更包括：該判斷單元輸出一報告檔，該報告檔包括一鏤空處理焊盤清單和該暫停處理焊盤清單。
  16. 如申請專利範圍第1項所述之方法，其中該接觸面係為一銅箔，該執行單元根據該待處理焊盤群中各該焊盤之四個頂點座標執行鏤空作業，以在接觸的該銅箔上對應該焊盤之四個頂點處挖空而形成該些穿孔。
  17. 一種散熱式鏤空結構，包括一電路板，包括至少具有一焊盤區域之一銅箔，該焊盤區域具有至少一穿孔，該穿孔具有一寬度XV 和一長度YV ，該穿孔之 一穿孔週長為該寬度XV 與該長度YV 之和的兩倍；一焊盤，且該焊盤設置於該焊盤區域，以電性連接該焊盤所屬之一元件至該電路板，其中，該焊盤具有一寬度XP 和一長度YP 之尺寸，該焊盤之一焊盤週長為該寬度XP 與該長度YP 之和的兩倍，該焊盤區域之該穿孔係對應該焊盤之一頂點，該焊盤之該寬度XP 和該長度YP 係分別對應該穿孔之該寬度XV 和該長度YV ，其中，該焊盤設有一最小線寬W，該焊盤週長減去該穿孔週長必須大於或等於該最小線寬W。
  18. 如申請專利範圍第17項所述之結構，其中該焊盤區域具有四該個穿孔，分別與該焊盤之四該個頂點對應。
  19. 如申請專利範圍第18項所述之結構，其中該些穿孔係相同尺寸。
  20. 如申請專利範圍第18項所述之結構，其中該些穿孔係為正方形。
TW102137165A 2013-10-15 2013-10-15 散熱式鏤空之形成方法及形成之散熱式鏤空結構 TWI475939B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW102137165A TWI475939B (zh) 2013-10-15 2013-10-15 散熱式鏤空之形成方法及形成之散熱式鏤空結構
CN201310545592.0A CN104571413B (zh) 2013-10-15 2013-11-06 散热式镂空的形成方法及形成的散热式镂空结构
US14/219,042 US9159697B2 (en) 2013-10-15 2014-03-19 Method for forming voids of structure
US14/730,327 US9343424B2 (en) 2013-10-15 2015-06-04 Structure of circuit board with voids

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102137165A TWI475939B (zh) 2013-10-15 2013-10-15 散熱式鏤空之形成方法及形成之散熱式鏤空結構

Publications (2)

Publication Number Publication Date
TWI475939B true TWI475939B (zh) 2015-03-01
TW201515544A TW201515544A (zh) 2015-04-16

Family

ID=52809013

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137165A TWI475939B (zh) 2013-10-15 2013-10-15 散熱式鏤空之形成方法及形成之散熱式鏤空結構

Country Status (3)

Country Link
US (2) US9159697B2 (zh)
CN (1) CN104571413B (zh)
TW (1) TWI475939B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107944083B (zh) * 2017-10-26 2021-11-16 惠州市金百泽电路科技有限公司 一种自动制作pcb线路削铜的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307855A (zh) * 2001-02-26 2001-08-15 胡苏甦 一种轮椅转向机构
WO2007019732A1 (en) * 2005-08-19 2007-02-22 Intel Corporation Surface mount component having magnetic layer thereon and method of forming same
TWI291315B (en) * 2006-05-24 2007-12-11 Inventec Corp Electrical connection layout structure of passive component

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6574780B2 (en) * 1999-10-29 2003-06-03 International Business Machines Corporation Method and system for electronically modeling and estimating characteristics of a multi-layer integrated circuit chip carrier
AU2003261430A1 (en) * 2002-08-08 2004-02-25 Fry's Metals, Inc. D/B/A Alpha Metals, Inc. System and method for modifying electronic design data
US10413451B2 (en) * 2009-01-06 2019-09-17 Medline Industries, Inc. Wound dressing
CN101398861B (zh) * 2007-09-28 2010-08-11 英业达股份有限公司 电子元件焊接区域布局检测方法
CN101425099B (zh) * 2007-10-31 2010-09-22 英业达股份有限公司 元件布设检测方法及系统
JP5190414B2 (ja) * 2009-05-27 2013-04-24 パナソニック株式会社 半導体装置
JP5340047B2 (ja) * 2009-06-12 2013-11-13 パナソニック株式会社 半導体集積回路装置
US20130256883A1 (en) * 2012-03-27 2013-10-03 Intel Mobile Communications GmbH Rotated semiconductor device fan-out wafer level packages and methods of manufacturing rotated semiconductor device fan-out wafer level packages
US8994176B2 (en) * 2012-12-13 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307855A (zh) * 2001-02-26 2001-08-15 胡苏甦 一种轮椅转向机构
WO2007019732A1 (en) * 2005-08-19 2007-02-22 Intel Corporation Surface mount component having magnetic layer thereon and method of forming same
TWI291315B (en) * 2006-05-24 2007-12-11 Inventec Corp Electrical connection layout structure of passive component

Also Published As

Publication number Publication date
TW201515544A (zh) 2015-04-16
US20150270213A1 (en) 2015-09-24
CN104571413A (zh) 2015-04-29
US9159697B2 (en) 2015-10-13
US9343424B2 (en) 2016-05-17
US20150102494A1 (en) 2015-04-16
CN104571413B (zh) 2017-10-13

Similar Documents

Publication Publication Date Title
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
US8319116B2 (en) Rib reinforcement of plated thru-holes
US9282634B2 (en) Printed wiring board, printed circuit board, and printed circuit board manufacturing method
KR20190028760A (ko) 하부 리세스형 부품 배치
JP2009021627A (ja) メタルコア多層プリント配線板
US7703064B2 (en) Multilayered circuit board design support method, program, and apparatus for suppressing thermal diffusion from solid-layer conductor to through hole
CN108882500B (zh) 柔性电路板及其制作方法
JP2008177422A (ja) プリント回路板及び電子機器
WO2021022982A1 (zh) 电路组件以及电子设备
TWI475939B (zh) 散熱式鏤空之形成方法及形成之散熱式鏤空結構
JP6587795B2 (ja) 回路モジュール
US9426900B2 (en) Solder void reduction for component attachment to printed circuit boards
JP2002344092A (ja) プリント基板
US20180332699A1 (en) Printed circuit board
TWM611216U (zh) 電子線路總成
JP6633151B2 (ja) 回路モジュール
JP4950581B2 (ja) 回路モジュール
WO2014075251A1 (zh) 一种印刷电路板、一种部件及一种电路组件
TWI526908B (zh) 電容式觸控板及其製法
JP2005191411A (ja) 高周波集積回路装置
JP2006041238A (ja) 配線基板及び配線基板の製造方法
CN112701090A (zh) 一种封装结构及封装方法
JP2001308488A (ja) プリント配線基板及びその製造方法
JP2016189400A (ja) 多層プリント配線板の製造方法
JP2006165470A (ja) 電子装置