CN101271482B - 通孔调整方法及系统 - Google Patents

Abstract

一种通孔调整方法及系统，应用于印刷电路板的布线软件中，其中，该印刷电路板布设有多接脚的电子元件，通过提取该印刷电路板中的各电子元件中的其中二相邻的接脚的位置信息，并提取该通孔的预设属性数据，依据所提取的二相邻接脚的位置信息，计算该二相邻接脚的间距值，然后，依据所提取以及计算的信息计算该接脚至其对应的预设通孔的间距值，并判断所该间距值是否在默认值范围内，若否，则依据预设的接脚间距范围与通孔属性数据的对应关系，赋予对应该接脚的该电子元件通孔属性数据，并令该布线软件依据该通孔属性数据于该电子元件区域布设通孔，若是，保留预设的通孔属性数据，并令该布线软件依据该通孔属性数据于该电子元件区域布设通孔。

Description

通孔调整方法及系统

技术领域

本发明涉及一种通孔调整技术，更详而言之，涉及一种应用于印刷电路板的布线软件中的通孔调整方法及系统。

背景技术

目前印刷电路板上多数布设有具有不同功能的电子元件，例如球栅阵列式(BGA)、覆晶式(Flip Chip)、芯片尺寸封装(Chip sizepackage；CSP)与多芯片模块(MCM，Multi chip module)等的半导体封装件，而且，印刷电路板大多为多层板，各层板之间通过通孔(via)电性连接，且该通孔通常设置于电子元件的多个接脚之间。

通过例如Allegro、Protel等现有各类布线软件程序设计印刷电路板时，对于同一印刷电路板，一般设计同一属性数据(包括通孔直径尺寸信息)的通孔。但随着技术的不断发展，为使半导体封装件更轻薄短小，生产具有缩小线路宽度与电性连接垫尺寸的细线距(Fine-pitch)产品已成为业界持续努力的目标，而诸如球栅阵列式(Ball Grid Array；BGA)、覆晶式(Flip Chip)、芯片尺寸封装(Chip sizepackage；CSP)与多芯片模块(Multi chip module；MCM)等可缩小集成电路(IC)面积且具有高密度与多接脚化特性的电子元件日渐成为封装市场上的主流，如此，造成有的电子元件的接脚之间的间距愈来愈小，在此电子元件组件区域只能选择较小直径尺寸的通孔，使得同一印刷电路板中布设的各该电子元件所对应的各接脚间距的大小不一，导致于各该电子元件中设置的通孔属性数据亦不可能相同，此时，则需依据不同电子元件所包含的接脚间距值设定不同的通孔属性数据。

目前的做法是以手动方式逐个检测印刷电路板上各该电子元件中各接脚之间距值，以在发现上述电子元件接脚间距值过小(或过大)时，在该电子元件区域中手动将具有预设直径尺寸的通孔更换为直径尺寸较默认值更小(或更大)的通孔，如此一来，将耗费大量人力及精力执行检测与更换动作，而且，由于同一电子元件所具有的多个接脚一般尺寸相同，且各该接脚均匀分布于该电子元件中，若检测到该电子元件中其中二相邻接脚之间距值不适合于该二接脚间布设具有预设直径尺寸的通孔时，则表明该电子元件区域所有预布设的通孔属性均需要进行同样的更换作业，因此，往往是找到待修改的电子元件，则需重复执行通孔更换的相同作业，无疑增加了布线的工作时间，极大地影响布线效率。

综上所述，如何提出一种可解决现有技术的缺失的通孔调整方法及系统，为目前亟欲解决的技术问题。

发明内容

鉴于上述现有技术的缺点，本发明的主要目的在于提供一种通孔调整方法及系统，以节省不同电子元件的通孔调整时间、人力及精力，进而提高布线效率。

为达上述目的及其它目的，本发明提供一种通孔调整方法及系统。本发明的通孔调整方法是应用于一印刷电路板的布线软件中，其中，该印刷电路板布设有至少一具有多接脚(pin)的电子元件，该通孔调整方法包括以下步骤：(1)预设不同接脚间距范围数据及该接脚间距范围数据对应的通孔属性数据；(2)于该印刷电路板选取所有电子元件，以提取该各电子元件中的其中二相邻的接脚的位置信息，并提取该预设的通孔属性数据；(3)依据所提取的二相邻接脚的位置信息，计算该二相邻接脚的间距值；(4)依据所提取的二相邻接脚的位置信息、该预设的通孔属性数据、所计算的二相邻接脚的间距值、以及预设的运算规则，计算该接脚至其对应的预设通孔的间距值；(5)判断所计算出的该接脚至其对应的预设通孔的间距值是否在默认值范围内，若否，则执行步骤(6)，若是，执行步骤(7)；(6)自该预设的接脚间距范围数据中搜寻出与所计算的二相邻接脚的间距值相对应的接脚间距范围，并从该预设的通孔属性数据中提取与该接脚间距范围对应的通孔属性数据作为新的通孔属性数据，将对应该接脚的该电子元件的通孔属性数据由预设的通孔属性数据调整为该新的通孔属性数据，并令该布线软件依据该新的通孔属性数据于该电子元件区域布设通孔；以及(7)保留对应该接脚的该电子元件的预设的通孔属性数据，并令该布线软件依据该预设的通孔属性数据于该电子元件区域布设通孔。

此外，本发明的通孔调整系统应用于一印刷电路板的布线软件中，其中，该印刷电路板布设有至少一具有多接脚(pin)的电子元件，该通孔调整系统包括：用以提供预设不同的接脚间距范围数据及该接脚范围数据对应的通孔属性数据的设定模块；用以于该印刷电路板选取所有电子元件，以提取该各电子元件中的其中二相邻的接脚的位置信息，并提取该预设的通孔属性数据的提取模块；用以依据该提取模块所提取的二相邻接脚的位置信息，计算该二相邻接脚的间距值的第一计算模块；用以依据该提取模块所提取的二相邻接脚的位置信息、该预设的通孔属性数据、通过该第一计算模块所计算的二相邻接脚的间距值、以及预设的运算规则，计算该接脚至其对应的预设通孔的间距值的第二计算模块；以及用以判断该第二计算模块所计算出的该间距值是否在默认值范围内，若否，则自该设定模块所预设的接脚间距范围数据中搜寻出与该第一计算模块所计算的二相邻接脚的间距值相对应的接脚间距范围，并从该设定模块所预设的通孔属性数据中提取与该接脚间距范围对应的通孔属性数据作为新的通孔属性数据，将对应该接脚的该电子元件的通孔属性数据由预设的通孔属性数据调整为该新的通孔属性数据，并令该布线软件依据该新的通孔属性数据于该电子元件区域布设通孔，若是，则保留对应该接脚的该电子元件的预设的通孔属性数据，并令该布线软件依据该预设的通孔属性数据于该电子元件区域布设通孔的处理模块。

于本发明的通孔调整方法及系统中，该接脚的位置信息包括该接脚的中心点位置信息以及半径尺寸，相应地，该二相邻接脚的间距值的计算依据所提取的二相邻接脚的中心点位置信息，计算该二相邻接脚的间距值。

相比于现有技术，本发明的通孔调整方法及系统是于提取印刷电路板中的各电子元件中的其中二相邻接脚的位置信息以及预设的通孔属性数据后，计算该二相邻接脚的间距值，并依据上述所提取以及所计算的信息计算该接脚至其对应的预设通孔的间距值，以判断所计算出的该间距值是否在默认值范围内，若否，则依据预设的接脚间距范围与通孔属性数据的对应关系，赋予对应该接脚的该电子元件该通孔属性数据，并令该布线软件依据该通孔属性数据于该电子元件区域布设通孔，若是，则保留预设的通孔属性数据，并令该布线软件依据该预设的通孔属性数据于该电子元件区域布设通孔。如此，即可依据印刷电路板中所布设的各电子元件包含的各接脚的间距大小，相应调整各该电子元件区域所允许布设的通孔的属性数据，从而节省不同电子元件的通孔调整时间、人力及精力，进而提高布线效率。

附图说明

图1为本发明的通孔调整方法的操作流程示意图；

图2为本发明的通孔调整方法所调整的电子元件的通孔属性数据设定接口示意图；以及

图3为本发明的通孔调整系统的基本架构方块示意图。

附图标记说明

1通孔调整系统

11设定模块

13提取模块

15第一计算模块

17第二计算模块

19处理模块

S100～S152步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以实施或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

请参阅图1，显示本发明的通孔调整方法的操作流程示意图。如图所示，本发明的通孔调整方法是应用于通过数据处理装置执行的印刷电路板的布线软件，该数据处理装置可例如为个人计算机、笔记型计算机、服务器或工作站等，而该布线软件则可例如为Allegro、Protel等。于本实施例中，该印刷电路板布设有至少一具有多个接脚(pin)的电子元件，更详而言之，该电子元件为球栅阵列式(Ball Grid Array；BGA)、覆晶式(Flip Chip)、芯片尺寸封装(Chip size package；CSP)或其它所具有的接脚的尺寸均相同且各该接脚分布均匀的电子元件等；该通孔的属性数据为该通孔的直径尺寸。以下将一并配合图2详细说明本发明的通孔调整方法的具体操作步骤。

如图1所示，首先执行步骤S100，预设不同接脚间距范围及其对应的通孔属性数据信息，该通孔属性数据与该接脚间距范围对应。接着进行步骤S110。

在步骤S110中，于该印刷电路板选取所有电子元件，以提取该各电子元件中的其中二相邻的接脚的位置信息，并提取该预设的通孔属性数据。更详而言之，该接脚的位置信息包括该接脚的中心点位置信息以及半径尺寸。接着进行步骤S120。

在步骤S120中，依据所提取的二相邻接脚的位置信息，计算该二相邻接脚的间距值，较佳地，依据所提取的二相邻接脚的中心点位置信息，计算该二相邻接脚的间距值。接着进行步骤S130。

在步骤S130中，依据所提取的二相邻接脚的位置信息、该预设的通孔属性数据、所计算的二相邻接脚的间距值、以及预设的运算规则，计算该接脚至其对应的预设通孔的间距值。具体而言，利用所提取的二相邻接脚的半径尺寸(r)、该通孔的预设直径尺寸(d)、以及所计算出的二相邻接脚的间距值(L)进行计算，以得出该接脚至其对应的通孔的间距值(1)，其中，该间距值(1)的计算方式如等式(1)所示：

(1)＝((L)-2×(r)-(d))/2                    (1)。

接着进行步骤S140。

在步骤S140中，判断所计算出的该接脚至其对应的通孔的间距值(1)是否在默认值范围内，若否，则执行步骤S151，若是，则执行步骤S152。

在步骤S151中，自该预设的接脚间距范围数据中搜寻出与所计算的二相邻接脚的间距值(L)相对应的接脚间距范围，并从该预设的通孔属性数据中提取与该接脚间距范围对应的通孔属性数据作为新的通孔属性数据，将对应该接脚的该电子元件的通孔属性数据由预设的通孔属性数据调整为该新的通孔属性数据，得到如图2所示的通孔属性数据设定接口，其中，电子元件A及电子元件C的通孔属性数据均为依据预设的数据分别重新调整为对应的新的通孔直径尺寸，并令该布线软件依据该新的通孔直径尺寸于该对应的电子元件A或C区域布设通孔。

在步骤S152中，保留对应该接脚的该电子元件的预设的通孔属性数据，如图2所示，此时，该电子元件B的通孔属性数据并未更改，而是保留默认值，即为通孔的预设直径尺寸，并令该布线软件依据该预设的通孔直径尺寸于该电子元件B区域布设通孔。

执行上述通孔调整方法，通过如图3所示的通孔调整系统1得以实现。请参阅图2，本发明的通孔调整系统1应用于印刷电路板的例如Allegro、Protel等布线软件中，其中，该印刷电路板布设有至少具有多个接脚(pin)的电子元件(于本实施例中，以单个电子元件为例进行说明，但不以此为限)，更详而言之，该电子元件为球栅阵列式(BallGrid Array；BGA)、覆晶式(Flip Chip)、芯片尺寸封装(Chip sizepackage；CSP)或其它所具有的接脚的尺寸均相同且各该接脚分布均匀的芯片等；该通孔的属性数据为该通孔的直径尺寸。

如图3所示，本发明的通孔调整系统1包括设定模块11、撷趣模块13、第一计算模块15、第二计算模块17、以及处理模块19，以下即对本发明的通孔调整系统1的上述各对象进行详细说明。

该设定模块11用以提供预设不同接脚间距范围及其对应的通孔属性数据信息，亦即，该通孔属性数据与该接脚间距范围一一对应。

该提取模块13用以于该印刷电路板选取所有电子元件，以提取该各电子元件中的其中二相邻的接脚的位置信息，并提取该预设的通孔属性数据。其中，该接脚的位置信息包括该接脚的中心点位置信息以及半径尺寸。

该第一计算模块15用以依据该提取模块13所提取的二相邻接脚的位置信息，计算该二相邻接脚的间距值。具体而言，依据该提取模块13所提取的二相邻接脚的中心点位置信息，计算该二相邻接脚之间距值。

该第二计算模块17用以依据该提取模块13所提取的二相邻接脚的位置信息及该预设的通孔属性数据以及该第一计算模块15所计算的二相邻接脚之间距值，并依据一预设的运算规则，计算该接脚至其对应的预设通孔的间距值。更详而言之，利用所提取的二相邻接脚的半径尺寸(r)、该通孔的预设直径尺寸(d)、以及所计算出的二相邻接脚的间距值(L)进行计算，以得出该接脚至其对应的通孔的间距值(l)，其中，该间距值(l)的计算方式如等式(1)所示：

(l)＝((L)-2×(r)-(d))/2               (1)。

该处理模块19用以判断该第二计算模块17所计算出的该接脚至其对应的通孔的间距值(l)是否在默认值范围内，若否，则自该设定模块11所预设的接脚间距范围数据中搜寻出与该第一计算模块11所计算的二相邻接脚的间距值(L)相对应的接脚间距范围，并从该设定模块11所预设的通孔属性数据中提取与该接脚间距范围对应的通孔属性数据作为新的通孔属性数据，将对应该接脚的该电子元件的通孔属性数据由预设的通孔属性数据调整为该新的通孔属性数据，并令该布线软件依据该新的通孔属性数据于该电子元件区域布设通孔，若是，则保留对应该接脚的该电子元件的预设的通孔属性数据，并令该布线软件依据该预设的通孔属性数据于该电子元件区域布设通孔。

综上所述，本发明的通孔调整方法及系统是于提取印刷电路板中的各电子元件中的其中二相邻接脚的位置信息及预设的通孔属性数据后，计算该二相邻接脚的间距值，并依据上述所提取及所计算的信息计算该接脚至其对应的预设通孔的间距值，以判断所计算出的该接脚至其对应的预设通孔的间距值是否在默认值范围内，若否，则依据一预设的接脚间距范围与通孔属性数据的对应关系，赋予对应该接脚的该电子元件该通孔属性数据，并令该布线软件依据该通孔属性数据于该电子元件区域布设通孔，若是，则保留预设的通孔属性数据，并令该布线软件依据该预设的通孔属性数据于该电子元件区域布设通孔。如此，即可依据印刷电路板中所布设的各电子元件包含的各接脚的间距值大小，相应调整各该电子元件区域所允许布设的通孔的属性数据，从而节省不同电子元件的通孔调整时间、人力及精力，进而提高布线效率。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如随附的权利要求书所列。

Claims (8)

1.一种通孔调整方法，应用于通过数据处理装置执行的印刷电路板的布线软件中，其中，该印刷电路板布设有至少一具有多接脚的电子元件，该通孔调整方法包括以下步骤：

1)预设不同的接脚间距范围数据及该接脚间距范围数据对应的通孔属性数据；

2)选取该印刷电路板的所有电子元件，以提取各电子元件中的其中二相邻的接脚的位置信息，并提取该预设的通孔属性数据；

3)依据所提取的二相邻接脚的位置信息，计算该二相邻接脚的间距值；

4)依据所提取的二相邻接脚的位置信息、该预设的通孔属性数据、所计算的二相邻接脚的间距值、以及预设的运算规则，计算该二相邻接脚至其对应的预设通孔的间距值；

5)判断所计算出的该二相邻接脚至其对应的预设通孔的间距值是否在默认值范围内；

6)若所计算出的该二相邻接脚至其对应的预设通孔的间距值不在默认值范围内，则自该预设的接脚间距范围数据中搜寻出与所计算的二相邻接脚的间距值相对应的接脚间距范围，并从该预设的通孔属性数据中提取与该接脚间距范围对应的通孔属性数据作为新的通孔属性数据，将对应该二相邻接脚的该电子元件的通孔属性数据由预设的通孔属性数据调整为该新的通孔属性数据，并令该布线软件依据该新的通孔属性数据于该电子元件区域布设通孔；以及

7)若所计算出的该二相邻接脚至其对应的预设通孔的间距值在默认值范围内，则保留对应该二相邻接脚的该电子元件的预设的通孔属性数据，并令该布线软件依据该保留的通孔属性数据于该电子元件区域布设通孔。

2.根据权利要求1所述的通孔调整方法，其中，该二相邻接脚的位置信息包括该二相邻接脚的中心点位置信息以及半径尺寸。

3.根据权利要求2所述的通孔调整方法，其中，该二相邻接脚的间距值的计算是依据所提取的二相邻接脚的中心点位置信息，计算该二相邻接脚的间距值。

4.根据权利要求1所述的通孔调整方法，其中，该电子元件为球栅阵列式、覆晶式或芯片尺寸封装。

5.一种通孔调整系统，应用于通过数据处理装置执行的印刷电路板的布线软件中，其中，该印刷电路板布设有至少一具有多接脚的电子元件，该通孔调整系统包括：

设定模块，其用以提供预设不同的接脚间距范围数据及该接脚间距范围数据对应的通孔属性数据；

提取模块，其用以选取该印刷电路板的所有电子元件，以提取各电子元件中的其中二相邻的接脚的位置信息，并提取该预设的通孔属性数据；

第一计算模块，其用以依据该提取模块所提取的二相邻接脚的位置信息，计算该二相邻接脚的间距值；

第二计算模块，其用以依据该提取模块所提取的二相邻接脚的位置信息、该预设的通孔属性数据、通过该第一计算模块所计算的二相邻接脚的间距值、以及预设的运算规则，计算该二相邻接脚至其对应的预设通孔的间距值；以及

处理模块，其用以判断通过该第二计算模块所计算出的该二相邻接脚至其对应的预设通孔的间距值是否在默认值范围内，若否，则自该设定模块所预设的接脚间距范围数据中搜寻出与该第一计算模块所计算的二相邻接脚的间距值相对应的接脚间距范围，并从该设定模块所预设的通孔属性数据中提取与该接脚间距范围对应的通孔属性数据作为新的通孔属性数据，将对应该二相邻接脚的该电子元件的通孔属性数据由预设的通孔属性数据调整为该新的通孔属性数据，并令该布线软件依据该新的通孔属性数据于该电子元件区域布设通孔，若是，则保留对应该二相邻接脚的该电子元件的预设的通孔属性数据，并令该布线软件依据该保留的通孔属性数据于该电子元件区域布设通孔。

6.根据权利要求5所述的通孔调整系统，其中，该二相邻接脚的位置信息包括该二相邻接脚的中心点位置信息以及半径尺寸。

7.根据权利要求6所述的通孔调整系统，其中，该二相邻接脚的间距值的计算是依据该提取模块所提取的二相邻接脚的中心点位置信息，计算该二相邻接脚的间距值。

8.根据权利要求5所述的通孔调整系统，其中，该电子元件为球栅阵列式、覆晶式或芯片尺寸封装。

Images