KR100691282B1 - 탐침장치 보정용 칩 세트 마스터 - Google Patents

Abstract

본 발명은 발광다이오드의 특성계측를 위한 탐침장치의 기준값 보정에 사용되는 보정용 칩 세트 마스터에 관한 것으로서, 상면에 각각 제1 및 제2 전극패드를 갖는 복수개의 칩이 배열된 기판과, 상기 기판 상면에 탐침을 위해서 형성되며, 상기 각 칩의 제1 및 제2 전극패드에 각각 전기적으로 연결된 복수의 제1 및 제2 본딩패드를 포함하는 보정용 칩 세트 마스터를 제공한다.

탐침장치(prober), 보정(calibration), 칩 세트 마스터(chip set master), 발광다이오드(light emitting diode: LED)

Description

탐침장치 보정용 칩 세트 마스터{LED SET MASTER FOR PROBER CARIBRATION}

도1은 통상적인 칩특성 측정용 탐침장치의 보정과정을 설명하기 위한 순서도이다.

도2a는 종래의 발광다이오드(LED) 탐침장치를 위한 보정용 칩 세트 마스터를 나타내는 사시도이다.

도2b는 종래의 보정용 칩 세트 마스터에서 사용된 발광다이오드의 상면을 촬영한 사진이다.

도3은 본 발명의 일 실시형태에 따른 보정용 칩 세트 마스터를 나타내는 상부 평면도이다.

도4는 본 발명의 다른 실시형태에 다른 보정용 칩 세트 마스터를 나타내는 상부 평면도이다.

<도면의 주요부분에 대한 부호설명>

21:점착성 시트 31,41: 기판

22,32,42: 발광다이오드 칩 23a,33a,43a: 제1 전극패드

23b,33b,43b: 제2 전극패드 24a,34a,44a: 제1 본딩패드

24b,34b,44b: 제2 본딩패드 25a,35a,45a: 제1 와이어

25b,35b,45b: 제2 본딩패드

본 발명은 반도체 칩 검사를 위한 탐침장치의 보정에 사용되는 칩 세트 마스터에 관한 것으로서, 특히 탐침장치를 보정하는 과정에서 발생가능한 측정오차 문제를 해소할 수 있는 보정용 칩 세트 마스터에 관한 것이다.

일반적으로, 발광다이오드와 같은 반도체 칩이 원하는 발광파장, 휘도, 구동전압 등과 같은 스펙조건에 따라 제조되었는지 여부를 확인하기 위해서 탐침장치(prober)와 같은 계측설비가 사용된다.

상기 탐침장치는 사용하기에 앞서 보정(calibration)과정을 통해 정밀도를 확보하고, 이를 토대로 다수의 탐침장치에서의 균일성을 확보할 수 있다. 도1은 통상적인 탐침장치의 보정과정을 설명하기 위한 순서도이다.

도1을 참조하면, 탐침장치의 보정과정은 미리 정해진 대역 스펙을 갖는 복수개의 칩을 마련하는 단계(S11)로 시작된다. 원하는 대역 스펙을 선정하고, 그 대역 스펙에 해당하는 반도체 칩을 선별하여 마련한다.

이어, 선별된 반도체 칩으로 칩 세트 마스터를 제조한다(S15). 칩 세트 마스터는 탐침장치의 보정을 위한 기준을 제공한다. 도2a는 36개의 칩(22)이 6×6 방식으로 배열된 칩 세트 마스터를 예시한다.종래의 칩 세트 마스터는 테이프와 같은 점착성 시트(21) 상에 다수의 선별된 반도체 칩(22)을 배열하여 부착하는 방식으로 제조된다.

다음으로, 상기 칩 세트 마스터를 보정대상인 탐침장치에서 프로빙하면서 그 결과값을 토대로 각 장치의 게인을 조정한다(S17). 이러한 조정과정은 미리 선정된 대역스펙과 거의 일치할 때까지 수회 반복하여 실시한다.

이러한 보정을 위한 프로빙과정은 탐침장치의 프로브 침을 세트 마스터에 배열된 각 칩의 전극패드에 접촉시켜 전원을 인가하는 방식으로 실시되므로, 칩의 손상이 발생될 수 있다. 예를 들어, 도2a에 도시된 바와 같이, 프로빙과정에서 프로브 침(29)에 의한 물리적 힘으로 인해 일부 칩(22')이 틀어질 수 있으며, 이러한 이탈된 칩(22')은 후속 과정에서 프로브 침의 동작오류를 유발시킨다. 또한, 비록 틀어지지 않더라도, 도2b의 사진에 나타난 바와 같이 칩의 전극패드(23a,23b)는 프로브 침의 접촉으로 인해 손상된 영역(A)을 갖게 된다. 이러한 손상은 각 전극패드(23a,23b)에 불균일하게 발생되어 측정값의 오차를 야기하며, 반복횟수가 증가함에 따라 심각해진다.

특히, 발광다이오드의 경우에, 일반적인 구동전압과 같은 전기적 특성뿐만 아니라, 발광파장, 휘도와 같은 광학적 성능의 측정이 필요하므로, 상대적으로 많은 측정항목을 갖는다. 따라서, LED 탐침장치의 보정에는 많은 횟수의 프로빙이 필요하며, 상기한 칩 세트 마스터의 신뢰성 저하문제는 보다 심각해진다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로서, 그 목적은 탐치장치의 보정시에 반복적인 프로빙과정으로 발생되는 신뢰성 저하문제(칩 틀어짐 및/또는 칩 전극패드의 손상)를 방지할 수 있는 새로운 보정용 칩 세트 마스터를 제공하는데 있다.

상기한 기술적 과제를 달성하기 위해서, 본 발명은

탐침장치의 기준값 설정을 위해서 사용되는 보정용 칩 세트 마스터에 있어서, 상면에 각각 제1 및 제2 전극패드를 갖는 복수개의 칩이 배열된 기판과, 상기 기판 상면에 탐침을 위해서 형성되며, 상기 각 칩의 제1 및 제2 전극패드에 각각 전기적으로 연결된 복수의 제1 및 제2 본딩패드를 포함하는 보정용 칩 세트 마스터를 제공한다.

본 발명의 일 실시형태에서는, 상기 제1 및 제2 본딩패드가 직접 프로브 침과 접촉하는 탐침용 패드의 역할을 할 수 있다.

이와 달리, 본 발명의 다른 실시형태에서는, 탐침공정을 실시하기에 보다 적절한 영역에 별도의 탐침용 패드를 형성할 수 있다. 이러한 실시형태에 따른 보정용 세트 마스터는 상기 제1 및 제2 본딩패드로부터 각각 연장되도록 형성된 제1 및 제2 배선라인과, 상기 배선라인의 끝단에 각각 연결되도록 형성된 별도의 제1 및 제2 탐침용 패드를 더 포함한다.

구체적인 실시형태에서, 상기 제1 및 제2 전극패드와 상기 제1 및 제2 본딩패드는 각각 제1 및 제2 와이어에 의해 연결될 수 있다.

바람직하게, 상기 배선라인은 상기 칩의 일변에 인접한 상기 기판의 상면영역을 향해 연장되며, 상기 제1 및 제2 탐침용 패드는 상기 상면영역에 나란히 형성될 수 있다. 보다 바람직하게, 상기 복수개의 칩은 복수의 행과 열을 따라 나란히 형성될 수 있다. 이 경우에, 보다 규칙적인 탐침동작을 적용가능하므로, 탐침작업 효율을 향상시킬 수 있다.

본 발명은, 통상적인 반도체 칩보다 상대적으로 많은 측정항목을 갖고 있는 발광다이오드 칩을 위한 보정용 세트 마스터 형태로 보다 유익하게 적용될 수 있다.

이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명하기로 한다.

도3은 본 발명의 일 실시형태에 따른 보정용 칩 세트 마스터를 나타내는 상부 평면도이다.

도3에 도시된 바와 같이, 본 발명의 일실시형태에 따른 보정용 칩 세트 마스터는 복수개의 반도체 칩(32)이 배열된 기판(31)을 포함한다. 복수개의 반도체 칩 (32)은 보정대상인 탐침장치의 기준값을 제공하기 위해서 미리 정해진 스펙대역에 따라 선별된다. 본 발명에서 채용된 반도체 칩(32)은 제1 및 제2 전극패드(33a,33b)를 구비한다. 상기 기판(31)으로 바람직하게는 도체패턴형성공정이 용이한 통상적인 인쇄회로기판이 사용될 수 있으나, 이에 한정되지 않는다. 즉, 반도체 칩(32)을 고정시킬 수 있으며 도체패턴을 형성할 수 있는 절연 기판이면 유익하게 채용될 수 있으며, 예를 들어 내구성이 우수한 사파이어기판도 사용될 수 있다.

본 실시형태와 같이, 상기 복수의 반도체 칩(32)은 상기 기판(31) 상에 복수의 행과 열을 따라 규칙적으로 배열될 수 있다. 이러한 칩(32)의 규칙적인 배열은 후속 보정과정에서 탐침장치의 프로브 침의 용이한 작동을 보장할 수 있으므로, 보다 효과적인 프로빙작업을 기대할 수 있다.

또한, 상기 기판(31) 상에는 각 칩(32)의 제1 및 제2 전극패드(33a,33b)에 대응하도록 제1 및 제2 본딩패드(34a,34b)가 형성된다. 상기 제1 및 제2 본딩패드(34a,34b)는 관련 칩의 각 전극패드(33a,33b)와 인접한 위치에 배치되며, 칩의 배열과 유사하게 일정한 간격으로 규칙적으로 형성되는 것이 바람직하다. 상기 제1 및 제2 전극패드(33a,33b)는 각각 제1 및 제2 본딩패드(34a,34b)와 전기적으로 연결된다. 이러한 전기적인 연결은 도3에 도시된 바와 같이 제1 및 제2 와이어(35a,35b)에 의해 구현될 수 있으나 이에 한정되지 않으며, 예를 들어 제1 및 제2 전극패드가 각각 칩의 상하면에 구현된 형태에서는 제2 전극패드는 표면실장방식으 로 제2 본딩패드와 전기적으로 연결될 수도 있다.

본 발명에서 채용되는 제1 및 제2 본딩패드(34a,34b)는 제1 및 제2 전극패드(33a,33b)를 대신하여 프로브 침(미도시)과의 접촉이 가능하도록 충분한 면적으로 형성된다. 즉, 도3에 도시된 바와 같이, 상기 제1 및 제2 본딩패드(34a,34b)는 일정한 여유영역(P)을 가지며, 상기 각 본딩패드(34a,34b)의 여유영역(P)은 프로브 침과 접촉될 수 있는 탐침영역으로 제공된다.

이와 같이, 본 발명에 따른 칩 세트 마스터를 이용한 보정과정에서는, 프로브 침을 전극패드(33a,33b)에 접속시키지 않고, 전극패드(33a,33b)와 연결된 본딩패드(34a,34b)에 접촉시키므로, 탐침과정에서 반도체 칩이 틀어지거나 전극패드(33a,33b)가 프로브 침에 의해 손상되는 문제를 근본적으로 방지할 수 있다.

결과적으로, 본 발명에 따른 칩 세트 마스터는, 반복되는 탐침과정에서 횟수의 증가에 따라 야기되는 신뢰성 저하문제를 해결하여, 반영구적인 신뢰성 높은 보정수단으로서 사용될 수 있다.

특히, 본 발명에 따른 보정용 칩 세트 마스터는 측정항목이 상대적으로 많은 발광다이오드(LED)분야에 매우 유용하게 적용될 수 있다.

본 발명은 본딩패드가 아닌 별도의 탐침영역을 마련하여 프로브 침과 반도체 칩의 원하지 않는 접촉을 효과적으로 방지하는 형태로 제공될 수도 있다. 이러한 실시형태는 도4에 예시되어 있다.

도4에 도시된 보정용 칩 세트 마스터는 도3의 칩 세트 마스터와 유사하게 복수개의 반도체 칩(42)이 배열된 기판(41)을 포함한다.

앞서 설명한 바와 같이, 상기 반도체 칩(42)은 보정대상인 탐침장치의 기준값을 제공하기 위해서 미리 정해진 스펙대역에 따라 선별되며, 제1 및 제2 전극패드(43a,43b)를 구비한다. 본 발명에서 채용되는 기판(41)은 통상적인 인쇄회로기판일 수 있다.

또한, 상기 복수의 반도체 칩(42)은 상기 기판(41) 상에 후속 보정과정에서 프로브 침의 작동궤적을 단순화하도록 복수의 행과 열을 따라 규칙적으로 배열될 수 있다. 도3에 도시된 칩 세트 마스터와 유사하게, 상기 기판(41) 상에는 각 칩(42)의 제1 및 제2 전극패드(43a,43b)에 대응하도록 제1 및 제2 본딩패드(44a,44b)가 형성되며, 상기 제1 및 제2 본딩패드(44a,44b)는 각각 제1 및 제2 전극패드(43a,43b)에 제1 및 제2 와이어(45a,45b)를 이용하여 연결된다. 하지만, 본 실시형태에서는 제1 및 제2 본딩패드(44a,44b)가 직접 프로브 침과의 접촉수단으로서 제공되지 않는다.

본 실시형태에 따른 칩 세트 마스터는 상기 제1 및 제2 본딩패드(44a,44b)로 부터 각각 연장된 제1 및 제2 배선라인(46a,46b)을 포함하며, 프로브 침(미도시)와 접촉수단으로서 별도의 제1 및 제2 탐침용 패드(47a,47b)가 상기 제1 및 제2 배선라인(46a,46b)의 끝단과 연결되도록 상기 기판(41) 상면에 형성된다.

본 발명에서 채용되는 제1 및 제2 탐침용 패드(47a,47b)는 도3에 도시된 실시형태에서 제1 및 제2 본딩패드(34a,34b)와 유사하게 제1 및 제2 전극패드(33a,33b)를 대신하여 프로브 침과의 접촉하는 기능을 수행한다.

이와 같이, 본 실시형태에서는 탐침위치를 적절한 원하는 위치로 변경시킬 수 있으며, 도3의 실시형태에서는, 제1 및 제2 본딩패드(44a,44b)의 제한된 면적으로 프로브 침과의 접촉을 곤란할 수 있으나, 본 실시형태에서는 충분한 면적을 갖는 별도의 제1 및 제2 탐침용 패드(47a,47b)가 제1 및 제2 본딩패드(44a,44b)로부터 연장된 제1 및 제2 배선라인(46a,46b)의 단부와 접촉하도록 마련되므로, 보정과정에서 효과적인 탐침을 실현할 수 있다.

또한, 본 실시형태에서도, 프로브 침을 전극패드(43a,43b)에 접속시키지 않으므로, 탐침과정에서 반도체 칩이 틀어지거나 전극패드(43a,43b)가 프로브 침에 의해 손상되는 문제를 근본적으로 방지할 수 있다. 이와 같이, 본 발명은 계측기기인 탐침장치의 보정과정에서 소급성 있는 보정용 칩 세트 마스터로 인정될 수 있으며, 발광다이오드(LED)를 위한 탐침장치와 같이 측정항목이 많고 반복적인 보정과 정이 불가피한 탐침장치를 위한 보정용 칩 세트 마스터로서 매우 유용하게 사용될 수 있다.

이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.

상술한 바와 같이, 본 발명의 보정용 칩 세트 마스터에 따르면, 프로브 침을 칩의 전극패드에 접촉시키지 않고, 각 전극패드에 전기적으로 연결된 본딩패드 또는 그로부터 연장된 탐침용 패드에 접촉시킴으로써 반복되는 탐침과정에서 야기될 수 있는 반도체 칩의 이탈 또는 전극패드의 손상으로 인한 신뢰성 저하문제를 효과적으로 방지할 수 있다. 특히, 본 발명에 따른 보정용 칩 세트 마스터는 측정항목이 상대적으로 많은 발광다이오드(LED)분야에 매우 유용하게 적용될 수 있다.

Claims (6)

1. 탐침장치의 기준값 설정을 위해서 사용되는 보정용 칩 세트 마스터에 있어서,

   각각 제1 및 제2 전극패드를 갖는 복수개의 칩;

   상면에 상기 복수개의 칩이 장착되어 배열된 기판;

   상기 기판 상면에 탐침을 위해서 형성되며, 상기 각 칩의 제1 및 제2 전극패드에 각각 전기적으로 연결된 복수의 제1 및 제2 본딩패드;

   상기 제1 및 제2 본딩패드로부터 각각 연장되도록 형성된 제1 및 제2 배선라인; 및

   상기 제1 및 제2 배선라인의 끝단에 각각 연결되도록 형성된 별도의 제1 및 제2 탐침용 패드

   를 포함하고,

   상기 제1 및 제2 배선라인은 상기 칩의 일변에 인접한 상기 기판의 상면영역을 향해 연장되며, 상기 제1 및 제2 탐침용 패드는 상기 상면영역에 나란히 형성된 것을 특징으로 하는 보정용 칩 세트 마스터.
2. 삭제
3. 삭제
4. 제1항에 있어서,

   상기 제1 및 제2 전극패드와 상기 제1 및 제2 본딩패드는 각각 제1 및 제2 와이어에 의해 연결된 것을 특징으로 하는 보정용 칩 세트 마스터.
5. 제1항 또는 제4항에 있어서,

   상기 복수개의 칩은 복수의 행과 열을 따라 나란히 형성된 것을 특징으로 하는 보정형 칩 세트 마스터.
6. 제1항 또는 제4항에 있어서,

   상기 칩은 발광다이오드 칩인 것을 특징으로 하는 보정용 칩 세트 마스터.

Images