JP3627238B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3627238B2 JP3627238B2 JP2002069574A JP2002069574A JP3627238B2 JP 3627238 B2 JP3627238 B2 JP 3627238B2 JP 2002069574 A JP2002069574 A JP 2002069574A JP 2002069574 A JP2002069574 A JP 2002069574A JP 3627238 B2 JP3627238 B2 JP 3627238B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- wiring board
- defective
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に大容量メモリモジュール等に適用し得る、複数のチップが分断されない状態で実装されたマルチチップ型の半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
複数のチップが分断されない状態で配線基板上に実装されている半導体装置としては、例えば、特開昭６１−１５９７５６号公報に記載された半導体装置が知られている。
図８は、上記公報に記載された従来の半導体装置の一例を示す平面図である。図８に示す従来の半導体装置は、１つの配線基板上に複数個の半導体チップを実装して構成されるマルチチップ型の半導体装置において、チップ側ボンディングパッド１４をそれぞれ有する４個の半導体チップ１１が分割されずに集合している半導体チップブロック１２と、表面に１個の共通パッド１６と４個の基板側ボンディングパッド１５を有し、半導体チップブロック１２が共通パッド１６部分にフェースアップ状態で電気接続される配線基板１３と、チップ側ボンディングパッド１４と基板側ボンディングパッド１５とを電気的に接続するボンディングワイヤ１７とを含んで構成される。
【０００３】
本従来例では、半導体チップ１１はダイオード素子であり、裏面側がカソードに表面側がアノードになっている。半導体チップ１１は、一般的には、いわゆるダイシング工程にて個別のチップ毎に分割されて使用されるが、本従来技術では、これらを個別に分割せずに複数個を集合させたままの半導体チップブロック１２としてウェハから切り出して使用する。
配線基板１３は、表面に１個の共通パッド１６と４個の基板側ボンディングパッド１５を有するプリント配線基板である。
半導体チップブロック１２のカソード側と配線基板１３との電気接続は、半導体チップブロック１２をフェースアップ状態で共通パッド１６にダイボンドすることでなされる。共通パッド１６は４個ある半導体チップ１全てに共通するパッドであるため、カソードコモン接続となる。
半導体チップブロック１２のアノード側と配線基板１３との電気接続は、４個の半導体チップ１１それぞれの表面にある４個のチップ側ボンディングパッド１４と、配線基板１３上にある４個の基板側ボンディングパッド１５とを、それぞれボンディングワイヤ１７で接続することでなされる。
【０００４】
以上のように、半導体チップ１１を個別に分割せずに複数個を集合させたままの半導体チップブロック１２として使用することで、複数個の半導体チップ１１を一括で取り扱えるようになるために作業が容易になり、また、半導体チップ１１を複数並べて実装する際に必要なチップ間の隙間を省けるために半導体装置のサイズを小型にできる。
【０００５】
【発明が解決しようとする課題】
図８に示した従来技術の第１の問題点は、製品コストが高くなることである。その理由は、半導体チップブロック１２に含まれる複数個の半導体チップ１１が全て良品であることを前提としているために、ウェハ上の良品チップの全てを使用することができずに製造ロスが発生するからである。
従来技術では、複数個ある半導体チップ１１のカソード側は共通パッド１６によって全て導通している。従って、内部ショートなどの不良チップが１つでも存在すると、半導体装置全体が不良になる。
これを避けるためには、半導体チップブロック１２をウェハから切り出す際に、半導体チップブロック１２に含まれる複数個の半導体チップ１が全て良品であるような部分を選んで切り出す必要がある。
しかし、この場合には、ウェハ上に存在する良品チップの全てを使用することはできなくなる。
ウェハ上に存在する良品チップの全てを使用するためには、ウェハ上の半導体チップ１１の全てが良品チップである必要があるが、実際には、ウェハ上には不良チップが存在する。
【０００６】
そのため、不良チップの周囲の良品チップのうちの何個かは必ず使用できなくなる。良品であるにもかかわらず使用できない半導体チップ１は製造ロスとなり、製品コストが上昇してしまう。
また、ウェハの良品歩留まりが一定であるとした場合、半導体チップブロック１２に不良チップが含まれてしまう確率は、半導体チップブロック１２を構成する半導体チップ１１の個数が多くなるほど大きくなる。
従って、従来技術では、より大規模なマルチチップ型半導体装置を製造する場合ほど製品コストが上昇する。
極端にいえば、ウェハ１枚全てを半導体チップブロック１２として使用するような大規模なマルチチップ半導体装置の場合には、全チップが良品のウェハ以外は使用できず、不良チップが１個でも存在するウェハは全て製造ロスとなる。
実際には、全てが良品チップであるウェハが得られる確率は非常に小さいため、ウェハ１枚全てを半導体チップブロック１２として使用するような大規模なマルチチップ半導体の製造は、従来技術では不可能である。
【０００７】
図８に示した従来技術の第２の問題点は、半導体装置のサイズが大きくなることである。その理由は、半導体チップブロック１２と配線基板１３との接続をボンディングワイヤにて行っているからである。
ボンディングワイヤで接続する場合、基板側ボンディングパッド１５は必ず半導体チップブロック１２の外側に配置されることになるため、半導体装置のサイズは半導体チップブロック１２のサイズよりも必ず大きくなる。
また、ボンディングワイヤ１７は、ボンディングパッド以外の部分との接触によるショート不良の発生を避けるために、半導体チップブロック１２の表面よりも高いところを通す必要がある。従って、厚さ方向についても半導体装置のサイズは大きくなってしまう。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、第１に、良品チップを可能な限り利用できるようにしてマルチチップ型半導体装置をローコストで製造できるようにすることであり、第２に、高集積化されたマルチチップ型半導体装置の小型・軽量化を実現できるようにすることである。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため、本発明によれば、１つの配線基板上に複数個の半導体チップを実装して構成されるマルチチップ型の半導体装置において、複数個の半導体チップが分割されずに集合している半導体チップブロックが、該半導体チップブロックのうちの良品チップのみが前記配線基板の配線と電気的に接続される態様にて、前記配線基板と結合されていることを特徴とする半導体装置、が提供される。
そして、好ましくは、前記半導体チップブロックの良品チップの電極と前記配線基板の配線とが、いずれかに形成された突起電極または導電性ボールを介して接続される。また、一層好ましくは、前記半導体チップブロックの各チップと前記配線基板との間にはアンダーフィル樹脂が充填されている。
【０００９】
また、上記の目的を達成するため、本発明によれば、
（１）ウェハ上に形成された各チップに対し試験を行い良品チップと不良チップとを区分けする工程と、
（２）ウェハを複数のチップを含む複数の半導体チップブロックに分断する工程と、
（３）前記半導体チップブロックを、良品のチップのみが配線基板上の配線と接続される態様にて配線基板と結合する工程と、
を含むことを特徴とする半導体装置の製造方法、が提供される。
そして、好ましくは、前記第（３）の工程においては、前記半導体チップブロックはフリップチップ方式にて配線基板と結合される。
【００１０】
［作用］
本発明の半導体装置では、半導体チップブロックが、良品チップのみが配線基板上の配線に接続される態様にて、配線基板にフリップチップ実装され、かつ、不良チップも含んだ半導体チップブロックと配線基板との間の全面にアンダーフィル樹脂が充填される。これにより、半導体チップブロックに含まれる不良チップは配線基板から電気的に確実に分離される。
【００１１】
一般に、フリップチップ実装においては、半導体チップあるいは配線基板にいわゆるバンプを形成し、ハンダ付けや圧着工法、圧接工法などにより電気的接続を行う。本発明の一実施の形態では、このバンプを良品チップにのみ形成して不良チップには形成しない。これにより、不良チップと配線基板との間には接続部が形成されないことになる。
但し、確実な分離を行うには、これだけでは不十分である。フリップチップ実装における半導体チップと配線基板との隙間は、小さいものでは数十μｍ以下になる。そのため、単に不良チップに接続部を形成しないだけでは、不良チップに少しの圧力が加わっただけで不良チップと配線基板とが接触してしまい、電気的に接続してしまう恐れがある。このような半導体装置では、取り扱いや機器への組み込みが困難となってしまう。
そこで本発明では、不良チップに接続部を形成しない構造としたうえで、さらに、絶縁性のアンダーフィル樹脂を不良チップも含んだ半導体チップブロックと配線基板との間の全面に充填する。
これにより、不良チップに圧力が加わっても配線基板と接触することがなくなるため、不良チップと配線基板とを電気的に確実に分離することができる。そして、不良チップに接続部を形成しない構成を採用した場合には、配線基板の配線を形成するためのマスクを変更することなく対応することが可能であるため、製造コストを抑えることができる。
【００１２】
また、本発明の半導体装置では、半導体チップブロックはフリップチップボンディング方式により実装される。ワイヤレスボンディング方式を採用したことにより、配線基板上の半導体チップブロックの外側にボンディングパッドを形成する必要がなくなり、また、フライングワイヤを通さなくても良くなることにより、半導体装置のサイズを小型化することができる。
さらに、本発明の一実施の形態では、外部と電気的に接続するための外部接続端子が、ボール電極によって構成される。ボール電極によって構成される場合には、外部接続端子を配線基板の下側に形成することができるため、半導体装置のサイズを半導体チップブロックと同一サイズ程度にすることができ、装置の一層の小型化が図れる。
また、本発明の他の実施の形態では、配線基板は、複数個の半導体チップそれぞれと電気的に接続される複数の接続領域が中央の主幹領域から枝状に分かれている形状をなしており、かつ、半導体チップブロックのうちの不良チップに対応する接続領域が切断されているフレキシブル配線基板によって構成することができる。
この構造は、半導体チップブロックとフレキシブル配線基板との熱膨張率の差により接続部に発生する応力の緩和を目的としたものである。熱膨張時の半導体チップブロックとフレキシブル配線基板との寸法変化の差は、枝状の部分が変形することで吸収され、接続部に発生する応力が緩和される。
さらに、不良チップとフレキシブル配線基板との電気的な分離は、不良チップに対応する接続領域を切断しておくことで確実に行われる。フレキシブル配線基板は薄いため、接続領域の切断は容易である。また、フレキシブル配線基板の接続領域の切断によって不良チップとの非接続を実現することができるため、個別事例に対応したマスクを用意する必要はなく、製造コストの上昇を抑えることができる。
【００１３】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
図１は、本発明の第１の実施の形態の半導体装置の製造工程を示す流れ図である。まず、ステップＳ１において、前処理工程の終了したウェハに対し、チップ毎に試験を行い、良品チップと不良チップとの区分けを行う。次に、ステップＳ２において、良品チップと判定されたチップ上にのみ接続部となるバンプ電極を形成する。次いで、ステップＳ３において、ダイシングを行い複数のチップ（本実施の形態では４ｘ２の８チップ）を含む半導体チップブロックを切り出す。この半導体チップブロックには不良チップが含まれることが許容されている。次に、ステップＳ４において、切り出された半導体チップブロックをフリップチップボンディング方式により配線基板上にマウントする。このとき、接続部が形成されていない不良チップは配線基板上の配線とは接続されない。その後、ステップＳ５において、樹脂を注入して配線基板−半導体チップブロック間にアンダーフィル樹脂を形成する。
【００１４】
図２は、本発明の第１の実施の形態の半導体装置の断面図であり、図３は、その上面図である。
図２、図３を参照すると、本実施の形態の半導体装置では、４個×２列の合計８個の半導体チップ１が分割されずに集合している半導体チップブロック２が、端部に接栓端子である外部接続端子４が形成された配線基板３上に搭載されている。半導体チップブロック２には、良品チップ１ａと不良チップ１ｂとが混在している。そして、良品チップ１ａにのみ接続部５が形成されていることにより、半導体チップブロック２のうちの良品チップ１ａのみが、配線基板３と電気的に接続されている。半導体チップブロック２と配線基板３との間にはアンダーフィル樹脂６が充填されている。
【００１５】
半導体チップ１は、例えばフラッシュメモリやロジックＩＣなどの、表面に集積回路を有する半導体素子であり、一般的には、いわゆるダイシング工程にて個々のチップ毎にウェハから切り出されて使用されるものである。
半導体チップブロック２は、この半導体チップ１が個々に分割されずに４個×２列の合計８個の集合体としてウェハから切り出されたものであり、電気試験によって良品チップ１ａと不良チップ１ｂとがあらかじめ判別されている。
配線基板３は、半導体チップ１どうしおよび半導体チップ１−外部接続端子４間を電気的に接続するための配線パターンが形成されたプリント配線基板である。
外部接続端子４は、本半導体装置を外部の機器にコネクタ接続するための接栓端子である。外部接続端子４を、半田付け、異方性導電樹脂接続、などの他の接続方法によって外部機器に接続するようにすることも可能である。
【００１６】
従来技術の項で説明したように、半導体チップブロック２に含まれる複数個の半導体チップ１が全て良品であることを前提とした構造の場合には、製品コストが高くなってしまうという問題がある。そこで、本発明においては、半導体チップブロック２の中に不良チップ１ｂを含んでもかまわないこととし、良品チップ１ａのみを配線基板３と接続して不良チップ１ｂと配線基板３とは電気的に接続しない構造としている。この場合、最終製品として良品チップ１ａの個数が異なるものができあがることになるが、良品チップ１ａの個数に応じて製品の等級と価格を設定して販売すればよい。
【００１７】
この構造であれば、ウェハ上の良品チップ１ａのほとんどを使用することが可能で、製造ロスを低減できるため、製品のローコスト化が可能となる。また、ウェハ１枚全てを半導体チップブロック２として使用するような大規模なマルチチップ半導体装置の製造も可能である。
また、半導体チップブロック２と配線基板３との接続をワイヤボンディングで行う構造の場合には、半導体装置のサイズが大きくなってしまうという問題がある。
そこで、本発明においては、半導体チップブロック２は配線基板３にフリップチップ実装される構造としている。
フリップチップ実装であれば、基板側のボンディングパッドは半導体チップブロック１の下に配置されるため、半導体装置のサイズを半導体チップブロック２のサイズと同等程度にできる。また、ワイヤの飛び出しがないため、厚さ方向についても半導体装置のサイズを小さくできる。
【００１８】
以上のように、本発明の半導体装置では、良品チップ１ａと不良チップ１ｂが混在している半導体チップブロック２を配線基板３にフリップチップ実装しているが、このとき、半導体チップブロック２に含まれる不良チップ１ｂと配線基板３とをどのようにして電気的に確実に分離するかが問題になる。本発明のポイントの一つは、半導体チップブロック２を配線基板３にフリップチップ実装し、かつ、不良チップ１ｂと配線基板３とを電気的に確実に分離することにある。
そのため、本発明の半導体装置では、半導体チップ１と配線基板３とを電気的に接続する接続部５を、半導体チップブロック２のうちの良品チップ１ａにのみ形成し、かつ、アンダーフィル樹脂６を、不良チップ１ｂも含んだ半導体チップブロック２と配線基板３との間の全面に充填する構造としている。
【００１９】
一般に、フリップチップ実装においては、半導体チップ１あるいは配線基板３にいわゆるバンプを形成し、ハンダ付けや圧着工法、圧接工法などにより電気的接続を行う。本発明では、このバンプを良品チップ１ａにのみ形成して不良チップ１ｂには形成しない。これにより、不良チップ１ｂと配線基板３との間には接続部が形成されないことになる。
但し、確実な分離を行うには、これだけでは不十分である。フリップチップ実装における半導体チップ１と配線基板３との隙間は、小さいものでは数十μｍ以下になる。そのため、単に不良チップ１ｂに接続部５を形成しないだけでは、不良チップ１ｂに少しの圧力が加わっただけで、不良チップ１ｂと配線基板３とが接触してしまい、電気的に接続してしまう恐れがある。このような半導体装置では、取り扱いや機器への組み込みが困難となってしまう。
そこで本発明では、不良チップ１ｂに接続部５を形成しない構造としたうえで、さらに、アンダーフィル樹脂６を不良チップ１ｂも含んだ半導体チップブロック２と配線基板３との間の全面に充填する。
【００２０】
アンダーフィル樹脂６は、フリップチップ実装において信頼性を高めるための手段として一般的に用いられるものである。アンダーフィルとして用いられる樹脂材料には絶縁性のものと異方導電性のものとがあるが、本発明で使用するアンダーフィル樹脂６は、当然のことながら絶縁性のものである。
不良チップ１ｂと配線基板３との間に絶縁性のアンダーフィル樹脂６が充填されることで、不良チップ１ｂに圧力が加わっても配線基板３と接触することがなくなるため、不良チップ１ｂと配線基板３とを電気的に確実に分離することができる。
【００２１】
［第２の実施の形態］
図４は、本発明の第２の実施の形態の半導体装置を示す断面図であり、図５はその下面図である。
図４、図５に示す本実施の形態の半導体装置は、図２、図３に示した第１の実施の形態の半導体装置の外部接続端子４を、ボール電極７に代えたものである。
本実施の形態では、半導体装置と外部の機器とを電気的に接続するための端子としてボール電極７を使用するが、ボール電極７は配線基板３の下側に形成することができるため、半導体装置のサイズを半導体チップブロック２と同一サイズ程度にすることができ、一層の小型化が図れる。
【００２２】
［第３の実施の形態］
図６は、本発明の第３の実施の形態の半導体装置を示す断面図であり、図７はその下面図である。
図６、図７に示す本実施の形態の半導体装置は、図２、図３に示した第１の実施の形態の半導体装置の配線基板３を、各半導体チップ１とそれぞれ電気的に接続される複数の接続領域９が中央の主幹領域１０から枝状に分かれている形状をなしており、さらに、不良チップ１ｂに対応する接続領域９が切断されているフレキシブル配線基板８に代えて構成したものである。
図２、図３に示した第１の実施の形態の半導体装置の場合、半導体装置の温度が変化すると、半導体チップブロック２と配線基板３との熱膨張率の差による寸法変化量の差で接続部５には応力が発生し、接続信頼性が低下する。この応力は、半導体チップ１を個別に実装した場合に比べて、サイズが大きい半導体チップブロック２を実装した場合の方が大きくなる。
そこで、本第３の実施の形態では、接続部５に発生する応力の緩和を目的として、図２、図３に示した第１の実施の形態の配線基板３の代わりにフレキシブル配線基板８を用いる。
【００２３】
このフレキシブル配線基板８は接続領域９が中央の主幹領域１０から枝状に分かれている形状をなしており、半導体チップブロック２とフレキシブル配線基板８との熱膨張率の差による寸法変化の差は、枝状の部分が変形することで吸収されるため、接続部５に発生する応力が緩和される。
また、不良チップ１ｂとフレキシブル配線基板８との電気的な分離は、不良チップ１ｂに対応する接続領域９を切断しておくことで確実に行われる。フレキシブル配線基板８は薄いため、接続領域９の切断は容易である。
なお、半導体チップブロック２のデバイス面の保護が必要な場合には、デバイス面の露出部分、あるいはフレキシブル配線基板８を含むデバイス面側の全面を、樹脂モールドなどにより保護するようにしてもよい。
【００２４】
以上、本発明を好ましい実施の形態により説明したが、本発明はこれらの実施の形態に限定されるものではなく本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、第１の実施の形態では、接続部を半導体チップ側に形成していたが、これに代え配線基板側に接続部を形成するようにしてもよい。また、接続部は、バンプ電極、ボール電極などフリップチップ実装技術において用いられている適宜の技術を用いて構成することができるものである。また、不良チップの表面に電極パッドが露出するのを防止するために、不良チップの表面上に絶縁性の被膜を形成するようにしてもよい。
【００２５】
【発明の効果】
以上説明したように、本発明は、半導体チップブロック２の中に不良チップを含むことを許容したものであるので、ウェハ上の良品チップのほとんどを使用することができ、製造ロスを低減して、半導体装置をローコストで製造することができる。
また、半導体チップブロックをフリップチップ方式により実装しているので、半導体装置のサイズが小さくできる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の製造方法を示す流れ図。
【図２】本発明の第１の実施の形態の半導体装置を示す断面図。
【図３】本発明の第１の実施の形態の半導体装置を示す上面図。
【図４】本発明の第２の実施の形態の半導体装置を示す断面図。
【図５】本発明の第２の実施の形態の半導体装置を示す下面図。
【図６】本発明の第３の実施の形態の半導体装置を示す断面図。
【図７】本発明の第３の実施の形態の半導体装置を示す下面図。
【図８】従来の半導体装置の構成を示す平面図。
【符号の説明】
１、１１ 半導体チップ
１ａ 良品チップ
１ｂ 不良チップ
２、１２ 半導体チップブロック
３、１３ 配線基板
４ 外部接続端子
５ 接続部
６ アンダーフィル樹脂
７ ボール電極
８ フレキシブル配線基板
９ 接続領域
１０ 主幹領域
１４ チップ側ボンディングパッド
１５ 基板側ボンディングパッド
１６ 共通パッド
１７ ボンディングワイヤ
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に大容量メモリモジュール等に適用し得る、複数のチップが分断されない状態で実装されたマルチチップ型の半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
複数のチップが分断されない状態で配線基板上に実装されている半導体装置としては、例えば、特開昭６１−１５９７５６号公報に記載された半導体装置が知られている。
図８は、上記公報に記載された従来の半導体装置の一例を示す平面図である。図８に示す従来の半導体装置は、１つの配線基板上に複数個の半導体チップを実装して構成されるマルチチップ型の半導体装置において、チップ側ボンディングパッド１４をそれぞれ有する４個の半導体チップ１１が分割されずに集合している半導体チップブロック１２と、表面に１個の共通パッド１６と４個の基板側ボンディングパッド１５を有し、半導体チップブロック１２が共通パッド１６部分にフェースアップ状態で電気接続される配線基板１３と、チップ側ボンディングパッド１４と基板側ボンディングパッド１５とを電気的に接続するボンディングワイヤ１７とを含んで構成される。
【０００３】
本従来例では、半導体チップ１１はダイオード素子であり、裏面側がカソードに表面側がアノードになっている。半導体チップ１１は、一般的には、いわゆるダイシング工程にて個別のチップ毎に分割されて使用されるが、本従来技術では、これらを個別に分割せずに複数個を集合させたままの半導体チップブロック１２としてウェハから切り出して使用する。
配線基板１３は、表面に１個の共通パッド１６と４個の基板側ボンディングパッド１５を有するプリント配線基板である。
半導体チップブロック１２のカソード側と配線基板１３との電気接続は、半導体チップブロック１２をフェースアップ状態で共通パッド１６にダイボンドすることでなされる。共通パッド１６は４個ある半導体チップ１全てに共通するパッドであるため、カソードコモン接続となる。
半導体チップブロック１２のアノード側と配線基板１３との電気接続は、４個の半導体チップ１１それぞれの表面にある４個のチップ側ボンディングパッド１４と、配線基板１３上にある４個の基板側ボンディングパッド１５とを、それぞれボンディングワイヤ１７で接続することでなされる。
【０００４】
以上のように、半導体チップ１１を個別に分割せずに複数個を集合させたままの半導体チップブロック１２として使用することで、複数個の半導体チップ１１を一括で取り扱えるようになるために作業が容易になり、また、半導体チップ１１を複数並べて実装する際に必要なチップ間の隙間を省けるために半導体装置のサイズを小型にできる。
【０００５】
【発明が解決しようとする課題】
図８に示した従来技術の第１の問題点は、製品コストが高くなることである。その理由は、半導体チップブロック１２に含まれる複数個の半導体チップ１１が全て良品であることを前提としているために、ウェハ上の良品チップの全てを使用することができずに製造ロスが発生するからである。
従来技術では、複数個ある半導体チップ１１のカソード側は共通パッド１６によって全て導通している。従って、内部ショートなどの不良チップが１つでも存在すると、半導体装置全体が不良になる。
これを避けるためには、半導体チップブロック１２をウェハから切り出す際に、半導体チップブロック１２に含まれる複数個の半導体チップ１が全て良品であるような部分を選んで切り出す必要がある。
しかし、この場合には、ウェハ上に存在する良品チップの全てを使用することはできなくなる。
ウェハ上に存在する良品チップの全てを使用するためには、ウェハ上の半導体チップ１１の全てが良品チップである必要があるが、実際には、ウェハ上には不良チップが存在する。
【０００６】
そのため、不良チップの周囲の良品チップのうちの何個かは必ず使用できなくなる。良品であるにもかかわらず使用できない半導体チップ１は製造ロスとなり、製品コストが上昇してしまう。
また、ウェハの良品歩留まりが一定であるとした場合、半導体チップブロック１２に不良チップが含まれてしまう確率は、半導体チップブロック１２を構成する半導体チップ１１の個数が多くなるほど大きくなる。
従って、従来技術では、より大規模なマルチチップ型半導体装置を製造する場合ほど製品コストが上昇する。
極端にいえば、ウェハ１枚全てを半導体チップブロック１２として使用するような大規模なマルチチップ半導体装置の場合には、全チップが良品のウェハ以外は使用できず、不良チップが１個でも存在するウェハは全て製造ロスとなる。
実際には、全てが良品チップであるウェハが得られる確率は非常に小さいため、ウェハ１枚全てを半導体チップブロック１２として使用するような大規模なマルチチップ半導体の製造は、従来技術では不可能である。
【０００７】
図８に示した従来技術の第２の問題点は、半導体装置のサイズが大きくなることである。その理由は、半導体チップブロック１２と配線基板１３との接続をボンディングワイヤにて行っているからである。
ボンディングワイヤで接続する場合、基板側ボンディングパッド１５は必ず半導体チップブロック１２の外側に配置されることになるため、半導体装置のサイズは半導体チップブロック１２のサイズよりも必ず大きくなる。
また、ボンディングワイヤ１７は、ボンディングパッド以外の部分との接触によるショート不良の発生を避けるために、半導体チップブロック１２の表面よりも高いところを通す必要がある。従って、厚さ方向についても半導体装置のサイズは大きくなってしまう。
本発明の課題は、上述した従来技術の問題点を解決することであって、その目的は、第１に、良品チップを可能な限り利用できるようにしてマルチチップ型半導体装置をローコストで製造できるようにすることであり、第２に、高集積化されたマルチチップ型半導体装置の小型・軽量化を実現できるようにすることである。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため、本発明によれば、１つの配線基板上に複数個の半導体チップを実装して構成されるマルチチップ型の半導体装置において、複数個の半導体チップが分割されずに集合している半導体チップブロックが、該半導体チップブロックのうちの良品チップのみが前記配線基板の配線と電気的に接続される態様にて、前記配線基板と結合されていることを特徴とする半導体装置、が提供される。
そして、好ましくは、前記半導体チップブロックの良品チップの電極と前記配線基板の配線とが、いずれかに形成された突起電極または導電性ボールを介して接続される。また、一層好ましくは、前記半導体チップブロックの各チップと前記配線基板との間にはアンダーフィル樹脂が充填されている。
【０００９】
また、上記の目的を達成するため、本発明によれば、
（１）ウェハ上に形成された各チップに対し試験を行い良品チップと不良チップとを区分けする工程と、
（２）ウェハを複数のチップを含む複数の半導体チップブロックに分断する工程と、
（３）前記半導体チップブロックを、良品のチップのみが配線基板上の配線と接続される態様にて配線基板と結合する工程と、
を含むことを特徴とする半導体装置の製造方法、が提供される。
そして、好ましくは、前記第（３）の工程においては、前記半導体チップブロックはフリップチップ方式にて配線基板と結合される。
【００１０】
［作用］
本発明の半導体装置では、半導体チップブロックが、良品チップのみが配線基板上の配線に接続される態様にて、配線基板にフリップチップ実装され、かつ、不良チップも含んだ半導体チップブロックと配線基板との間の全面にアンダーフィル樹脂が充填される。これにより、半導体チップブロックに含まれる不良チップは配線基板から電気的に確実に分離される。
【００１１】
一般に、フリップチップ実装においては、半導体チップあるいは配線基板にいわゆるバンプを形成し、ハンダ付けや圧着工法、圧接工法などにより電気的接続を行う。本発明の一実施の形態では、このバンプを良品チップにのみ形成して不良チップには形成しない。これにより、不良チップと配線基板との間には接続部が形成されないことになる。
但し、確実な分離を行うには、これだけでは不十分である。フリップチップ実装における半導体チップと配線基板との隙間は、小さいものでは数十μｍ以下になる。そのため、単に不良チップに接続部を形成しないだけでは、不良チップに少しの圧力が加わっただけで不良チップと配線基板とが接触してしまい、電気的に接続してしまう恐れがある。このような半導体装置では、取り扱いや機器への組み込みが困難となってしまう。
そこで本発明では、不良チップに接続部を形成しない構造としたうえで、さらに、絶縁性のアンダーフィル樹脂を不良チップも含んだ半導体チップブロックと配線基板との間の全面に充填する。
これにより、不良チップに圧力が加わっても配線基板と接触することがなくなるため、不良チップと配線基板とを電気的に確実に分離することができる。そして、不良チップに接続部を形成しない構成を採用した場合には、配線基板の配線を形成するためのマスクを変更することなく対応することが可能であるため、製造コストを抑えることができる。
【００１２】
また、本発明の半導体装置では、半導体チップブロックはフリップチップボンディング方式により実装される。ワイヤレスボンディング方式を採用したことにより、配線基板上の半導体チップブロックの外側にボンディングパッドを形成する必要がなくなり、また、フライングワイヤを通さなくても良くなることにより、半導体装置のサイズを小型化することができる。
さらに、本発明の一実施の形態では、外部と電気的に接続するための外部接続端子が、ボール電極によって構成される。ボール電極によって構成される場合には、外部接続端子を配線基板の下側に形成することができるため、半導体装置のサイズを半導体チップブロックと同一サイズ程度にすることができ、装置の一層の小型化が図れる。
また、本発明の他の実施の形態では、配線基板は、複数個の半導体チップそれぞれと電気的に接続される複数の接続領域が中央の主幹領域から枝状に分かれている形状をなしており、かつ、半導体チップブロックのうちの不良チップに対応する接続領域が切断されているフレキシブル配線基板によって構成することができる。
この構造は、半導体チップブロックとフレキシブル配線基板との熱膨張率の差により接続部に発生する応力の緩和を目的としたものである。熱膨張時の半導体チップブロックとフレキシブル配線基板との寸法変化の差は、枝状の部分が変形することで吸収され、接続部に発生する応力が緩和される。
さらに、不良チップとフレキシブル配線基板との電気的な分離は、不良チップに対応する接続領域を切断しておくことで確実に行われる。フレキシブル配線基板は薄いため、接続領域の切断は容易である。また、フレキシブル配線基板の接続領域の切断によって不良チップとの非接続を実現することができるため、個別事例に対応したマスクを用意する必要はなく、製造コストの上昇を抑えることができる。
【００１３】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
図１は、本発明の第１の実施の形態の半導体装置の製造工程を示す流れ図である。まず、ステップＳ１において、前処理工程の終了したウェハに対し、チップ毎に試験を行い、良品チップと不良チップとの区分けを行う。次に、ステップＳ２において、良品チップと判定されたチップ上にのみ接続部となるバンプ電極を形成する。次いで、ステップＳ３において、ダイシングを行い複数のチップ（本実施の形態では４ｘ２の８チップ）を含む半導体チップブロックを切り出す。この半導体チップブロックには不良チップが含まれることが許容されている。次に、ステップＳ４において、切り出された半導体チップブロックをフリップチップボンディング方式により配線基板上にマウントする。このとき、接続部が形成されていない不良チップは配線基板上の配線とは接続されない。その後、ステップＳ５において、樹脂を注入して配線基板−半導体チップブロック間にアンダーフィル樹脂を形成する。
【００１４】
図２は、本発明の第１の実施の形態の半導体装置の断面図であり、図３は、その上面図である。
図２、図３を参照すると、本実施の形態の半導体装置では、４個×２列の合計８個の半導体チップ１が分割されずに集合している半導体チップブロック２が、端部に接栓端子である外部接続端子４が形成された配線基板３上に搭載されている。半導体チップブロック２には、良品チップ１ａと不良チップ１ｂとが混在している。そして、良品チップ１ａにのみ接続部５が形成されていることにより、半導体チップブロック２のうちの良品チップ１ａのみが、配線基板３と電気的に接続されている。半導体チップブロック２と配線基板３との間にはアンダーフィル樹脂６が充填されている。
【００１５】
半導体チップ１は、例えばフラッシュメモリやロジックＩＣなどの、表面に集積回路を有する半導体素子であり、一般的には、いわゆるダイシング工程にて個々のチップ毎にウェハから切り出されて使用されるものである。
半導体チップブロック２は、この半導体チップ１が個々に分割されずに４個×２列の合計８個の集合体としてウェハから切り出されたものであり、電気試験によって良品チップ１ａと不良チップ１ｂとがあらかじめ判別されている。
配線基板３は、半導体チップ１どうしおよび半導体チップ１−外部接続端子４間を電気的に接続するための配線パターンが形成されたプリント配線基板である。
外部接続端子４は、本半導体装置を外部の機器にコネクタ接続するための接栓端子である。外部接続端子４を、半田付け、異方性導電樹脂接続、などの他の接続方法によって外部機器に接続するようにすることも可能である。
【００１６】
従来技術の項で説明したように、半導体チップブロック２に含まれる複数個の半導体チップ１が全て良品であることを前提とした構造の場合には、製品コストが高くなってしまうという問題がある。そこで、本発明においては、半導体チップブロック２の中に不良チップ１ｂを含んでもかまわないこととし、良品チップ１ａのみを配線基板３と接続して不良チップ１ｂと配線基板３とは電気的に接続しない構造としている。この場合、最終製品として良品チップ１ａの個数が異なるものができあがることになるが、良品チップ１ａの個数に応じて製品の等級と価格を設定して販売すればよい。
【００１７】
この構造であれば、ウェハ上の良品チップ１ａのほとんどを使用することが可能で、製造ロスを低減できるため、製品のローコスト化が可能となる。また、ウェハ１枚全てを半導体チップブロック２として使用するような大規模なマルチチップ半導体装置の製造も可能である。
また、半導体チップブロック２と配線基板３との接続をワイヤボンディングで行う構造の場合には、半導体装置のサイズが大きくなってしまうという問題がある。
そこで、本発明においては、半導体チップブロック２は配線基板３にフリップチップ実装される構造としている。
フリップチップ実装であれば、基板側のボンディングパッドは半導体チップブロック１の下に配置されるため、半導体装置のサイズを半導体チップブロック２のサイズと同等程度にできる。また、ワイヤの飛び出しがないため、厚さ方向についても半導体装置のサイズを小さくできる。
【００１８】
以上のように、本発明の半導体装置では、良品チップ１ａと不良チップ１ｂが混在している半導体チップブロック２を配線基板３にフリップチップ実装しているが、このとき、半導体チップブロック２に含まれる不良チップ１ｂと配線基板３とをどのようにして電気的に確実に分離するかが問題になる。本発明のポイントの一つは、半導体チップブロック２を配線基板３にフリップチップ実装し、かつ、不良チップ１ｂと配線基板３とを電気的に確実に分離することにある。
そのため、本発明の半導体装置では、半導体チップ１と配線基板３とを電気的に接続する接続部５を、半導体チップブロック２のうちの良品チップ１ａにのみ形成し、かつ、アンダーフィル樹脂６を、不良チップ１ｂも含んだ半導体チップブロック２と配線基板３との間の全面に充填する構造としている。
【００１９】
一般に、フリップチップ実装においては、半導体チップ１あるいは配線基板３にいわゆるバンプを形成し、ハンダ付けや圧着工法、圧接工法などにより電気的接続を行う。本発明では、このバンプを良品チップ１ａにのみ形成して不良チップ１ｂには形成しない。これにより、不良チップ１ｂと配線基板３との間には接続部が形成されないことになる。
但し、確実な分離を行うには、これだけでは不十分である。フリップチップ実装における半導体チップ１と配線基板３との隙間は、小さいものでは数十μｍ以下になる。そのため、単に不良チップ１ｂに接続部５を形成しないだけでは、不良チップ１ｂに少しの圧力が加わっただけで、不良チップ１ｂと配線基板３とが接触してしまい、電気的に接続してしまう恐れがある。このような半導体装置では、取り扱いや機器への組み込みが困難となってしまう。
そこで本発明では、不良チップ１ｂに接続部５を形成しない構造としたうえで、さらに、アンダーフィル樹脂６を不良チップ１ｂも含んだ半導体チップブロック２と配線基板３との間の全面に充填する。
【００２０】
アンダーフィル樹脂６は、フリップチップ実装において信頼性を高めるための手段として一般的に用いられるものである。アンダーフィルとして用いられる樹脂材料には絶縁性のものと異方導電性のものとがあるが、本発明で使用するアンダーフィル樹脂６は、当然のことながら絶縁性のものである。
不良チップ１ｂと配線基板３との間に絶縁性のアンダーフィル樹脂６が充填されることで、不良チップ１ｂに圧力が加わっても配線基板３と接触することがなくなるため、不良チップ１ｂと配線基板３とを電気的に確実に分離することができる。
【００２１】
［第２の実施の形態］
図４は、本発明の第２の実施の形態の半導体装置を示す断面図であり、図５はその下面図である。
図４、図５に示す本実施の形態の半導体装置は、図２、図３に示した第１の実施の形態の半導体装置の外部接続端子４を、ボール電極７に代えたものである。
本実施の形態では、半導体装置と外部の機器とを電気的に接続するための端子としてボール電極７を使用するが、ボール電極７は配線基板３の下側に形成することができるため、半導体装置のサイズを半導体チップブロック２と同一サイズ程度にすることができ、一層の小型化が図れる。
【００２２】
［第３の実施の形態］
図６は、本発明の第３の実施の形態の半導体装置を示す断面図であり、図７はその下面図である。
図６、図７に示す本実施の形態の半導体装置は、図２、図３に示した第１の実施の形態の半導体装置の配線基板３を、各半導体チップ１とそれぞれ電気的に接続される複数の接続領域９が中央の主幹領域１０から枝状に分かれている形状をなしており、さらに、不良チップ１ｂに対応する接続領域９が切断されているフレキシブル配線基板８に代えて構成したものである。
図２、図３に示した第１の実施の形態の半導体装置の場合、半導体装置の温度が変化すると、半導体チップブロック２と配線基板３との熱膨張率の差による寸法変化量の差で接続部５には応力が発生し、接続信頼性が低下する。この応力は、半導体チップ１を個別に実装した場合に比べて、サイズが大きい半導体チップブロック２を実装した場合の方が大きくなる。
そこで、本第３の実施の形態では、接続部５に発生する応力の緩和を目的として、図２、図３に示した第１の実施の形態の配線基板３の代わりにフレキシブル配線基板８を用いる。
【００２３】
このフレキシブル配線基板８は接続領域９が中央の主幹領域１０から枝状に分かれている形状をなしており、半導体チップブロック２とフレキシブル配線基板８との熱膨張率の差による寸法変化の差は、枝状の部分が変形することで吸収されるため、接続部５に発生する応力が緩和される。
また、不良チップ１ｂとフレキシブル配線基板８との電気的な分離は、不良チップ１ｂに対応する接続領域９を切断しておくことで確実に行われる。フレキシブル配線基板８は薄いため、接続領域９の切断は容易である。
なお、半導体チップブロック２のデバイス面の保護が必要な場合には、デバイス面の露出部分、あるいはフレキシブル配線基板８を含むデバイス面側の全面を、樹脂モールドなどにより保護するようにしてもよい。
【００２４】
以上、本発明を好ましい実施の形態により説明したが、本発明はこれらの実施の形態に限定されるものではなく本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、第１の実施の形態では、接続部を半導体チップ側に形成していたが、これに代え配線基板側に接続部を形成するようにしてもよい。また、接続部は、バンプ電極、ボール電極などフリップチップ実装技術において用いられている適宜の技術を用いて構成することができるものである。また、不良チップの表面に電極パッドが露出するのを防止するために、不良チップの表面上に絶縁性の被膜を形成するようにしてもよい。
【００２５】
【発明の効果】
以上説明したように、本発明は、半導体チップブロック２の中に不良チップを含むことを許容したものであるので、ウェハ上の良品チップのほとんどを使用することができ、製造ロスを低減して、半導体装置をローコストで製造することができる。
また、半導体チップブロックをフリップチップ方式により実装しているので、半導体装置のサイズが小さくできる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の製造方法を示す流れ図。
【図２】本発明の第１の実施の形態の半導体装置を示す断面図。
【図３】本発明の第１の実施の形態の半導体装置を示す上面図。
【図４】本発明の第２の実施の形態の半導体装置を示す断面図。
【図５】本発明の第２の実施の形態の半導体装置を示す下面図。
【図６】本発明の第３の実施の形態の半導体装置を示す断面図。
【図７】本発明の第３の実施の形態の半導体装置を示す下面図。
【図８】従来の半導体装置の構成を示す平面図。
【符号の説明】
１、１１ 半導体チップ
１ａ 良品チップ
１ｂ 不良チップ
２、１２ 半導体チップブロック
３、１３ 配線基板
４ 外部接続端子
５ 接続部
６ アンダーフィル樹脂
７ ボール電極
８ フレキシブル配線基板
９ 接続領域
１０ 主幹領域
１４ チップ側ボンディングパッド
１５ 基板側ボンディングパッド
１６ 共通パッド
１７ ボンディングワイヤ
Claims (11)
- １つの配線基板上に複数個の半導体チップを実装して構成されるマルチチップ型の半導体装置において、複数個の半導体チップが分割されずに集合している半導体チップブロックが、該半導体チップブロックのうちの良品チップのみが前記配線基板の配線と電気的に接続される態様にて、前記配線基板と結合されていることを特徴とする半導体装置。
- 前記半導体チップブロックの良品チップの電極と前記配線基板の配線とが、いずれかに形成された突起電極または導電性ボールを介して接続されていることを特徴とする請求項１に記載の半導体装置。
- 前記半導体チップブロックの不良チップの表面上には絶縁性被膜が形成されていることを特徴とする請求項１または２に記載の半導体装置。
- 前記半導体チップブロックの各チップと前記配線基板との間にはアンダーフィル樹脂が充填されていることを特徴とする請求項２に記載の半導体装置。
- 前記配線基板の前記半導体チップブロックが実装された側と反対側の面には、外部との電気的な接続のための外部接続端子として、ボール電極が形成されていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
- 前記配線基板の端部には、外部との電気的な接続のための外部接続端子として、接栓端子が設けられていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
- 前記配線基板は、複数個の前記半導体チップそれぞれと電気的に接続される複数の接続領域が主幹領域から枝状に分かれている形状をなしており、さらに、前記半導体チップブロックのうちの不良チップに対応する前記接続領域が切断されているフレキシブル配線基板であることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
- （１）ウェハ上に形成された各チップに対し試験を行い良品チップと不良チップとを区分けする工程と、
（２）ウェハを複数のチップを含む複数の半導体チップブロックに分断する工程と、
（３）前記半導体チップブロックを、良品のチップのみが配線基板上の配線と接続される態様にて配線基板と結合する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第（３）の工程においては、前記半導体チップブロックはフリップチップ方式にて配線基板と結合されることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記第（１）の工程において不良品と判定されたチップの表面に、絶縁性の被膜が形成される工程が付加されることを特徴とする請求項８または９に記載の半導体装置の製造方法。
- 前記第（１）の工程において良品と判定されたチップの電極パッド上のみに、若しくは、前記第（１）の工程において良品と判定されたチップと接続される前記配線基板のパッド上のみに、バンプ電極またはボール電極を形成する工程が付加されることを特徴とする請求項８から１０のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002069574A JP3627238B2 (ja) | 2002-03-14 | 2002-03-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002069574A JP3627238B2 (ja) | 2002-03-14 | 2002-03-14 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273313A JP2003273313A (ja) | 2003-09-26 |
| JP3627238B2 true JP3627238B2 (ja) | 2005-03-09 |
Family
ID=29200373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002069574A Expired - Fee Related JP3627238B2 (ja) | 2002-03-14 | 2002-03-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3627238B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4400441B2 (ja) * | 2004-12-14 | 2010-01-20 | 三菱電機株式会社 | 半導体装置 |
| KR100905779B1 (ko) | 2007-08-20 | 2009-07-02 | 주식회사 하이닉스반도체 | 반도체 패키지 |
| JP2013038351A (ja) * | 2011-08-11 | 2013-02-21 | Sumitomo Electric Ind Ltd | 電力用半導体装置 |
| JP2013149805A (ja) * | 2012-01-19 | 2013-08-01 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
| KR20140123129A (ko) | 2013-04-10 | 2014-10-22 | 삼성전자주식회사 | 반도체 패키지 |
-
2002
- 2002-03-14 JP JP2002069574A patent/JP3627238B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003273313A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7279780B2 (en) | Quad flat no-lead (QFN) grid array package, method of making and memory module and computer system including same | |
| US8659151B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8278147B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8174105B2 (en) | Stacked semiconductor package having discrete components | |
| KR100415279B1 (ko) | 칩 적층 패키지 및 그 제조 방법 | |
| US20020056899A1 (en) | Semiconductor chip and semiconductor device having a chip-on-chip structure | |
| US20190273000A1 (en) | Semiconductor device packages and structures | |
| US7667473B1 (en) | Flip-chip package having thermal expansion posts | |
| US6677219B2 (en) | Method of forming a ball grid array package | |
| KR19990006158A (ko) | 볼 그리드 어레이 패키지 | |
| US20090039509A1 (en) | Semiconductor device and method of manufacturing the same | |
| US11362057B2 (en) | Chip package structure and manufacturing method thereof | |
| JP4942420B2 (ja) | フリップチップボンデッドパッケージ | |
| JP3627238B2 (ja) | 半導体装置およびその製造方法 | |
| US8975745B2 (en) | Packaged microelectronic devices recessed in support member cavities, and associated methods | |
| US20210375770A1 (en) | Semiconductor package structure comprising rigid-flexible substrate and manufacturing method thereof | |
| KR101013548B1 (ko) | 스택 패키지 | |
| CN112397497A (zh) | 半导体封装件 | |
| KR20100050976A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| JP4030363B2 (ja) | 半導体装置 | |
| WO1999028970A1 (fr) | Dispositif a semi-conducteur et procede de production | |
| KR100876876B1 (ko) | 칩 스택 패키지 | |
| KR20100030499A (ko) | 플립 칩 패키지 및 그의 제조방법 | |
| JP2009123923A (ja) | 半導体装置及びその製造方法 | |
| KR19990003720A (ko) | 반도체 패키지의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |