JP2013149805A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013149805A JP2013149805A JP2012009502A JP2012009502A JP2013149805A JP 2013149805 A JP2013149805 A JP 2013149805A JP 2012009502 A JP2012009502 A JP 2012009502A JP 2012009502 A JP2012009502 A JP 2012009502A JP 2013149805 A JP2013149805 A JP 2013149805A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor device
- individualized
- wiring layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】個片化要素部は、複数の半導体チップが設けられた半導体ウェハを切断して得られる、連続した少なくとも2つ以上の半導体チップを有する。個片化要素部内のすべての個別チップ領域の主電極3どうしは、個片化要素部のおもて面側から順に積層された第2〜4主電極配線層3−2〜3−4によって階層的に接続され導通されている。個片化要素部の最表面には、配線構造の第4層を構成する第4主電極配線層3−4のみが露出される。個片化要素部内のすべての個別チップ領域の第1制御電極配線層4−1どうしは、個片化要素部のおもて面側から順に積層された第2〜4制御電極配線層4−2〜4−4によって階層的に接続され導通されている。個片化要素部2の最表面に、配線構造の第4層を構成する第4制御電極配線層4−4のみが露出される。
【選択図】図3
Description
図1,2は、実施の形態1にかかる製造途中の半導体装置の構成を示す平面図である。また、図3は、実施の形態1にかかる半導体装置に搭載される半導体チップを示す平面図である。図4は、図3の切断線A−A’における断面構造を示す断面図である。図5は、図3の切断線B−B’における断面構造を示す断面図である。図1には、半導体ウェハ10のダイシングライン2aを示す。図2には、ダイシングライン2aに囲まれた領域に配置される複数の半導体チップ1を示す。
図10は、実施の形態2にかかる半導体装置に搭載される半導体チップを示す平面図である。図11は、図10の切断線C−C’における断面構造を示す断面図である。図12は、図10の切断線D−D’における断面構造を示す断面図である。実施の形態2にかかる半導体装置が実施の形態1にかかる半導体装置と異なるのは、各個別チップ領域1の並列接続に加えて、さらに、各個別チップ領域1を直列に接続する配線構造を備えたことである。各個別チップ領域1の直列接続とは、個別チップ領域1のおもて面電極(主電極3や制御電極4)と、当該個別チップ領域に隣り合う他の個別チップ領域の裏面電極とを接続した構成である。
図13は、実施の形態3にかかる半導体装置の要部を示す平面図である。また、図14は、図13の切断線E−E’における断面構造を示す断面図である。図15は、図13の切断線F−F’における断面構造を示す断面図である。図13には、実施の形態3にかかる半導体装置50に搭載される個片化要素部40のみを示す。また、図13に示す個片化要素部40には、各個別チップ領域1に跨って形成される配線構造の第1層および最表面層(第1,3主電極配線層43−1,43−4および第1,3制御電極配線層44−1,44−3)のみを図示する。実施の形態3にかかる半導体装置50が実施の形態1にかかる半導体装置と異なるのは、不良と判断された個別チップ領域(以下、不良個別チップ領域とする)31を絶縁性の材料からなる第1〜3マスク部33〜35によって覆い、半導体装置50の導電部から分離したことである。
個片化要素部が配線基板に一体化された半導体装置について説明する。図16は、実施の形態4にかかる半導体装置を示す断面図である。図16に示すように、複数の個片化要素部62−1,62−2は、単一の外部パッケージに搭載されて個別ユニット70が構成されている。個片化要素部62−1,62−2の構成は、実施の形態1〜3の個片化要素部の構成と同様である。複数の個片化要素部62−1,62−2は、個別ユニット70を構成する2つの配線基板72,82の間に挟まれるように配置されている。
2 個片化要素部
3 主電極
3−1〜3−4 主電極配線層
4 制御電極
4−1〜4−4 制御電極配線層
5−5 絶縁保護膜
Claims (11)
- 複数の半導体チップが設けられた半導体ウェハを切断して得られる、連続した少なくとも2つ以上の半導体チップを有する個片化要素部と、
前記複数の半導体チップにそれぞれ設けられた半導体素子と、
前記個片化要素部を構成する少なくとも2つ以上の前記半導体チップに跨って設けられ、少なくとも2つ以上の当該半導体チップにそれぞれ設けられた前記半導体素子の電極をそれぞれ選択的に露出する絶縁層と、
前記絶縁層の少なくとも2つ以上の開口部内にそれぞれ埋め込まれ、当該開口部に露出する前記半導体チップの前記半導体素子の電極どうしを接続する配線層と、
を備えることを特徴とする半導体装置。 - 前記配線層は、多層からなる前記絶縁層内に階層的に設けられた多層構造を有することを特徴とする請求項1に記載の半導体装置。
- 前記配線層は、前記個片化要素部を構成する少なくとも2つ以上の前記半導体チップに設けられた前記半導体素子の、前記個片化要素部の同一主面側の電極どうしを接続することを特徴とする請求項1または2に記載の半導体装置。
- 前記個片化要素部を構成する少なくとも2つ以上の前記半導体チップの、隣り合う当該半導体チップ間に設けられたスルーホールと、
前記スルーホール内に埋め込まれた貫通電極と、
をさらに備え、
前記貫通電極は、前記個片化要素部を構成する前記半導体チップに設けられた前記半導体素子の、前記個片化要素部の一方の主面側の電極と、前記個片化要素部を構成する他の前記半導体チップに設けられた前記半導体素子の、前記個片化要素部の他方の主面側の電極とを接続することを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。 - 前記個片化要素部を構成する少なくとも2つ以上の前記半導体チップのうち、一部の当該半導体チップに設けられた前記半導体素子の電極は絶縁膜で覆われていることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
- 複数の前記個片化要素部と接合され、複数の当該個片化要素部の前記配線層どうしを接続する配線基板をさらに備え、
前記配線基板と複数の前記個片化要素部との間には、前記個片化要素部上に設けられた前記絶縁層および前記配線層を覆う封止材が充填されていることを特徴とする請求項1〜5のいずれか一つに記載の半導体装置。 - 半導体ウェハの複数の半導体チップ領域にそれぞれ半導体素子を形成する素子形成工程と、
連続した少なくとも2つ以上の前記半導体チップ領域を有する個片化要素単位に、前記半導体ウェハの同一主面側の表面に跨って絶縁層を形成する絶縁層形成工程と、
前記絶縁層を選択的に除去し、個片化要素単位で連続した少なくとも2つ以上の前記半導体チップ領域の前記半導体素子の電極をそれぞれ選択的に露出する露出工程と、
個片化要素単位で連続した少なくとも2つ以上の前記半導体チップ領域の前記半導体素子の電極に電気的に接続された配線層を形成する配線層形成工程と、
前記絶縁層および前記配線層が形成された連続した少なくとも2つ以上の前記半導体チップ領域を、前記半導体ウェハから個片化要素単位に切断する切断工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記素子形成工程の後、前記切断工程の前に、前記絶縁層形成工程、前記露出工程および前記配線層形成工程を繰り返し行い、多層からなる前記絶縁層内に階層的に設けられた多層構造を有する前記配線層を形成することを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記絶縁層形成工程の前に、
個片化要素単位で連続した少なくとも2つ以上の前記半導体チップ領域の、隣り合う当該半導体チップ領域間にスルーホールを形成する工程と、
前記スルーホールに貫通電極を埋め込む工程と、
前記貫通電極に、前記個片化要素部を構成する前記半導体チップ領域に設けられた前記半導体素子の、前記個片化要素部の一方の主面側の電極、および前記個片化要素部を構成する他の前記半導体チップ領域に設けられた前記半導体素子の、前記個片化要素部の他方の主面側の電極を接続する工程と、
をさらに含むことを特徴とする請求項7または8に記載の半導体装置の製造方法。 - 前記絶縁層形成工程の前に、
前記半導体チップ領域に設けられた前記半導体素子の特性を判定する判定工程と、
前記判定工程によって不良と判定された前記半導体チップ領域に設けられた前記半導体素子を絶縁膜で覆う工程と、
をさらに含むことを特徴とする請求項7〜9のいずれか一つに記載の半導体装置の製造方法。 - 前記切断工程の後、
個片化要素単位で切断された連続した少なくとも2つ以上の前記半導体チップ領域を有する前記個片化要素部の前記配線層どうしを接続する配線基板に、複数の前記個片化要素部を接合する工程と、
前記配線基板と当該配線基板に接合された複数の前記個片化要素部との間に、前記個片化要素部上に設けられた前記絶縁層および前記配線層を覆う封止材を充填する工程と、
をさらに含むことを特徴とする請求項7〜10のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009502A JP2013149805A (ja) | 2012-01-19 | 2012-01-19 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009502A JP2013149805A (ja) | 2012-01-19 | 2012-01-19 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013149805A true JP2013149805A (ja) | 2013-08-01 |
Family
ID=49047018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012009502A Pending JP2013149805A (ja) | 2012-01-19 | 2012-01-19 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013149805A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112993023A (zh) * | 2019-12-17 | 2021-06-18 | 三菱电机株式会社 | 半导体模块以及半导体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01235264A (ja) * | 1988-03-15 | 1989-09-20 | Toshiba Corp | 半導体集積回路装置 |
JP2001223319A (ja) * | 1999-11-30 | 2001-08-17 | Nissan Motor Co Ltd | 半導体実装構造およびこれに用いる半導体チップセット |
JP2003273313A (ja) * | 2002-03-14 | 2003-09-26 | Nec Corp | 半導体装置およびその製造方法 |
JP2011243596A (ja) * | 2010-05-14 | 2011-12-01 | Panasonic Corp | パッケージ部品の製造方法およびパッケージ部品 |
-
2012
- 2012-01-19 JP JP2012009502A patent/JP2013149805A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01235264A (ja) * | 1988-03-15 | 1989-09-20 | Toshiba Corp | 半導体集積回路装置 |
JP2001223319A (ja) * | 1999-11-30 | 2001-08-17 | Nissan Motor Co Ltd | 半導体実装構造およびこれに用いる半導体チップセット |
JP2003273313A (ja) * | 2002-03-14 | 2003-09-26 | Nec Corp | 半導体装置およびその製造方法 |
JP2011243596A (ja) * | 2010-05-14 | 2011-12-01 | Panasonic Corp | パッケージ部品の製造方法およびパッケージ部品 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112993023A (zh) * | 2019-12-17 | 2021-06-18 | 三菱电机株式会社 | 半导体模块以及半导体装置 |
CN112993023B (zh) * | 2019-12-17 | 2024-07-12 | 三菱电机株式会社 | 半导体模块以及半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN210182362U (zh) | 芯片结构 | |
TWI585910B (zh) | 扇出型背對背晶片堆疊封裝構造及其製造方法 | |
JP4539773B2 (ja) | 半導体装置およびその製造方法 | |
US8642389B2 (en) | Method of manufacturing a semiconductor device | |
US20150041976A1 (en) | Semiconductor device sealed in a resin section and method for manufacturing the same | |
TWI628757B (zh) | 終極薄扇出型晶片封裝構造及其製造方法 | |
US9202753B2 (en) | Semiconductor devices and methods of producing these | |
US8786111B2 (en) | Semiconductor packages and methods of formation thereof | |
US9852995B1 (en) | Semiconductor device | |
US20140206109A1 (en) | Method of Manufacturing and Testing a Chip Package | |
TW201411782A (zh) | 半導體封裝件及其製法與中介板結構 | |
JP6380946B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016134516A (ja) | 半導体装置およびその製造方法 | |
US20160372393A1 (en) | Laminar Structure, a Semiconductor Device and Methods for Forming Semiconductor Devices | |
JP6662602B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US20210183799A1 (en) | Ultra-thin multichip power devices | |
JP6305778B2 (ja) | パワーモジュールおよびその製造方法 | |
JP2013149805A (ja) | 半導体装置および半導体装置の製造方法 | |
TW202125768A (zh) | 公共源極平面網格陣列封裝 | |
TW201013859A (en) | Method of manufacturing semiconductor device | |
CN112701089A (zh) | 集成电路封装结构、集成电路封装单元及相关制造方法 | |
TW201628150A (zh) | 半導體裝置 | |
JP2011243800A (ja) | 半導体装置の製造方法 | |
JP4946693B2 (ja) | 半導体装置 | |
WO2023080090A1 (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160315 |