CN104008998A - 多芯片层叠封装方法 - Google Patents

Abstract

本发明公开了一种在制程中开盲孔，从而能够综合前通孔方法和后通孔方法的优点，分割成单体前，芯片的主体结构基本成型，减少了工序间的重复作业，降低了成本，并提高了效率。且堆叠时通过匹配焊接成型，效率也比较高。

Description

多芯片层叠封装方法

技术领域

本发明涉及一种多芯片层叠封装结构和封装方法。

背景技术

在半导体器件的制造工艺中，将一个或多个半导体芯片安装到引线框架或基板上并以引线键合或倒装芯片（Flip chip）方式将芯片外引脚与基板相应引脚相连接，然后使用如树脂进行密封，之后用切割刀具切割封装基板从而形成具有特定功能的单个封装体。

根据不同的应用，将上述单个封装体进行组装，这样即制造出各式各样的半导体器件，该半导体器件广泛应用在微机电系统、个人计算机、移动电话、服务器等电子设备中。

但是从80年代中后期开始，电子产品外观上朝着轻、薄、小型化方向发展，性能上则多功能化方向发展。相应外观上的要求，促使半导体器件及单个封装体也需要小型化、薄型化；而高性能电子器件的市场需求对电路组装技术提出了相应的要求：（1）高密度化；（2）高速度化。

为适应对性能、高密度化、高速度化的要求，半导体产业已经从2D（二维）封装转向电连接更短的3D（三维）封装，从而越来越多的3D堆叠封装形式如雨后春笋般涌现，堆叠层数由原来的两层、三层发展到现在的十层以上，这种发展趋势虽然在功能上满足了封装体高密度化，高速度化的需求，但是对于技术要求也相应提高，设备昂贵，工艺能力受到极大的挑战，同时不同工序间不断重复，造成工序间停留时间的增加，其成为现在对电子产品轻、薄、小要求的关键制约因素。

目前三维堆叠封装广泛采用的方法是逐一堆叠和硅通孔（TSV，Through Silicon Vias，又叫通过硅片通道、硅穿孔）技术，封装体减薄。例如硅通孔技术，它是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案。由于硅通孔技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，然而当封装体层数比较多时，以上方法对于技术和设备要求很高，同时不同工序间停留时间比较长，造成成本提高。

发明内容

因此，本发明的目的在于提供一种多芯片层叠封装方法，降低成本，并解决工序间因为逐层堆叠造成的工序间重复作业的问题。

本发明采用以下技术方案：

一种多芯片层叠封装方法，应用于三维封装体，将位于最上面的芯片记为表层芯片，其余为中间芯片，中间芯片的制作方法包括以下步骤：

1）于晶圆的下表面布线，形成下表面布线层；

2）于下表面布线层上覆盖下表面钝化层；

3）在预定的焊盘位置蚀刻下表面钝化层直至下表面布线层，形成焊盘点位；

4）在步骤3）形成的焊盘点位制作焊盘，用以接出下表面布线层；

5）于晶圆的上表面需要减薄的厚度处制作上表面布线层；

6）于上表面布线层上覆盖上表面钝化层；

7）在预定的焊盘位置蚀刻上表面钝化层直至上表面布线层，形成焊盘点位；

8）在步骤7）形成的焊盘点位制作焊盘，用以接出上表面布线层；

9）在给定的区域从下表面制作盲孔直至上表面布线层；

10）在盲孔内制作电连接结构，以连接上表面布线层与下表面布线层；

11）在上表面钝化层上生长硅；

12）对生长硅后的晶圆进行切割，研磨，分离生成单颗晶片；

13）在单颗晶片上匹配焊盘制作凸点，形成中间芯片。

将表层芯片、中间芯片和基板通过凸点连接后进行封装。

上述多芯片层叠封装方法，具体地，在盲孔内制作电连接结构的方法是使用表面溅射工艺在盲孔的表面溅镀导电层，生成导电层。

优选地，生成导电层后余下的内孔内进行封装料的填充。

优选地，当芯片间或者芯片与基板间的焊盘分布无法匹配时，按照相对位于下面的芯片的焊盘分布对上面的芯片利用重新布线技术进行重新布线。

在一些实施例中，凸点连接采用回流焊进行焊接。

优选地，焊盘匹配凸点采用回流焊焊接在焊盘上形成凸点。

具体地，对生长硅后的晶圆进行切割时，从硅所在的面切割，并割穿硅所在侧钝化层，然后进行研磨。

依据本发明，区别于用TSV（硅直通孔）工艺连接芯片的3D（三维）堆叠方法中前通孔（Via First，又叫先通孔）方法和后通孔（Via Last）方法直接开通孔的方法，在制程中开盲孔，从而能够综合前通孔方法和后通孔方法的优点，分割成单体前，芯片的主体结构基本成型，减少了工序间的重复作业，降低了成本，并提高了效率。且堆叠时通过匹配焊接成型，效率也比较高。

附图说明

图1为依据本发明的一种研磨前底层芯片。

图2为依据本发明的一种两层芯片堆叠刨面示意图。

图3为依据本发明的一种多层芯片堆叠刨面示意图。

具体实施方式

TSV技术是英特尔公司的工程师首先为未来的80核处理器产品开发的，通过轻薄化的结构用以在较小的面积和体积上集成足够多的内存芯片。

尽管ＣＩＳ（ＣＭＯＳ图形传感器）硅片级封装技术中的TSV最终是后道技术，但以TSV实现的三维堆叠仍可用不同的手段实现，从前通孔(Via First)方法(前道工艺)到后通孔(Via Last)方法(后道工艺)。在电性能、填充材料及成本方面，这些不同的通孔工艺各有其优缺点。

其中Via First是没有做任何CMOS工艺前在空白硅片上制作通孔的工艺。因此，由于其在硅片制造过程中所处的位置，它可以由CMOS制造厂家，甚至是供应厂商实行，而不用在封装公司进行。

需要注意的是，由于后续的CMOS制造步骤，这些制造步骤的工艺温度通常在1000摄氏度以上，Via First会因此受到影响。但可以在某些工艺方面降低难度。

而Via First则是在CMOS器件即将完成和硅片减薄工艺前，此时的CMOS结构已完成钝化，硅片不会在受到高温循环影响，某些结构部分允许使用不必耐受高温的材料。

依据本发明，则兼具Via First和Via Last工艺的优点，具体表现在以下方面：

首先关于厚度，是指在芯片法向的如第一芯片1的两个面之间的距离。

另外，TSV可能能够满足10个以上的芯片层叠封装，除了表层芯片，如第一芯片1和底层芯片，如第三芯片3外，其余芯片的连接结构基本一致，因此，实施例中采用最多三个芯片的结构，也能够清楚的说明本发明的构思和原理。

一般而言，引入TSV工艺将传统的芯片之间的引线连接方式彻底改变，通过在芯片晶圆上开凿微型导孔来实现上下的导通，从而在封装流程中就放弃了金属引线键合工艺，从而增加了刻蚀和钻孔等步骤。

TSV工艺的具体流程基本包含以下：贴膜→打磨→刻蚀→绝缘层处理→钻孔→溅镀→贴装→切割。这种工艺将集成电路垂直堆叠，这里的垂直堆叠时芯片的法向，在更小的面积上可以大幅提升芯片性能并增加芯片功能，但是TSV的最大障碍就是工艺成本。

依据本发明的工艺基本流程为：贴膜→刻蚀→溅镀→切割→研磨→贴装，解决了上述习知封装结构的部分缺点。此方法能够进行有效减薄封装体厚度，同时与传统硅通孔技术相比降低生产成本。

下面将结合本发明实施例中的附图，对本发明实施例中的原理和特征进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护范围内。

如图2、图3所示，本发明实施例包括第一芯片1、第二芯片2、第三芯片3和基板4，即在实施例中最多使用三个芯片，如前所述，由于如第二芯片2的制作方法及与其他芯片的连接方式基本一样，三个芯片足以能够进行相关技术问题及其解决手段的说明。

下面重点说明第二芯片2的制作方法：

其中第二芯片2包括芯片上表面21和芯片下表面22，第三芯片3包括芯片上表面32和芯片下表面31。注意，在切割成单颗芯片前，晶圆整体上也具有上表面和下表面，在下文中，把如芯片上表面21表示为晶圆的上表面，以利于前后承接。

下面介绍第一芯片2制作方法如图1所示，第三芯片3的制作方法与其相同。

那么，首先在晶圆的芯片下表面22布线，形成下表面布线层，一般为金属布线层。

然后，在下表面布线层上制作钝化层，覆盖下表面布线层，以保护下表面布线层。也就是下表面的CMOS制作完成，高温阶段结束。

然后根据预定的焊盘位置刻蚀下表面钝化层，直至下表面布线层，形成芯片下表面22的焊盘点位。

进而在焊盘点位上生长如金属焊盘29，也可以生长如聚合物焊盘等，使如金属焊盘与金属布线层的导通，用以把如金属布线层的与外部电路的连接。

然后在晶圆的芯片上表面21预设需要减薄的厚度处制作上表面布线层，如图1中所示的金属布线26。

进而，与芯片下表面22以上，在上表面布线层上制作钝化层24（定义为上表面钝化层），保护如金属布线26上的金属导线。

然后在预定的焊盘位置刻蚀钝化层24，形成芯片上表面21的焊盘点位。

在芯片上表面21的焊盘点位上生长金属焊盘28，形成互连焊盘，用于该第二芯片2与外部电路连接。

然后就是TSV，区别于已有的通孔制作，在这里采用制作盲孔的方式。

在一些实施例中，在有源区进行钻盲孔25，从第二芯片2的下表面往上钻孔或者说蚀刻，深度直达金属布线26，形成盲孔25。图中没有破坏下表面钝化层，只是为了完整的表示下表面钝化层，显然在形成盲孔25时，必然在盲孔25的位置破坏掉下表面钝化层，以暴露出加工部位。

这样就形成了上表面布线层与下表面布线层之间的电气连接通道，然后就需要在盲孔内构造用以电气连接的电连接结构。

在一些实施例中，将盲孔25内壁溅射金属层20与底部焊盘，如图1中所示的金属焊盘29形成电气互连。

由于溅射金属层20之后，盲孔仍然具有空间，可以进行填充，以保证金属层20的结构强度。

最后在上表面钝化层，也就是钝化层24上生长硅5，增加硅片厚度形成图1上部所示的结构。

图2讲述双层堆叠封装，进入封装厂后，首先对晶圆进行切割，也就是对图1所示的结构的切割，图1仅示出了晶圆的部分结构，或者说是相当于单颗第二芯片2的结构部分。

切割成单颗晶片后，匹配焊盘制作凸点，形成成品的产品，如第二芯片2。

切割时，从硅5所在的面一直割穿钝化层24，然后进行研磨，研磨掉硅5，使金属焊盘28，以及所匹配的工艺切割道露出，进而使芯片彼此分离，形成单颗的如第二芯片2，这样有利于减少芯片背崩。

然后将在金属焊盘29处制作凸点27，金属焊盘28处制作凸点23，对于芯片尺寸不同的晶圆，可按照底层芯片的位置重新分布，即构造RDL层（重布线层），它是在晶圆表面沉积金属层和介质层并形成相应的金属布线图形，来对芯片I/O端口进行重新布局，从而满足具体的应用。

最后是将第一芯片1与第二芯片2进行粘贴利用回流焊将芯片通过凸点23实现第一芯片1和第二芯片2连接在一起，达到固定与电气互连的作用，然后将已经形成的多芯片结构通过凸点27与基板4完成互连，形成图二所示结构，最终模塑形成单个多层芯片叠层结构。

图3为三层堆叠结构示意图，具体实现方法如下：

第三芯片3结构与第二芯片2类似，采用相同的方式制作，其上表面具有金属焊盘33和钝化层31，有源区具有盲孔37，下表面具有金属布线34和金属布线36，同时有焊盘35与金属布线34和36导通，将图2结构通过回流，凸点27与金属焊盘33结合，然后二次回流使凸点38与基板4结合，最终形成图3所示结构。

以此类推，可以形成其他层数的多芯片结构。

Claims (8)

1.一种多芯片层叠封装方法，应用于三维封装体，将位于最上面的芯片记为表层芯片，其余为中间芯片，其特征在于，中间芯片的制作方法包括以下步骤：

1）于晶圆的下表面布线，形成下表面布线层；

2）于下表面布线层上覆盖下表面钝化层；

3）在预定的焊盘位置蚀刻下表面钝化层直至下表面布线层，形成焊盘点位；

4）在步骤3）形成的焊盘点位制作焊盘，用以接出下表面布线层；

5）于晶圆的上表面需要减薄的厚度处制作上表面布线层；

6）于上表面布线层上覆盖上表面钝化层；

7）在预定的焊盘位置蚀刻上表面钝化层直至上表面布线层，形成焊盘点位；

8）在步骤7）形成的焊盘点位制作焊盘，用以接出上表面布线层；

9）在给定的区域从下表面制作盲孔直至上表面布线层；

10）在盲孔内制作电连接结构，以连接上表面布线层与下表面布线层；

11）在上表面钝化层上生长硅；

12）对生长硅后的晶圆进行切割，研磨，分离生成单颗晶片；

13）在单颗晶片上匹配焊盘制作凸点，形成中间芯片。

2.将表层芯片、中间芯片和基板通过凸点连接后进行封装。

3.根据权利要求1所述的多芯片层叠封装方法，其特征在于，在盲孔内制作电连接结构的方法是使用表面溅射工艺在盲孔的表面溅镀导电层，生成导电层。

4.根据权利要求2所述的多芯片层叠封装方法，其特征在于，生成导电层后余下的内孔内进行封装料的填充。

5.根据权利要求1至3任一所述的多芯片层叠封装方法，其特征在于，当芯片间或者芯片与基板间的焊盘分布无法匹配时，按照相对位于下面的芯片的焊盘分布对上面的芯片利用重新布线技术进行重新布线。

6.根据权利要求1至3任一所述的多芯片层叠封装方法，其特征在于，凸点连接采用回流焊进行焊接。

7.根据权利要求5所述的多芯片层叠封装方法，其特征在于，焊盘匹配凸点采用回流焊焊接在焊盘上形成凸点。

8.根据权利要求1至3任一所述的多芯片层叠封装方法，其特征在于，对生长硅后的晶圆进行切割时，从硅所在的面切割，并割穿硅所在侧钝化层，然后进行研磨。