DE2359152C2 - - Google Patents

Info

Publication number
DE2359152C2
DE2359152C2 DE2359152A DE2359152A DE2359152C2 DE 2359152 C2 DE2359152 C2 DE 2359152C2 DE 2359152 A DE2359152 A DE 2359152A DE 2359152 A DE2359152 A DE 2359152A DE 2359152 C2 DE2359152 C2 DE 2359152C2
Authority
DE
Germany
Prior art keywords
connections
substrate
semiconductor
layers
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2359152A
Other languages
English (en)
Other versions
DE2359152A1 (de
Inventor
Eugene Edward Hopewell Junction N.Y. Us Cass
Robert Martin Poughkeepsie N.Y. Us Gustafson
Paul Martin Pleasant Valley N.Y. Us Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2359152A1 publication Critical patent/DE2359152A1/de
Application granted granted Critical
Publication of DE2359152C2 publication Critical patent/DE2359152C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft eine Anordnung der elektrischen Anschlüsse einer integrierten Schaltung auf einem Halb­ leiterplättchen entsprechend dem Oberbegriff des Patent­ anspruchs 1. Eine derartige Anordnung ist aus der Ver­ öffentlichung im IBM Technical Disclosure Bulletin Bd. 13, Nr. 3, August 1970, Seite 622 bekannt.
Solche Anschlüsse von integrierten Schaltungen dienen dazu, diese mit anderen elektrischen Bauelementen, beispielswei­ se mit den integrierten Schaltungen von anderen Halbleiter­ plättchen zu verbinden. Sie dienen aber auch zur Durchfüh­ rung von Prüfungen vor dem Zusammenbau des Halbleiterplätt­ chens mit dem Substrat.
Zur Durchführung solcher Tests werden Tastspitzen in Kon­ takt mit den Anschlüssen gebracht, und nach Herstellung des ohmschen Kontaktes mit den Anschlüssen werden den Tastspitzen entsprechende Spannungen und Ströme zugeführt.
Je nach der gewählten Anordnung der Anschlüsse muß bisher ein entsprechend angepaßtes Prüfwerkzeug mit den zugehörigen Tastspitzen bereitgestellt werden. Da andererseits zwischen den Tastspitzen ein bestimmter Winkelabstand eingehalten werden muß, wird dadurch wiederum die Anzahl der auf einem Halbleiterplättchen unterzubringenden Anschlüsse und damit auch die Anzahl der integrierten Schaltungen, die auf einem Halbleiterplättchen untergebracht werden können, begrenzt.
Diese Halbleiterplättchen angeordneten integrierten Schaltungen werden vornehmlich in Computern verwendet. Bei diesen Maschinen tritt im Betrieb eine beträchtliche Ände­ rung der Temperatur auf, die zur Folge hat, daß wegen des Unterschiedes der thermischen Ausdehnungskoeffizienten zwi­ schen dem Halbleiterplättchen und dem Substrat die Anschlüs­ se, die das Halbleiterplättchen mit dem Substrat verbinden, einer Schubspannung ausgesetzt sind. Die unter diesem Aspekt zu erwartenden Probleme werden gemäß der DE-OS 19 33 547 vermieden, wenn der Träger aus dem gleichen Halbleitermate­ rial wie die integrierten Halbleiterelemente besteht. Darin liegt jedoch ersichtlich eine erhebliche Einschränkung für den konstruktiven Aufbau, zu der man nicht in allen Fällen bereit oder in der Lage ist.
Aufgabe der Erfindung ist es, für die elektrischen Anschlüs­ se einer derartigen integrierten Schaltung eine Anordnung anzugeben, die eine bessere Zugänglichkeit bei der Prüfung der Schaltung mittels Tastspitzen sowie eine gleichmäßigere Verteilung der auftretenden Schubspannungen bietet. Die zur Lösung dieser Aufgabe nach der Erfindung vorgesehenen Maß­ nahmen finden sich in den Patentansprüchen.
Diese Aufgabe wird bei der eingangs genannten Anordnung durch die in Kennzeichen des Anspruchs 1 aufgeführten Merkmale gelöst.
Die Erfindung wird anhand eines durch die Zeichnungen er­ läuterten Ausführungsbeispieles beschrieben. Es zeigt
Fig. 1 schematisch in Draufsicht ein Halbleiter­ plättchen mit integrierten Schaltungen und den in konzentrischen Kreisen angeordneten Anschlüssen sowie mit Tastspitzen;
Fig. 2 im Ausschnitt vergrößert einen Querschnitt des Halbleiterplättchens und des Substrats, auf dem es befestigt ist.
In Fig. 1 ist das quadratische Halbleiterplättchen mit 10 bezeichnet. Auf dem vorzugsweise aus Silizium bestehenden Halbleiterplättchen 10 sind die durch strichpunktierte Linien angedeuteten integrierten Schaltungen 11 angeordnet. Jeder der integrierten Schaltungen 11 ist mit einem metalli­ schen Anschluß 12 verbunden, der sich durch die isolierende Oberfläche 14 des Halbleiterplättchens, die beispielsweise mit Quarz bedeckt sein kann, erstreckt. Die intergrierten Schaltungen 11 sind dadurch mit einer Metallschicht verbun­ den, die unterhalb der isolierenden Fläche 14 liegt.
Die Anschlüsse 12 sind in vier konzentrischen Kreisen ange­ ordnet. Zwanzig Anschlüsse 12 bilden den inneren Kreis 15, und zwanzig Anschlüsse 12 bilden den benachbarten Kreis 16. Dreißig Anschlüsse 12 bilden den äußeren Kreis 17, und drei­ ßig Anschlüsse 12 bilden den innen anschließenden Kreis 18. Damit befinden sich hundert Anschlüsse 12 auf dem Halblei­ terplättchen 10. Die Anschlüsse 12 des inneren Kreises 15 sind jeweils 18° voneinander entfernt. Ebenso sind die An­ schlüsse des Kreises 16 jeweils 18° voneinander entfernt. Die Anschlüsse des Kreises 16 sind gegen die Anschlüsse des Kreises 15 versetzt angeordnet, so daß der Winkelabstand eines Anschlusses des Kreises 15 zum nächsten Anschluß des Kreises 19 9° beträgt.
Die Anschlüsse des äußeren Kreises 17 sind jeweils 12° von­ einander entfernt, ebenso wie die Anschlüsse des innen be­ nachbarten Kreises 18. Die Anschlüsse der Kreise 17 und 18 sind ebenfalls gegeneinander versetzt angeordnet, so daß der Winkelabstand zwischen einem Anschluß des Kreises 17 und dem nächsten Anschluß des Kreises 18 6° beträgt.
Durch diese Anordnung der Anschlüsse 12 können freitragende, einseitig eingespannte Tastspitzen 19 mit den Anschlüssen zweier benachbarter Kreise 17 und 18 und freitragende Tast­ spitzen 20 mit den Anschlüssen der benachbarten Kreise 15 und 16 in Eingriff gebracht werden. Die Tastspitzen 19 und 20 sind in voneinander verschiedenen, zueinander parallelen Ebenen angeordnet. Die Tastspitzen 19 sind an eine Seite eines ringförmigen Trägers und die Tastspitzen 20 an der an­ deren Seite des ringförmigen Trägers befestigt. Durch geeig­ nete Abmessungen der Durchmesser der gegenüberliegenden Sei­ en des Trägerringes kann die Länge der Tastspitzen 19 und 20 diesselbe sein.
Die Tastspitzen 19 und 20 dienen dazu, die intergrierten Schaltungen 11 des Halbleiterplättchens 10 zu prüfen vor dem Verbinden des Halbleiterplättchens 10 mit dem Substrat 21 (Fig. 2). Wenn die Schaltungen 11 zufriedenstellend ar­ beiten, wird das Halbleiterplättchen 10 mit dem Substrat 21 verbunden, das vorzugsweise aus einem geeigneten keramischen Material mit isolierenden Eigenschaften, wie Aluminiumoxid, besteht.
Das Halbleiterplättchen 10 wird mit dem Substrat 21 mit Hil­ fe der Anschlüsse 12 verbunden, die beispielsweise Kügelchen aus Lötzinn aufweisen. Die Anschlüsse 12 werden mit metalli­ sierten Bereichen 22 verbunden, die auf der Oberfläche 23 des Substrates 21 angeordnet sind. Die metallisierten Berei­ che 22 sind in derselben Konfiguration angordnet wie die Anschlüsse 12, so daß jeder Anschluß 12 in Kontakt mit ei­ nem metallisierten Bereich kommt. Die Bereiche 22 sind somit ebenfalls in vier konzentrischen Kreisen angeordnet.
Zum Ausrichten der Anschlüsse 12 auf die metallischen Berei­ che 22 dient der Anschluß 24 (Fig. 1) auf dem Halbleiter, plättchen 10. Das Verbinden der Anschlüsse 12 mit den Berei­ chen 22 kann in einer bekannten Technik zum Verbinden von Lötzinn-Kügelchen mit metallischen Elementen des Substrats bestehen.
Die metallischen Bereiche 22 sind jeweils mit verschiedenen und voneinander getrennten metallisierten Schichten 25 ver­ bunden. Jede der metallischen Schichten 25 führt zu geeigne­ ten Anschlußmitteln, z. b. zu Stiften. Diese Stifte können verschiedene Schichten 25 miteinander verbinden, wodurch die Schaltungen verschiedener Halbleiterplättchen miteinander verbunden werden. Wie aus den in Fig. 2 dargestellten Teilen der Schichten 25 ersichtlich ist, sind die dem metallisier­ ten Bereichen 22 zugeordneten Schichten 25 vertikal vonein­ ander getrennt. Damit weist das Substrat 21 dreißig Lagen 25 auf, die eine oberste Ebene von Metallschichten bilden. Dreißig weitere Lagen von Schichten 25 bilden eine darunter liegende Ebene. Zwanzig Lagen von Schichten 25 bilden die unterste Ebene, und zwanzig Lagen von Schichten 25 bilden eine darüber liegendende Ebene, wenn die Anschlüsse 12 in vier konzentrischen Kreisen 15 bis 18, wie oben beschrieben, angeordnet sind.
Wenn das Halbleiterplättchen 10 mit dem Substrat 21 durch die Anschlüsse 12 verbunden ist, sind die Schaltungen 11 elektrisch mit den metallischen Schichten 25 verbunden, und das Halbleiterplättchen 10 ist mechanisch auf dem Substrat 21 mit Hilfe der Anschlüsse 12 befestigt. Wenn die aus dem Substrat 21 und den darauf angeordneten Halbleiterplättchen 10 in einen Computer eingebaut wird, sind alle Anschlüsse des äußeren Kreises 17 derselben Schubspannung bei Wärme­ änderungen ausgesetzt. Ein Brechen der Anschlüsse 12 infolge einer zu großen Schubspannung ist daher ausgeschlossen.
Die Anschlüsse 12 des Kreises 18 sind einer geringeren Schub­ spannung ausgesetzt als die Anschlüsse 12 des Kreises 17, da die Anschlüsse 12 des Kreises 18 näher am Mittelpunkt des Halbleiterplättchens 10 liegen. Ebenso sind die Anschlüsse 12 des Kreises 16 einer noch geringeren Schubspannung ausge­ setzt. Die kleinste Schubspannung tritt bei den Anschlüssen 12 des inneren Kreises 15 auf, da diese Anschlüsse dem Mit­ telpunkt des Halbleiterplättchens am nächsten liegen.
Die Anschlüsse 12 können beliebig dazu benutzt werden, den Schaltungen 11 verschiedene Potentiale zuzuführen. Anderer­ seits können die Anschlüsse 12 dazu benutzt werden, die Schaltungen 11 mit einer der metallischen Schichten 25 des Substrats 11 zu verbinden. Sie können auch, abhängig von der Anzahl und Art der Schaltungen auf dem Halbleiterplätt­ chen 10 unbenutzt bleiben.
Selbstverständlich könnnen die Anschlüsse 12 auch in einem einzigen Kreis angeordnet sein. Um dieselben Schubspannun­ gen zu erhalten, ist es auch nicht notwendig, daß die An­ schlüsse jeweils mit gleichen Winkelabständen auf einem Kreis angeordnet sind. Es ist lediglich erforderlich, daß die Anschlüsse 12 denselben Abstand vom Mittelpunkt des Halbleiterplättchens 10 aufweisen.
Ein Vorteil der Erfindung besteht darin, daß ein einheit­ liches Prüfwerkzeug bei Halbleiterplättchen verschiedener Größe und verschiedener Schaltungen verwendet werden kann. Ein anderer Vorteil der Erfindung besteht darin, daß es einfacher ist, die Prüfspitzen mit den Anschlüssen zu ver­ binden. Weiterhin ist es vorteilhaft, daß die Fläche des Halbleiterplättchens vergrößert werden kann, ohne daß die Anschlüsse einer größeren, thermisch bedingten Schubspan­ nung ausgesetzt sind.

Claims (2)

1. Anordnung der elektrischen Anschlüsse einer integrier­ ten Schaltung auf der einen Hauptfläche eines Halblei­ terplättchens, wobei die Anschlüsse auf konzentrischen Kreisen um den Mittelpunkt des Halbleiterplättchens liegen und zur elektrischen Verbindung entsprechende, auf einer Hauptfläche eines Substrates ausgebildetes Anschluß-Gegenstück vorgesehen sind und dabei gleich­ zeitig zur mechanischen Befestigung des Halbleiter­ plättchens kopfüber auf dem Substrat dienen, dadurch gekennzeichnet, daß die Anschlüsse (12) der intergrierten Schaltung (11) auf den konzentrischen Kreisen (15 bis 18) um den Mit­ telpunkt des Halbleiterplättchens (10) jeweils in glei­ chen Winkelabständen angeordnet sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Anschlüsse (12) in vier konzentrischen Kreisen (15, 16, 18, 17) angeordnet sind und daß die Anschlüs­ se benachbarter Kreise mit jeweils in gleichen Winkel­ abständen um den halben Winkelabstand gegeneinander versetzt angeordnet sind.
DE2359152A 1972-12-26 1973-11-28 Anordnung von integrierten schaltungen Granted DE2359152A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US31790272A 1972-12-26 1972-12-26

Publications (2)

Publication Number Publication Date
DE2359152A1 DE2359152A1 (de) 1974-06-27
DE2359152C2 true DE2359152C2 (de) 1987-07-02

Family

ID=23235750

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2359152A Granted DE2359152A1 (de) 1972-12-26 1973-11-28 Anordnung von integrierten schaltungen

Country Status (5)

Country Link
US (1) US3795845A (de)
JP (1) JPS5734665B2 (de)
DE (1) DE2359152A1 (de)
FR (1) FR2211759B1 (de)
GB (1) GB1413053A (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3984860A (en) * 1973-06-04 1976-10-05 International Business Machines Corporation Multi-function LSI wafers
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
DE2938567C2 (de) * 1979-09-24 1982-04-29 Siemens AG, 1000 Berlin und 8000 München Gehäuse für hochintegrierte Schaltkreise
JPS633159Y2 (de) * 1980-04-23 1988-01-26
US4575744A (en) * 1983-09-16 1986-03-11 International Business Machines Corporation Interconnection of elements on integrated circuit substrate
JPS59161051A (ja) * 1984-02-17 1984-09-11 Hitachi Ltd 半導体装置
US4731643A (en) * 1985-10-21 1988-03-15 International Business Machines Corporation Logic-circuit layout for large-scale integrated circuits
JPH07111971B2 (ja) * 1989-10-11 1995-11-29 三菱電機株式会社 集積回路装置の製造方法
US5185652A (en) * 1991-05-28 1993-02-09 Ncr Corporation Electrical connection between buses on a semiconductor integrated circuit
US5417577A (en) * 1992-09-23 1995-05-23 At&T Corp. Interconnection method and apparatus
JP2807396B2 (ja) * 1993-05-25 1998-10-08 ローム株式会社 半導体装置
US5490040A (en) * 1993-12-22 1996-02-06 International Business Machines Corporation Surface mount chip package having an array of solder ball contacts arranged in a circle and conductive pin contacts arranged outside the circular array
US5491364A (en) * 1994-08-31 1996-02-13 Delco Electronics Corporation Reduced stress terminal pattern for integrated circuit devices and packages
US5834849A (en) * 1996-02-13 1998-11-10 Altera Corporation High density integrated circuit pad structures
US6310398B1 (en) 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
US6476499B1 (en) 1999-02-08 2002-11-05 Rohm Co., Semiconductor chip, chip-on-chip structure device and assembling method thereof
US6339534B1 (en) * 1999-11-05 2002-01-15 International Business Machines Corporation Compliant leads for area array surface mounted components
JP5214082B2 (ja) * 2001-07-25 2013-06-19 インヴェンサス・コーポレイション 半導体装置
US6762505B2 (en) * 2001-11-29 2004-07-13 Sun Microsystems 150 degree bump placement layout for an integrated circuit power grid
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
AU2003223783A1 (en) * 2002-04-29 2003-11-17 Silicon Pipe, Inc. Direct-connect signaling system
US6891272B1 (en) 2002-07-31 2005-05-10 Silicon Pipe, Inc. Multi-path via interconnection structures and methods for manufacturing the same
JP3908134B2 (ja) 2002-09-09 2007-04-25 Idec株式会社 スイッチ装置
US7014472B2 (en) * 2003-01-13 2006-03-21 Siliconpipe, Inc. System for making high-speed connections to board-mounted modules
US6793500B1 (en) 2003-09-18 2004-09-21 International Business Machines Corporation Radial contact pad footprint and wiring for electrical components
US20070210817A1 (en) * 2005-12-30 2007-09-13 Intel Corporation Partitioned multi-die wafer-sort probe card and methods of using same
TWI357647B (en) * 2007-02-01 2012-02-01 Siliconware Precision Industries Co Ltd Semiconductor substrate structure
US20080265428A1 (en) * 2007-04-26 2008-10-30 International Business Machines Corporation Via and solder ball shapes to maximize chip or silicon carrier strength relative to thermal or bending load zero point
KR20140124631A (ko) * 2013-04-17 2014-10-27 삼성전자주식회사 플립 칩 반도체 패키지
KR102245132B1 (ko) * 2014-05-14 2021-04-28 삼성전자 주식회사 트레이스를 가지는 인쇄회로기판 및 볼 그리드 어레이 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3466467A (en) * 1966-05-23 1969-09-09 Bell Telephone Labor Inc Solid state switching circuit
US3440027A (en) * 1966-06-22 1969-04-22 Frances Hugle Automated packaging of semiconductors
US3484534A (en) * 1966-07-29 1969-12-16 Texas Instruments Inc Multilead package for a multilead electrical device
US3476992A (en) * 1967-12-26 1969-11-04 Westinghouse Electric Corp Geometry of shorted-cathode-emitter for low and high power thyristor
GB1259602A (de) * 1968-01-26 1972-01-05
US3577037A (en) * 1968-07-05 1971-05-04 Ibm Diffused electrical connector apparatus and method of making same

Also Published As

Publication number Publication date
GB1413053A (en) 1975-11-05
DE2359152A1 (de) 1974-06-27
JPS4991767A (de) 1974-09-02
FR2211759A1 (de) 1974-07-19
FR2211759B1 (de) 1977-09-30
JPS5734665B2 (de) 1982-07-24
US3795845A (en) 1974-03-05

Similar Documents

Publication Publication Date Title
DE2359152C2 (de)
DE3686990T2 (de) Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
DE2554965C2 (de)
DE2625383C2 (de) Verbindungsträger zur Bildung der elektrischen Verbindungen zwischen Anschlußleitern eines Packungsrahmens und Kontaktierungsstellen mindestens einer innerhalb des Packungsrahmens gelegenen integrierten Schaltung und Verfahren zur Herstellung eines solchen Verbindungsträgers
DE69219165T2 (de) Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung
DE3888552T2 (de) Elektronische Packungsstruktur.
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
DE69533336T2 (de) Testkarte und ihre anwendung
EP0022176B1 (de) Modul für Schaltungschips
DE102004033057A1 (de) Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben
DE19835840B4 (de) Herstellungsverfahren für einen Halbleiterchip
DE3887849T2 (de) Integrierte Schaltungspackung.
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE10392306T5 (de) Kontaktstruktur mit Siliziumtastkontaktgeber
DE112018001784T5 (de) Stromerfassungswiderstand
DE19927873C2 (de) Verfahren zum Prüfen von Chip-Scale-Gehäusen für integrierte Schaltungen
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE60216232T2 (de) Nickellegierungssondenkartenrahmenlaminat
DE112018003756T5 (de) Prüfung und initialisierung von klein-chips auf wafer-niveau
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE68922381T2 (de) Überwachungsstruktur für Dünnschichtverdrahtungen.
DE19931278B4 (de) Prüfkarte und IC-Prüfgerät
DE10017746B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit mikroskopisch kleinen Kontaktflächen

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee