JP6377936B2 - 半導体ウェハ - Google Patents

半導体ウェハ Download PDF

Info

Publication number
JP6377936B2
JP6377936B2 JP2014075029A JP2014075029A JP6377936B2 JP 6377936 B2 JP6377936 B2 JP 6377936B2 JP 2014075029 A JP2014075029 A JP 2014075029A JP 2014075029 A JP2014075029 A JP 2014075029A JP 6377936 B2 JP6377936 B2 JP 6377936B2
Authority
JP
Japan
Prior art keywords
chip
mark
semiconductor
semiconductor wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014075029A
Other languages
English (en)
Other versions
JP2015198150A (ja
Inventor
松本　康伸
康伸 松本
鈴木　正樹
正樹 鈴木
誠 麻生
誠 麻生
宏 森田
宏 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2014075029A priority Critical patent/JP6377936B2/ja
Priority to TW104108317A priority patent/TWI624922B/zh
Priority to US14/672,811 priority patent/US9589902B2/en
Priority to KR1020150044262A priority patent/KR102372445B1/ko
Priority to CN201510150748.4A priority patent/CN104979331B/zh
Publication of JP2015198150A publication Critical patent/JP2015198150A/ja
Application granted granted Critical
Publication of JP6377936B2 publication Critical patent/JP6377936B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Description

本発明は半導体ウェハ、特に２種類以上の多品種を形成した半導体ウェハに関する。
これまで、１枚の半導体ウェハに１品種の半導体チップが形成されるのが通常であった。しかしながら、半導体ウェハの大口径化に伴い、ウェハ１枚からの収率は飛躍的に向上し、面積が１ｍｍ2の半導体チップを８インチの半導体ウェハに形成すると、２万個以上も製造されることになる。生産要求数量が１万個に満たない品種であれば、残りの半導体チップは不要な在庫となりかねず、せっかくの大口径化の恩恵を受けることができない。この課題の解消のために、１枚の半導体ウェハに複数の品種を形成するという手段がとられる。
特許文献１には、チップサイズの異なる品種の半導体チップを間隔の異なるスクライブ線で区分するという半導体ウェハの製造方法が開示されている。
特開平５−１３５７０号公報
上記のように、チップサイズの異なる品種が形成されていれば、各々の品種を識別することは容易である。しかしながら、チップサイズが同じながらも異なる品種であった場合、外観検査工程における目視検査や顕微鏡検査で異なる品種の境界を見つけることは困難である。また、プロービング検査工程などにおいても異品種の基点がわかりにくく、作業に手間取ることもあった。
本発明は、同じチップサイズの異品種を容易に識別できる半導体ウェハの提供を目的とするものである。
上記課題解決のために、本発明では以下の手段を用いた。
まず、前記半導体ウェハの外周に設けた除外領域と、前記除外領域の内側に複数の品種の半導体チップ領域を形成した半導体ウェハにおいて、前記半導体チップ領域の上端にあって前記除外領域と接する基点チップと、前記基点チップと隣接するマークチップと、を有することを特徴とする半導体ウェハとした。
また、前記マークチップが、前記上端の両側に配置されていることを特徴とする半導体ウェハとした。
また、前記マークチップは、品種識別情報と、ロット番号とウェハ番号とウェハ内配置を識別可能なアドレス情報と、を有することを特徴とする半導体ウェハとした。
また、前記マークチップの表面には、識別可能な文字または記号が付されていることを特徴とする半導体ウェハとした。
また、前記マークチップは、複数のヒューズを有し、前記ヒューズの一部が切断されていることを特徴とする半導体ウェハとした。
上記手段を用いることで、外観検査工程やプロービング検査工程において、半導体ウェハに形成された異なる品種を容易に識別することが可能となった。また、異なる品種の境界でウェハ分割してもロット番号、ウェハ番号、ウェハ内位置の追跡が容易になった。
本発明の半導体ウェハの第１の本実施例を示す図である。 図１における丸囲み領域の拡大図である。 本発明の半導体ウェハの第２の本実施例を示す図である。 本発明の半導体ウェハの第３の本実施例を示す図である。
本発明に係る半導体ウェハの実施形態について、図を用いて説明する。
図１は、本発明の半導体ウェハの第１の実施例を示す図である。一枚の半導体ウェハは半導体チップ領域Ａ、Ｂ、Ｃ、Ｄに区分され、異なる品種が形成されている。半導体チップ領域Ａ、Ｂ、Ｃ、Ｄは境界２２、２３、２４で分けられているが、それらは同じ幅のスクライブラインからなり、各領域内のスクライブラインと何ら違いはない。境界２１は半導体チップ領域Ａとオリフラ側の除外領域７との境界である。境界２１、２２、２３、２４の左端の近傍にはマークチップ１、２、３、４が配置されている。
図２は、図１における丸囲み領域の拡大図である。
半導体ウェハの全面には同じチップサイズを有する半導体チップが面付けされている。そして、その外周やオリフラ近辺は除外領域７とされ、その領域に面付けされた半導体チップは、外見上異常がなくても測定されることはない。半導体ウェハの外周やオリフラ近辺は半導体製造装置のクランプなどが接触して正常な処理がされないことがあるため、このような除外領域を設けている。Ｘ軸方向の境界２１は除外領域７と領域ＡとをＸ軸方向で分けるもので、半導体チップを分けるスクライブラインと重畳する。半導体チップ領域Ａの左上端の半導体チップを基点チップ６とし、この基点チップ６の左側にはマークチップ８が設けられている。
マークチップ８は除外領域７に属し測定対象とならない領域のチップである。図に示すように、マークチップは、例えば５つのチップ領域からなり、品種の識別のために個々のチップの表面には英数文字や記号による目視可能な識別マークが付与されている。識別マークはマスクやレーザーを利用して付けられる。このような構成とすることで、外観検査工程やプロービング検査工程において、マークチップ表面の文字や記号を読み取ることで領域Ａに面付けされた品種と基点チップ６とを識別することが可能となる。
マークチップは図１に示されるように、各境界の両側に設けることも可能であり、右端の除外領域７にマークチップ８を設ければ良い。
図３は、本発明の半導体ウェハの第２の実施例を示す図である。マークチップ内にヒューズを備え、そのヒューズの切断有無を利用した２進法の識別マークの例である。図３においては、ヒューズ領域には１０本のヒューズがあり、全てのヒューズを製品コードに割り当てても良いし、図のように、製品コード１０と領域コード１１に分けても良い。製品コード１０には品種の識別のための情報が含まれ、領域コード１１にはロット番号やウェハ番号やウェハ内位置の識別のためのアドレス情報が含まれている。通常、１枚のウェハに複数の品種を形成した場合、ウェハは品種毎にウェハ片に切断されると、そのロット番号、ウェハ番号、ウェハ内位置がわからなくなることになるが、切断されたウェハ片であってもロット番号、ウェハ番号、ウェハ内位置を追跡できるようにするのが領域コードの役目である。図２のようなマークチップであってもその中に品種情報だけでなく、ロット番号、ウェハ番号、ウェハ内位置情報を加えることは重要で、その場合はマークチップの占有領域を大きくしないように、１チップに複数の文字や記号を記載するなどの工夫が必要である。
図４は、本発明に係る半導体ウェハの第３の実施例を示す図である。
図２との違いは、全ての行にマークチップ８を配置した点である。マークチップ８の各々には品種番号ではなく、１０１Ａ、１０２Ａ、１０３Ａという様に、連続する番号が付されている。半導体ウェハ上の半導体チップは工程の途中までは全く同じ工程で処理され、ある工程の途中から異なる処理を施されて異なる品種となるものがある。このように工程の最初から品種や数量が固定されておらず、工程が進んでから異なる品種とする場合には図４のようなマークチップの配置が有効である。
品種と数量が決まった時点で、半導体ウェハ上に複数の品種を基点チップ６から形成するが、その時の各品種の基点チップ６の横に配置されたマークチップ８の番号や記号を読取り、その読取り情報を次工程以降で共有することで各品種の基点チップがどれであるかを容易に知ることができる。例えば、後の外観検査工程やプロービング検査工程において、先の読取り情報を頼りにして各品種の基点チップを見つけることが容易となり、作業に掛かる時間を短縮することが可能である。
図４では、表面に英数文字や記号による目視可能な識別マークを付けたマークチップを例に説明したが、これに代えて、図３と図４の実施例を組合せ、ヒューズを備えたマークチップ１２を半導体ウェハの外周に配置することでも構わない。
多品種少量生産に対応するため、１枚の基板上に、複数の製品を多面付けすることができる電子部品等の製造に利用可能である。
１ 半導体チップ領域Ａ用のマークチップ
２ 半導体チップ領域Ｂ用のマ−クチップ
３ 半導体チップ領域Ｃ用のマ−クチップ
４ 半導体チップ領域Ｄ用のマ−クチップ
５ 領域Ａの半導体チップ
６ 基点チップ
７ 除外領域
８ マ−クチップ
１０ 製品コ−ド
１１ 領域コ−ド
２１ 除外領域と領域Ａの境界
２２ 領域Ａと領域Ｂの境界
２３ 領域Ｂと領域Ｃの境界
２４ 領域Ｃと領域Ｄの境界
Ａ 半導体チップ領域Ａ
Ｂ 半導体チップ領域Ｂ
Ｃ 半導体チップ領域Ｃ
Ｄ 半導体チップ領域Ｄ

Claims (5)

  1. 外周に設けた除外領域と、前記除外領域の内側に、それぞれ品種の異なる、複数の半導体チップ領域を形成した半導体ウェハであって、
    前記複数の半導体チップ領域にそれぞれ配置された、同一サイズを有する半導体チップと、
    オリフラ側を上として、前記複数の半導体チップ領域の各々の上端にあって前記除外領域と接する、前記半導体チップと同じサイズを有する基点チップと、
    前記基点チップの除外領域側に隣接する、前記半導体チップを複数横に並べたサイズを有するマークチップと、
    を有し、
    前記マークチップの表面には、前記複数の半導体チップ領域のそれぞれに対応する品種識別マークが付与されていることを特徴とする半導体ウェハ。
  2. 前記マークチップは、前記各々の上端の両側に配置されていることを特徴とする請求項１記載の半導体ウェハ。
  3. 前記マークチップは、品種識別情報と、ロット番号およびウェハ番号およびウェハ内配置を識別可能なアドレス情報と、を有することを特徴とする請求項１または請求項２記載の半導体ウェハ。
  4. 前記マークチップの表面には、識別可能な文字または記号が付されていることを特徴とする請求項１乃至３のいずれか１項記載の半導体ウェハ。
  5. 前記マークチップは、複数のヒューズを有し、前記複数のヒューズの一部を切断することで前記品種識別情報および前記アドレス情報を書き込むことを特徴とする請求項３記載の半導体ウェハ。
JP2014075029A 2014-04-01 2014-04-01 半導体ウェハ Active JP6377936B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014075029A JP6377936B2 (ja) 2014-04-01 2014-04-01 半導体ウェハ
TW104108317A TWI624922B (zh) 2014-04-01 2015-03-16 半導體晶圓
US14/672,811 US9589902B2 (en) 2014-04-01 2015-03-30 Semiconductor wafer
KR1020150044262A KR102372445B1 (ko) 2014-04-01 2015-03-30 반도체 웨이퍼
CN201510150748.4A CN104979331B (zh) 2014-04-01 2015-04-01 半导体晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014075029A JP6377936B2 (ja) 2014-04-01 2014-04-01 半導体ウェハ

Publications (2)

Publication Number Publication Date
JP2015198150A JP2015198150A (ja) 2015-11-09
JP6377936B2 true JP6377936B2 (ja) 2018-08-22

Family

ID=54191454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014075029A Active JP6377936B2 (ja) 2014-04-01 2014-04-01 半導体ウェハ

Country Status (5)

Country Link
US (1) US9589902B2 (ja)
JP (1) JP6377936B2 (ja)
KR (1) KR102372445B1 (ja)
CN (1) CN104979331B (ja)
TW (1) TWI624922B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068676B (zh) 2017-03-13 2019-08-27 Oppo广东移动通信有限公司 一种预设规格芯片、制造方法及移动终端
CN112838072A (zh) * 2019-11-22 2021-05-25 深圳市中光工业技术研究院 用于背面光刻工艺的对准方法
CN115346901B (zh) * 2022-10-17 2023-02-03 江西兆驰半导体有限公司 一种led晶圆片分选方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04177818A (ja) * 1990-11-13 1992-06-25 Nec Kyushu Ltd 半導体集積回路
JPH0513570A (ja) 1991-07-05 1993-01-22 Nec Corp 半導体装置の製造方法
JPH0744594U (ja) * 1993-09-17 1995-11-21 東光株式会社 半導体ウエハ
JPH0963938A (ja) * 1995-08-29 1997-03-07 Hitachi Ltd 半導体製造方法および装置
US6218726B1 (en) * 1999-07-08 2001-04-17 Industrial Technology Research Institute Built-in stress pattern on IC dies and method of forming
US6948105B2 (en) * 2001-05-12 2005-09-20 Advantest Corp. Method of evaluating core based system-on-a-chip (SoC) and structure of SoC incorporating same
JP2003023138A (ja) * 2001-07-10 2003-01-24 Toshiba Corp メモリチップ及びこれを用いたｃｏｃデバイス、並びに、これらの製造方法
CN1497697A (zh) * 2002-10-07 2004-05-19 株式会社瑞萨科技 半导体晶片的检验方法
JP2005268611A (ja) * 2004-03-19 2005-09-29 Renesas Technology Corp 半導体装置の製造方法
JP2006286966A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 半導体装置の生産管理方法及び半導体基板
JP4712641B2 (ja) * 2006-08-09 2011-06-29 富士通セミコンダクター株式会社 半導体ウエハとその試験方法
JP5341359B2 (ja) * 2008-02-08 2013-11-13 セイコーインスツル株式会社 半導体装置の製造方法
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
JP5515024B2 (ja) * 2010-11-24 2014-06-11 株式会社日本マイクロニクス チップ積層デバイス検査方法及びチップ積層デバイス再配列ユニット並びにチップ積層デバイス用検査装置
US8614105B2 (en) * 2011-09-28 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Production flow and reusable testing method
JP5963374B2 (ja) * 2012-09-23 2016-08-03 国立大学法人東北大学 チップ支持基板、チップ支持方法、三次元集積回路、アセンブリ装置及び三次元集積回路の製造方法
US9204543B2 (en) * 2013-12-03 2015-12-01 Infineon Technologies Ag Integrated IC package

Also Published As

Publication number Publication date
US20150279786A1 (en) 2015-10-01
TWI624922B (zh) 2018-05-21
KR20150114423A (ko) 2015-10-12
TW201601278A (zh) 2016-01-01
CN104979331A (zh) 2015-10-14
US9589902B2 (en) 2017-03-07
JP2015198150A (ja) 2015-11-09
CN104979331B (zh) 2019-01-11
KR102372445B1 (ko) 2022-03-08

Similar Documents

Publication Publication Date Title
JP6377936B2 (ja) 半導体ウェハ
CN106098577A (zh) 集成电路衬底及其制造方法
US8664077B2 (en) Method for forming self-aligned overlay mark
US7795704B2 (en) Die seal ring and wafer having the same
ITMI20101415A1 (it) Circuiti integrati tracciabili e relativo metodo di produzione
WO2018063744A1 (en) Semiconductor packages having a fiducial marker and methods for aligning tools relative to the fiducial marker
US7365419B2 (en) Surface-mount packaging for chip
EP3264869B1 (en) Substrate with identification pattern for separate electronic circuits and method for producing thereof
JP2006293462A (ja) 電磁誘導式封印シール
JP2013229440A (ja) 半導体装置およびその製造に用いられる半導体ウェハ
EP3264336B1 (en) Identification plate and method for manufacturing same
WO2009034496A3 (en) Wafer, method of manufacturing integrated circuits on a wafer, and method of storing data about said circuits
CN103928365A (zh) 一个光罩内的单元芯片存在不同图像条件的缺陷扫描方法
CN208142146U (zh) 用于承载半导体元件的托盘
US8487644B2 (en) Method and pattern carrier for optimizing inspection recipe of defect inspection tool
JP2007042882A (ja) 半導体装置、その製造方法及び半導体装置の個別管理情報認識方法
JP5335283B2 (ja) 部品搭載用部材、その良否判別方法及び生産装置
KR20070054930A (ko) 웨이퍼 식별부호 마킹방법
JP7136537B2 (ja) レーザ加工におけるアライメントマーク検出方法及びレーザ加工装置
JP2006319067A (ja) プリント配線基板の製造方法、プリント配線基板、及びメッキ処理の履歴管理方法
TWI451098B (zh) 印刷電路板成品的製作方法
JPH04171709A (ja) 半導体装置
CN103149793B (zh) 一种智能光刻版及其实现方法
KR102583036B1 (ko) 기판 검사 방법
CN203250106U (zh) 一种智能光刻版

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180726

R150 Certificate of patent or registration of utility model

Ref document number: 6377936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250