CN107068676B - 一种预设规格芯片、制造方法及移动终端 - Google Patents

一种预设规格芯片、制造方法及移动终端 Download PDF

Info

Publication number
CN107068676B
CN107068676B CN201710147079.4A CN201710147079A CN107068676B CN 107068676 B CN107068676 B CN 107068676B CN 201710147079 A CN201710147079 A CN 201710147079A CN 107068676 B CN107068676 B CN 107068676B
Authority
CN
China
Prior art keywords
chip
subregion
circuit module
standard chip
default
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710147079.4A
Other languages
English (en)
Other versions
CN107068676A (zh
Inventor
白剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Oppo Mobile Telecommunications Corp Ltd
Original Assignee
Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Oppo Mobile Telecommunications Corp Ltd filed Critical Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority to CN201710147079.4A priority Critical patent/CN107068676B/zh
Publication of CN107068676A publication Critical patent/CN107068676A/zh
Priority to US15/728,830 priority patent/US20180261588A1/en
Priority to EP17196040.4A priority patent/EP3376532B1/en
Priority to PCT/CN2017/108152 priority patent/WO2018166211A1/en
Application granted granted Critical
Publication of CN107068676B publication Critical patent/CN107068676B/zh
Priority to US16/870,115 priority patent/US11056479B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明实施例公开了一种预设规格芯片、制造方法及移动终端，预设规格芯片包括第一分区和第二分区，第一分区加工有至少一个第一电路模块集合，第二分区加工有第二电路模块集合，每一个第一电路模块集合中包括多个相同的电路模块，且第一分区中电路模块的数量用于确定预设规格芯片的规格和第一分区的尺寸。本发明实施例提供有利于降低规格芯片的成本，提高不同规格芯片的配置效率。

Description

一种预设规格芯片、制造方法及移动终端
技术领域
本发明涉及移动终端技术领域，具体涉及一种预设规格芯片、制造方法及移动终端。
背景技术
目前的芯片加工工艺中，为了实现芯片规格的高低配置，通常作法是按照最高的规格进行芯片加工，得到高规格芯片，然后通过保险丝熔断或者其他的方法将高规格芯片的某些功能模块锁定成不可用，或者将高规格芯片的主频人为降低，以形成低规格芯片。
以上方法虽然可以形成低规格芯片，但是低规格芯片和高规格芯片的核心尺寸Die Size是完全一样的。例如高规格芯片的Die Size是10mm*10mm，低规格芯片也就是这个大小，目前这种制造低规格芯片的方法显然不利于降低成本。
发明内容
本发明实施例提供了一种预设规格芯片、制造方法及移动终端，可以降低规格芯片的成本，提高不同规格芯片的配置效率。
第一方面，本发明实施例提供一种预设规格芯片，其特征在于，所述预设规格芯片包括第一分区和第二分区，所述第一分区加工有至少一个第一电路模块集合，所述第二分区加工有第二电路模块集合，每一个第一电路模块集合中包括多个相同的电路模块，且所述第一分区中电路模块的数量用于确定所述预设规格芯片的规格和所述第一分区的尺寸。
可以看出，本发明实施例提供的预设规格芯片的规格和第一分区的尺寸由第一分区中的电路模块的数量确定，即不同规格的芯片的尺寸也对应不同，从而低规格芯片的尺寸和第一分区的电路模块的数量都会相对变小，有利于降低低规格芯片的成本，且由于低规格芯片是通过第一分区的电路模块的数量从物理上实现规格降低，无需通过保险丝熔断等复杂控制手段来降低高规格芯片性能以实现低规格芯片，有利于提高不同规格芯片的配置效率。
第二方面，本发明实施例提供了预设规格芯片的制造方法，其特征在于，
提供一个芯片基板；
在所述芯片基板上划分出多个芯片分区；
在每一个芯片分区的第一分区加工出至少一个第一电路模块集合，在每一个芯片分区的第二分区加工出第二电路模块集合，每一个第一电路模块集合中包括多个相同的电路模块，且所述第一分区的尺寸由所述第一分区中电路模块的数量确定，所述第一分区中电路模块的数量由预设规格芯片的规格确定；
切割所述芯片基板以得到多个预设规格芯片。
可以看出，本发明实施例提供的预设规格芯片的制造方法，由于预设规格芯片的第一分区的尺寸由第一分区中电路模块的数量确定，第一分区中电路模块的数量由预设规格芯片的规格确定，也就是说，低规格芯片的尺寸相对于高规格芯片的尺寸会相对较小，从而同一个芯片基板能够产出的低规格芯片的数量会相对增多，那么单个低规格芯片的成本就会对应降低，有利于降低芯片的生产成本，且由于低规格芯片是通过第一分区的电路模块的数量从物理上实现规格降低，无需通过保险丝熔断等复杂控制手段来降低高规格芯片性能以实现低规格芯片，有利于提高不同规格芯片的配置效率。
第三方面，本发明实施例提供了一种移动终端，所述移动终端包括第一方面所述的预设规格芯片。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种预设规格芯片100的结构示意图；
图2是本发明实施例提供的一种第一规格芯片200的结构示意图；
图3是本发明实施例提供的一种第二规格芯片300的结构示意图；
图4是本发明实施例公开的一种预设规格芯片的制造方法的流程示意图；
图5是本发明实施例公开的一种移动终端500的结构示意图。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述。
请参阅图1，本发明提供的一种预设规格芯片100，所述预设规格芯片100包括第一分区110和第二分区120，所述第一分区110加工有至少一个第一电路模块集合，所述第二分区120加工有第二电路模块集合，每一个第一电路模块集合中包括多个相同的电路模块10，且所述第一分区中电路模块10的数量用于确定所述预设规格芯片100的规格和所述第一分区110的尺寸。
其中，所述第二电路模块集合中包括至少一个电路模块，该电路模块可以与第一电路模块集合中的电路模块相同，也可以和第一电路模块集合中的电路模块不同，且不同规格的芯片中的第二电路模块集合是相同的。
可以看出，本发明实施例提供的预设规格芯片的规格和第一分区的尺寸由第一分区中的电路模块的数量确定，即不同规格的芯片的尺寸也对应不同，从而低规格芯片的尺寸和第一分区的电路模块的数量都会相对变小，有利于降低低规格芯片的成本，且由于低规格芯片是通过第一分区的电路模块的数量从物理上实现规格降低，无需通过保险丝熔断等复杂控制手段来降低高规格芯片性能以实现低规格芯片，有利于提高不同规格芯片的配置效率。
在一个可能的示例中，如图2和图3所示，所述预设规格芯片为第一规格芯片200或第二规格芯片300，所述第一规格芯片200的规格高于所述第二规格芯片300的规格，所述第一规格芯片200的第一分区210的尺寸大于所述第二规格芯片300的第一分区310的尺寸；
所述第一规格芯片200相对所述第二规格芯片300多出至少一个电路模块20，所述至少一个电路模块20位于所述第一分区210中的边缘分区211，所述第一规格芯片200除所述边缘分区211之外的部分与所述第二规格芯片300相同。
可见，本示例中，第一规格芯片和第二规格芯片的差别仅在于边缘分区的至少一个电路模块，也就是说，第二规格芯片可以看成是第一规格芯片的一部分，且边缘分区易于从第一规格芯片上区分开，从芯片的设计、制造环节来说，只要开发出稳定的第一规格芯片，那么第二规格芯片只需要在第一规格芯片的基础上直接“切除”边缘区域即可，从而大大减少了第二规格芯片在开发、制造环节的成本开销，此种模块化芯片有利于降低成本，提高产品竞争力。
在一个可能的示例中，所述电路模块为模拟电路模块或者数字电路模块。
在一个可能的示例中，所述电路模块包括以下至少一种组成：
晶体管、电阻、电容、电感、金属走线。
其中，所述晶体管例如可以是二极管、三极管、场效应管等等，本发明实施例对于电路模块中具体包含的每一种元件(如晶体管或电阻或电容或电容或金属走线)的数量不做唯一限定。
在一个可能的示例中，所述预设规格芯片的形状为正方形或者矩形或者圆形或者椭圆形。
其中，所述预设规格芯片的尺寸例如可以是10平方毫米、100平方毫米等，本发明实施例不做唯一限定。
请参阅图4，本发明实施例提供的一种预设规格芯片的制造方法，该预设规格芯片的制造方法包括以下步骤：
S401，提供一个芯片基板。
S402，在所述芯片基板上划分出多个芯片分区。
S403，在每一个芯片分区的第一分区加工出至少一个第一电路模块集合，在每一个芯片分区的第二分区加工出第二电路模块集合，每一个第一电路模块集合中包括多个相同的电路模块，且所述第一分区的尺寸由所述第一分区中电路模块的数量确定，所述第一分区中电路模块的数量由预设规格芯片的规格确定。
S404，切割所述芯片基板以得到多个预设规格芯片。
可以看出，本发明实施例提供的预设规格芯片的制造方法，由于预设规格芯片的第一分区的尺寸由第一分区中电路模块的数量确定，第一分区中电路模块的数量由预设规格芯片的规格确定，也就是说，低规格芯片的尺寸相对于高规格芯片的尺寸会相对较小，从而同一个芯片基板能够产出的低规格芯片的数量会相对增多，那么单个低规格芯片的成本就会对应降低，有利于降低芯片的生产成本，且由于低规格芯片是通过第一分区的电路模块的数量从物理上实现规格降低，无需通过保险丝熔断等复杂控制手段来降低高规格芯片性能以实现低规格芯片，有利于提高不同规格芯片的配置效率。
举例来说，一个12英寸的芯片基板，其总价格固定，那么在良品率一定的情况下，该芯片基板可以生产的芯片数量越多，单个芯片的成本就越低，而该芯片基板能够产出的芯片的数量就由芯片的尺寸(核心尺寸Die Size)来确定。如芯片A的Die Size为100平方毫米，可以产出660个芯片A，芯片B的Die Size是10平方毫米，可以产出6600个芯片B，则芯片A和芯片B二者的生产成本差距为10倍。
在一个可能的示例中，所述预设规格芯片为第一规格芯片或第二规格芯片，所述第一规格芯片的规格高于所述第二规格芯片的规格，所述第一规格芯片的第一分区的尺寸大于所述第二规格芯片的第一分区的尺寸；
所述第一规格芯片相对所述第二规格芯片多出至少一个电路模块，所述至少一个电路模块位于所述第一分区中的边缘分区，所述第一规格芯片除所述边缘分区之外的部分与所述第二规格芯片相同。
可见，本可能的示例中，第一规格芯片和第二规格芯片的差别仅在于边缘分区的至少一个电路模块，也就是说，第二规格芯片可以看成是第一规格芯片的一部分，且边缘分区易于从第一规格芯片上区分开，从芯片的设计、制造环节来说，只要开发出稳定的第一规格芯片，那么第二规格芯片只需要在第一规格芯片的基础上直接“切除”边缘区域即可，从而大大减少了第二规格芯片在开发、制造环节的成本开销，此种模块化芯片有利于降低成本，提高产品竞争力。
在一个可能的示例中，所述电路模块为模拟电路模块或者数字电路模块。
在一个可能的示例中，所述电路模块包括以下至少一种组成：
晶体管、电阻、电容、电感、金属走线。
其中，所述晶体管例如可以是二极管、三极管、场效应管等等，本发明实施例对于电路模块中具体包含的每一种元件(如晶体管或电阻或电容或电容或金属走线)的数量不做唯一限定。
在一个可能的示例中，所述预设规格芯片的形状为正方形或者矩形或者圆形或者椭圆形。
其中，所述预设规格芯片的尺寸例如可以是10平方毫米、100平方毫米等，本发明实施例不做唯一限定。
在一个可能的示例中，所述芯片基板为晶圆。
在一个可能的示例中，所述提供一个芯片基板，包括：
提供硅原料，熔化所述硅原料为液态硅，将液态硅注入石英容器，旋转拉伸以得到圆柱体硅锭；
切片所述圆柱体硅锭以得到硅锭切片，在所述硅锭切片中参入预设物质原子以形成所述芯片基板。
在一个可能的示例中，所述在每一个芯片分区的第一分区加工出至少一个第一电路模块集合，包括：在每一个芯片分区的第一分区进行涂膜、曝光、显影、蚀刻、粒子植入、金属溅镀，以形成至少一个第一电路模块集合。
如图5所示，本发明实施例还提供一种移动终端500，所述移动终端500包括如图1-3中所述的至少一个芯片，该预设规格芯片具体可以用于移动终端的各种元器件，如处理器、存储器等，如用于多核智能手机中的多个处理器，以实现高低核配置。移动终端500可以是手机、平板电脑、笔记本电脑等。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (14)

1.一种预设规格芯片，其特征在于，所述预设规格芯片包括第一分区和第二分区，其中，所述第一分区和第二分区为所述预设规格芯片上分隔形成的两个独立区域；所述第一分区加工有多个第一电路模块集合，所述第二分区加工有一个第二电路模块集合，每一个第一电路模块集合中包括多个相同的电路模块，所述第二电路模块集合中包括至少一个电路模块，所述第二电路模块集合中包括的电路模块与第一电路模块集合中包括的电路模块不同，且所述第一分区中电路模块的数量用于确定所述预设规格芯片的规格和所述第一分区的尺寸。
2.根据权利要求1所述的预设规格芯片，其特征在于，所述预设规格芯片为第一规格芯片或第二规格芯片，所述第一规格芯片的规格高于所述第二规格芯片的规格，所述第一规格芯片的第一分区的尺寸大于所述第二规格芯片的第一分区的尺寸；
所述第一规格芯片相对所述第二规格芯片多出至少一个电路模块，所述至少一个电路模块位于所述第一分区中的边缘分区，所述第一规格芯片除所述边缘分区之外的部分与所述第二规格芯片相同。
3.根据权利要求1所述的预设规格芯片，其特征在于，所述电路模块为模拟电路模块或者数字电路模块。
4.根据权利要求1-3任一项所述的预设规格芯片，其特征在于，所述电路模块包括以下至少一种组成：
晶体管、电阻、电容、电感、金属走线。
5.根据权利要求1-3任一项所述的预设规格芯片，其特征在于，所述预设规格芯片的形状为正方形或者矩形或者圆形或者椭圆形。
6.一种预设规格芯片的制造方法，其特征在于，所述预设规格芯片的制造方法包括以下步骤：
提供一个芯片基板；
在所述芯片基板上划分出多个芯片分区；
在每一个芯片分区的第一分区加工出多个第一电路模块集合，在每一个芯片分区的第二分区加工出一个第二电路模块集合，其中，所述第一分区和第二分区为每一个芯片分区上分隔形成的两个独立区域；每一个第一电路模块集合中包括多个相同的电路模块，所述第二电路模块集合中包括至少一个电路模块，所述第二电路模块集合中包括的电路模块与第一电路模块集合中包括的电路模块不同，且所述第一分区的尺寸由所述第一分区中电路模块的数量确定，所述第一分区中电路模块的数量由预设规格芯片的规格确定；
切割所述芯片基板以得到多个预设规格芯片。
7.根据权利要求6所述的方法，其特征在于，所述预设规格芯片为第一规格芯片或第二规格芯片，所述第一规格芯片的规格高于所述第二规格芯片的规格，所述第一规格芯片的第一分区的尺寸大于所述第二规格芯片的第一分区的尺寸；
所述第一规格芯片相对所述第二规格芯片多出至少一个电路模块，所述至少一个电路模块位于所述第一分区中的边缘分区，所述第一规格芯片除所述边缘分区之外的部分与所述第二规格芯片相同。
8.根据权利要求6所述的方法，其特征在于，所述电路模块为模拟电路模块或者数字电路模块。
9.根据权利要求6-8任一项所述的方法，其特征在于，所述电路模块包括以下至少一种：
晶体管、电阻、电容、电感、金属走线。
10.根据权利要求6-8任一项所述的方法，其特征在于，所述预设规格芯片的形状为正方形或者矩形或者圆形或者椭圆形。
11.根据权利要求6-8任一项所述的方法，其特征在于，所述芯片基板为晶圆。
12.根据权利要求6-8任一项所述的方法，其特征在于，所述提供一个芯片基板，包括：
提供硅原料，熔化所述硅原料为液态硅，将液态硅注入石英容器，旋转拉伸以得到圆柱体硅锭；
切片所述圆柱体硅锭以得到硅锭切片，在所述硅锭切片中参入预设物质原子以形成所述芯片基板。
13.根据权利要求6-8任一项所述的方法，其特征在于，
所述在每一个芯片分区的第一分区加工出至少一个第一电路模块集合，包括：在每一个芯片分区的第一分区进行涂膜、曝光、显影、蚀刻、粒子植入、金属溅镀，以形成至少一个第一电路模块集合。
14.一种移动终端，其特征在于，包括如权利要求1-5任一项所述的预设规格芯片。
CN201710147079.4A 2017-03-13 2017-03-13 一种预设规格芯片、制造方法及移动终端 Active CN107068676B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201710147079.4A CN107068676B (zh) 2017-03-13 2017-03-13 一种预设规格芯片、制造方法及移动终端
US15/728,830 US20180261588A1 (en) 2017-03-13 2017-10-10 Chip, manufacturing method, and mobile terminal
EP17196040.4A EP3376532B1 (en) 2017-03-13 2017-10-11 Chip manufacturing method
PCT/CN2017/108152 WO2018166211A1 (en) 2017-03-13 2017-10-27 Chip, manufacturing method, and mobile terminal
US16/870,115 US11056479B2 (en) 2017-03-13 2020-05-08 Chip, manufacturing method, and mobile terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710147079.4A CN107068676B (zh) 2017-03-13 2017-03-13 一种预设规格芯片、制造方法及移动终端

Publications (2)

Publication Number Publication Date
CN107068676A CN107068676A (zh) 2017-08-18
CN107068676B true CN107068676B (zh) 2019-08-27

Family

ID=59622561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710147079.4A Active CN107068676B (zh) 2017-03-13 2017-03-13 一种预设规格芯片、制造方法及移动终端

Country Status (4)

Country Link
US (2) US20180261588A1 (zh)
EP (1) EP3376532B1 (zh)
CN (1) CN107068676B (zh)
WO (1) WO2018166211A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690261A (zh) * 2021-08-23 2021-11-23 锐芯微电子股份有限公司 Cmos图像传感器的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078096A (en) * 1997-03-31 2000-06-20 Sharp Kabushiki Semiconductor integrated circuit device having a short circuit preventing circuit

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801406A (en) * 1994-01-18 1998-09-01 Asic Technical Solutions Variable size integrated circuit, mask programmable gate array
US6040632A (en) * 1998-01-14 2000-03-21 Lsi Logic Corporation Multiple sized die
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
DE10100344A1 (de) * 2001-01-05 2002-07-25 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
US6594818B2 (en) * 2001-03-21 2003-07-15 Samsung Electronics Co., Ltd. Memory architecture permitting selection of storage density after fabrication of active circuitry
DE10318847B4 (de) * 2003-04-25 2008-03-27 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Schaltung mit zwei Schaltungsteilen
KR20050030778A (ko) * 2003-09-26 2005-03-31 삼성전자주식회사 개선된 오버레이 키를 갖는 레티클
US6955406B2 (en) * 2004-02-18 2005-10-18 Bludot, Inc. Altitude compensating trailer brake system
US7763396B2 (en) * 2006-02-16 2010-07-27 Oracle America, Inc. Method and apparatus for fabricating semiconductor chips using varying areas of precision
US8792080B2 (en) 2011-01-27 2014-07-29 International Business Machines Corporation Method and system to predict lithography focus error using simulated or measured topography
JP6377936B2 (ja) 2014-04-01 2018-08-22 エイブリック株式会社 半導体ウェハ
CN104461649B (zh) 2014-12-19 2018-01-16 广东欧珀移动通信有限公司 芯片兼容方法及装置
CN104600009B (zh) 2015-01-16 2017-05-24 圆融光电科技有限公司 芯片的测量分选系统及方法
CN104617753B (zh) 2015-01-20 2017-06-16 江苏广义牵引技术研究所有限公司 门极驱动电路板、门极驱动单元及其驱动方法
KR102321605B1 (ko) 2015-04-09 2021-11-08 삼성전자주식회사 반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078096A (en) * 1997-03-31 2000-06-20 Sharp Kabushiki Semiconductor integrated circuit device having a short circuit preventing circuit

Also Published As

Publication number Publication date
US20180261588A1 (en) 2018-09-13
US20200266186A1 (en) 2020-08-20
EP3376532B1 (en) 2020-07-22
EP3376532A1 (en) 2018-09-19
WO2018166211A1 (en) 2018-09-20
US11056479B2 (en) 2021-07-06
CN107068676A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
US10354795B2 (en) Varying thickness inductor
EP2994937B1 (en) Electrostatic discharge diode
US20150130579A1 (en) Multi spiral inductor
US9355967B2 (en) Stress compensation patterning
CN105242097B (zh) 薄晶片电流传感器
US8343804B2 (en) Implementing multiple different types of dies for memory stacking
US10002700B2 (en) Vertical-coupling transformer with an air-gap structure
JP2020520091A (ja) 半導体電力変換デバイス用の集積ゲートレジスタ
US20130011965A1 (en) Distributing power with through-silicon-vias
CN107068676B (zh) 一种预设规格芯片、制造方法及移动终端
TW201737487A (zh) 使用背側半導體或金屬之半導體二極體
CN105870622A (zh) 一种同体共面多频圆极化天线及其制备方法
US20060286754A1 (en) Semiconductor device with interface circuit and method of configuring semiconductor devices
TWI288971B (en) Method for designing integrated circuit package and method for manufacturing same
CN110223917A (zh) 降低铜化学机械研磨对后端套准精度的影响的方法
US20160095208A1 (en) Devices and methods to reduce stress in an electronic device
CN111164750A (zh) 包含负电容材料的mim电容器
US10366968B2 (en) Interconnect structure for a microelectronic device
US6040632A (en) Multiple sized die
CN107464998A (zh) 一种带全金属环可覆盖wifi/gps的智能手表天线
CN203839355U (zh) 一种晶片支架
CN109155286B (zh) 异构单元阵列
CN104992927A (zh) 同一片晶圆包含多种不同尺寸芯片的切割方法
CN104347588B (zh) 电熔丝结构
US20230187106A1 (en) Esl-less ac resistor for high frequency applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 523860 No. 18, Wu Sha Beach Road, Changan Town, Dongguan, Guangdong

Applicant after: OPPO Guangdong Mobile Communications Co., Ltd.

Address before: 523860 No. 18, Wu Sha Beach Road, Changan Town, Dongguan, Guangdong

Applicant before: Guangdong OPPO Mobile Communications Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant