DE10318847B4 - Verfahren zur Herstellung einer integrierten Schaltung mit zwei Schaltungsteilen - Google Patents

Verfahren zur Herstellung einer integrierten Schaltung mit zwei Schaltungsteilen Download PDF

Info

Publication number
DE10318847B4
DE10318847B4 DE10318847A DE10318847A DE10318847B4 DE 10318847 B4 DE10318847 B4 DE 10318847B4 DE 10318847 A DE10318847 A DE 10318847A DE 10318847 A DE10318847 A DE 10318847A DE 10318847 B4 DE10318847 B4 DE 10318847B4
Authority
DE
Germany
Prior art keywords
circuit part
circuit
exposure
mask
dedicated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10318847A
Other languages
English (en)
Other versions
DE10318847A1 (de
Inventor
Albrecht Dr.-Ing. Mayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10318847A priority Critical patent/DE10318847B4/de
Priority to US10/831,455 priority patent/US7129157B2/en
Publication of DE10318847A1 publication Critical patent/DE10318847A1/de
Application granted granted Critical
Publication of DE10318847B4 publication Critical patent/DE10318847B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

Verfahren zur Herstellung einer integrierten Schaltung mit folgenden Schritten:
Herstellung eines ersten Schaltungsteils (1) und wenigstens eines einer bestimmten Funktionalität des ersten Schaltungsteils (1) zugeordneten zweiten Schaltungsteils (2) in voneinander getrennten und sich nicht überlappenden Bereichen einer gemeinsamen Siliziumscheibe (IC), und Ausbildung von Verbindungselementen oder -leitungen zur Verbindung des ersten und zweiten Schaltungsteils (1, 2) miteinander,
wobei bei der Herstellung des ersten und zweiten Schaltungsteils (1, 2) für jede Belichtungsebene mit Ausnahme einer oder mehrerer für die Herstellung der Verbindungselemente oder -leitungen verwendeten Belichtungsebenen jeweils eine erste für den ersten Schaltungsteil (1) zweckbestimmte und eine zweite für den zweiten Schaltungsteil zweckbestimmte Belichtungsmaske (11, 12) verwendet werden, die jeweils zu einem ersten und einem zweiten für den ersten und zweiten Schaltungsteil (1, 2) zweckbestimmten Maskensatz gehören,
dadurch gekennzeichnet,
dass eine jeweilige Belichtungsebene für den ersten Schaltungsteil (1) mit der dafür zweckbestimmten ersten Belichtungsmaske (11) in einem ersten...

Description

  • Die Erfindung betrifft ein Herstellungsverfahren für eine integrierte Schaltung gemäß dem Oberbegriff des Patentanspruchs 1. Ein derartiges Herstellungsverfahren ist aus US 6 406 980 B1 bekannt.
  • Integrierte Schaltungen weisen vor allem aufgrund der immer größer werdenden Komplexität und der immer höheren Geschwindigkeit das Problem auf, dass die Benutzer der integrierten Schaltungen, genauer gesagt die Benutzer der die integrierten Schaltungen enthaltenden Bausteine und Geräte häufig nicht mehr in der Lage sind, die Ursachen für eine nicht ordnungsgemäße Funktion der integrierten Schaltungen und/oder der die integrierten Schaltungen enthaltenden Systeme zu erkennen oder zu beheben.
  • Aus diesem Grund wurden für besonders komplexe integrierte Schaltungen, beispielsweise für Mikroprozessoren und Mikrocontroller so genannte Emulatoren entwickelt, mit deren Hilfe sich während des normalen Betriebs einer integrierten Schaltung interne Zustände und Abläufe in der integrierten Schaltung, wie zum Beispiel Registerinhalte, Speicherinhalte und/oder über interne oder externe Leitungen oder Bussysteme übertragene Adressen, Daten, Steuersignale, usw. beobachten und wunschgemäß verändern lassen.
  • Bei einer Emulation einer integrierten Schaltung würde diese im Allgemeinen aus dem sie enthaltenden System entfernt und durch eine spezielle Schaltung ersetzt, wobei die spezielle Schaltung die zu testende integrierte Schaltung selbst oder eine besondere Version der integrierten Schaltung (eine so genannte Bond-Out-Version, welche zusätzliche Anschlüsse zur Beobachtung interner Zustände und Vorgänge aufweist) enthält.
  • Eine aus DE 101 00 344 A1 bekannte integrierte Schaltung hat sich zur Aufgabe gestellt, eine für komplexe integrierte Schaltungen besonders geeignete und einfache Emulationsmöglichkeit zu schaffen, indem die integrierte Schaltung zusätzlich zu einem ersten Schaltungsteil, zum Beispiel einem Prozessor- oder Controllerteil einen für die Emulation desselben erforderlichen oder hilfreichen zweiten Schaltungsteil neben dem ersten Schaltungsteil auf derselben Siliziumscheibe umfasst.
  • Bei der Herstellung der integrierten Schaltung wird für jede Belichtungsebene eine Belichtungsmaske verwendet, auf welcher sich gemeinsam Muster zur Herstellung eines ersten Schaltungsteils der integrierten Schaltung und Muster zur Herstellung eines zweiten Schaltungsteils derselben befinden, wobei bei der Herstellung einer Variante, die den zweiten Schaltungsteil nicht enthält, der zur Herstellung des zweiten Schaltungsteils dienende Teil der Belichtungsmaske abgedeckt wird und bei der Herstellung einer den zweiten Schaltungsteil aufweisenden Variante der integrierten Schaltung der betreffende Teil der Belichtungsmaske unbedeckt bleibt.
  • Die 6A, 6B und 6C zeigen zunächst in schematischer Aufsicht drei unterschiedliche integrierte Schaltungen, wie sie aus der oben genannten DE 101 00 344 A1 bekannt sind. Eine erste integrierte Schaltung IC1 weist gemäß 6A einen ersten Schaltungsteil 1 und einen zweiten Schaltungsteil 21 auf. Der erste Schaltungsteil 1 ist, wie erwähnt, zum Beispiel eine Prozessorschaltung, und der zweite Schaltungsteil 21 eine für die Emulation des ersten Schaltungsteils 1 dienliche Emulatorschaltung, welche längs einer Seite (in 6A der oberen Seite) des ersten Schaltungsteils 1 aber getrennt von diesem integriert ist. Verbindungsleitungen zwischen dem ersten Schaltungsteil 1 und dem zweiten Schaltungsteil 21 sind vorgesehen, der Einfachheit halber jedoch nicht dargestellt.
  • Eine mit IC2 bezeichnete Variante der integrierten Schaltung ist schematisch in 6B dargestellt. Hier ist der mit der Ziffer 22 bezeichnete zweite Schaltungsteil entlang zwei Seiten des ersten Schaltungsteils 1 jedoch von diesem getrennt integriert. In den in den 6A und 6B gezeigten beiden Varianten sind der erste Schaltungsteil 1 und der zweite Schaltungsteil 21 bzw. 22 weder ineinander verschachtelt, noch überlappen sich ihre jeweiligen Bereiche.
  • In 6C ist schematisch eine mit IC3 bezeichnete Variante der integrierten Schaltung dargestellt, die keinen zweiten Schaltungsteil aufweist. Üblicherweise wird bei der Massenproduktion so vorgegangen, dass auf einem Wafer sehr viele integrierte Schaltungen IC3 gemäß 6C und einige wenige integrierte Schaltungen IC1 oder IC2 gemäß 6A oder 6B hergestellt werden. In den 6A-6C sind Verbindungsleitungen der integrierten Schaltung mit 3 und Anschlusspunkte mit 4 bezeichnet.
  • Die 7 und 8 zeigen, dass bei dem Herstellungsverfahren der bekannten integrierten Schaltung für jede Belichtungsebene mit einer Belichtungsmaske 10, die Bereiche für den ersten Schaltungsteil 1 und daneben für den zweiten Schaltungsteil 2 aufweist, eine integrierte Schaltung IC1 gemäß 6A und eine integrierte Schaltung IC3 gemäß 6C, das heißt ohne ersten Schaltungsteil herstellbar sind.
  • Zu diesem Zweck werden Bereiche der Belichtungsmaske 10 durch verschiebbare Abschnitte S1, S3 einer die Abschnitte S1, S2, S3 und S4 aufweisenden Blende S wahlweise nicht abgedeckt (7) oder abgedeckt (8). Durch die Pfeile m ist veranschaulicht, dass die Abschnitte S1 und S3 der Blende S so verschiebbar sind.
  • Ein Problem bei dem oben geschilderten bekannten Verfahren besteht darin, dass zwischen dem zur Produktion des ersten Schaltungsteils dienenden ersten Maskenbereich und dem zur Produktion des zweiten Schaltungsteils dienenden Maskenbereich jeweils ein relativ großer Abstand eingehalten werden muss, der aufgrund der Unschärfe bei der Abbildung der Blendenabschnitte S1, S3 leider nicht beliebig klein gemacht werden kann. Deshalb wird bei der Massenproduktion einer integrierten Schaltung gemäß 8 zu viel Platz auf dem Wafer verschenkt.
  • Bei dem aus der Eingangs zum Oberbegriff des Patentanspruchs 1 zitierten US 6 406 980 B1 bekannten Herstellungsverfahren wird ein Wafer, der aus Mikroprozessorkernen und Speichersubsystemen besteht, in Ritzrahmen zerlegt (vgl. die 1 und 2 der Druckschrift). In Spalte 2, Zeile 54 und folgende ist beschrieben, dass alle Niveaus der Mikroprozessorkerne und der Speichersubsysteme mit Ausnahme einer letzten Schicht (oder Schichten) prozessiert werden, wobei die letzte Schicht eine finale Metallisierungsverbindungsschicht enthält. Die finale Metallisierungsverbindungsschicht dient dazu, die einzelnen Prozessorkerne und Speichersubsysteme mit anderen Prozessorkernen oder anderen Speichersubsystemen je nach Bedarf eines Benutzers zu verbinden. Es ist bei dem in der Druckschrift beschriebenen Herstellungsverfahren nicht auszuschließen, dass jede für die Herstellung eingesetzte Belichtungsebene mit Ausnahme der zur Herstellung von Verbindungselementen eingesetzten Belichtungsebene (für die finale Metallisierungsverbindungsschicht) jeweils mit einer ersten Belichtungsmaske, die für den ersten Schaltungsteil zweckbestimmt ist und mit einer zweiten für den zweiten Schaltungsteil zweckbestimmten Belichtungsmaske, die jeweils einem ersten und zweiten für den ersten und zweiten Schaltungsteil zweckbestimmten Maskensatz gehören, ausgeführt werden
  • US 2002/0136046 A1 beschreibt einen Wafer mit Speichereinheiten, wobei aus unterschiedlichen Anzahlen von Speichereinheiten auf dem Wafer Speichertypen mit unterschiedlichen Speicherkapazitäten erzeugt werden können, indem eine oder mehrere Zwischenverbindungsschichten abhängig von der gewünschten Speicherkapazität gebildet und der Wafer entsprechend zerlegt wird. Eine bestimmte Schicht kann mittels unterschiedlicher Maskensätze, die verschiedene Leitungsmuster für jede Speicherkapazität bilden, erzeugt werden.
  • Es ist Aufgabe der Erfindung, ein Herstellungsverfahren für eine integrierte Schaltung so zu ermöglichen, dass ein teurer kombinierter Maskensatz, das heißt ein Maskensatz der die Bereiche zur Herstellung des ersten Schaltungsteils und zweiten Schaltungsteils enthält, vermieden werden kann, insbesondere in Fällen, wo nur Chips mit geringem Produktionsvolumen hergestellt werden.
  • Diese Aufgabe wird gelöst durch ein Herstellungsverfahren für eine integrierte Schaltung mit den Merkmalen des Patentanspruchs 1.
  • Zur Lösung der obigen Aufgabe werden bei dem erfindungsgemäßen Herstellungsverfahren zunächst ein erster Schaltungsteil und wenigstens ein einer bestimmten Funktionalität des ersten Schaltungsteils zugeordneter zweiter Schaltungsteil in voneinander getrennten und sich nicht überlappenden Bereichen einer gemeinsamen Siliziumscheibe hergestellt, dann Verbindungselemente oder -leitungen zur Verbindung des ersten und zweiten Schaltungsteils miteinander ausgebildet, wobei bei der Herstellung des ersten und zweiten Schaltungsteils für jede Belichtungsebene mit Ausnahme einer oder mehrerer für die Herstellung der Verbindungselemente oder -leitungen verwendeten Belichtungsebenen jeweils eine erste für den ersten Schaltungsteil zweckbestimmte und eine zweite für den zweiten Schaltungsteil zweckbestimmte Belichtungsmaske verwendet werden, die jeweils zu einem ersten und einem zweiten für den ersten und zweiten Schaltungsteil zweckbestimmten Maskensatz gehören. Dieses Herstellungsverfahren zeichnet sich dadurch aus, dass eine jeweilige Belichtungsebene für den ersten Schaltungsteil mit der dafür zweckbestimmten ersten Belichtungsmaske in einem ersten Stepperlauf und eine jeweilige Belichtungsebene für den zweiten Schaltungsteil mit der dafür zweckbestimmten zweiten Belichtungsmaske in einem zweiten Stepperlauf gefahren werden.
  • Vorteilhafterweise werden der erste Schaltungsteil und der zweite Schaltungsteil so miteinander verbunden, dass sich der erste Schaltungsteil in seinen Funktionen mit Ausnahme der bestimmten Funktionalität bei nicht vorhandenem zweiten Schaltungsteil genauso verhält, wie es bei vorhandenem zweiten Schaltungsteil der Fall ist.
  • Die getrennten Bereiche des ersten Schaltungsteils und des zweiten Schaltungsteils sind bevorzugt auf der Siliziumscheibe nicht ineinander verschachtelt und überlappen sich auch nicht.
  • Der erste Schaltungsteil kann in Massenproduktion hergestellt und der zweite Schaltungsteil nur für einen bestimmten Bruchteil der ersten Schaltungsteile hergestellt werden.
  • Obwohl der erste Schaltungsteil eine programmgesteuerte Prozessor- oder Controllerschaltung und der zweite Schaltungsteil eine Emulatorschaltung für den ersten Schaltungsteil aufweisen können, lassen sich die nachfolgend erläuterten Besonderheiten des beschriebenen Herstellungsverfahrens auch auf beliebige andere integrierte Schaltungen anwenden, bei denen Bedarf besteht, ihre Funktionalität und/oder Leistungsfähigkeit bei Bedarf zu erweitern. Eine derartige weitere Anwendung des erfindungsgemäßen Prinzips besteht z. B. bei einem DRAM-Block, der in einen Telekommunikationschip eingebettet ist.
  • Aufgrund der in dem vorgeschlagenen Verfahren angewendeten Maßnahme eine einen ersten Schaltungsteil und einen zweiten Schaltungsteil aufweisende integrierte Schaltung in vielen kostenbestimmenden Belichtungsebenen (mit Ausnahme derjenigen Belichtungsebene, mit der die Verbindungselemente oder -leitungen erzeugt werden) mit unterschiedlichen Masken von verschiedenen Maskensätzen herzustellen, wird vermieden, dass für jede Belichtungsebene eine spezielle Maske hergestellt werden muss, die die jeweiligen Maskenbereiche für den ersten und zweiten Schaltungsteil enthält, was insbesondere bei Chips mit geringem Produktionsvolumen zu Buche schlägt, so dass das erfindungsgemäß vorgeschlagene Herstellungsverfahren zu einer weiteren Kostensenkung führt.
  • Ein weiterer Vorteil besteht darin, dass der zweite Maskensatz zur Herstellung des zweiten Schaltungsteils für jeden Schritt des Produkts und möglicherweise für ähnliche Produkte wiederverwendet werden kann. Der erste Maskensatz ergibt somit ein zwischen einem oder mehreren Produktchips (erster Schaltungsteil) und dem zweiten Schaltungsteil gemeinsam verwendetes oder geteiltes Retikel.
  • Die durch das erfindungsgemäße Herstellungsverfahren vorgeschlagene Maßnahme, für eine jeweilige Belichtungsebene zur Herstellung des ersten Schaltungsteils mit der dafür zweckbestimmten ersten Belichtungsmaske einen ersten Stepperlauf und für den zweiten Schaltungsteil mit der dafür zweckbestimmten zweiten Belichtungsmaske einen zweiten Stepperlauf zu fahren, erhöht die Flexibilität des Prozesses, da sich bei der Massenproduktion kein Flächenverlust ergibt. Die zweite Maske kann entweder von einem zweckbestimmten Maskensatz wiederverwendet werden oder auf einem gemeinsamen ("shared") Retikel liegen.
  • Die obigen und weitere vorteilhafte Merkmale des erfindungsgemäßen Herstellungsverfahrens werden in der nachfolgenden Beschreibung von Ausführungsbeispielen unter Bezug auf die beiliegenden Zeichnungsfiguren noch deutlicher.
  • Die Zeichnungsfiguren zeigen im Einzelnen:
  • 1 schematisch eine Anordnung von zur Herstellung erster Schaltungsteile und zweiter Schaltungsteile dienenden Belichtungsmasken auf einem "shared" Retikel;
  • 2A und 2B jeweils schematisch einen Maskensatz zur Massenproduktion des ersten Schaltungsteils und einen Wafer mit darauf belichteten Bereichen des ersten Schaltungsteils;
  • 3A und 3B schematisch jeweils einen Maskensatz zur Massenproduktion des ersten Schaltungsteils und einen Wafer, auf dem belichtete Bereiche der ersten Schaltungsteile in einem ersten Stepperlauf gebildet sind;
  • 4A und 4B schematisch jeweils mit einem zweiten Maskensatz auf einem Wafer in einem zweiten Stepperlauf gebildete zweite Schaltungsteile;
  • 5 eine zweckbestimmte Belichtungsmaske zur Ausbildung von Verbindungselementen und -leitungen zwischen dem ersten und dem zweiten Schaltungsteil;
  • 6A-6C die eingangs bereits besprochene und bekannte integrierte Schaltung in drei Varianten;
  • 7 einen Maskensatz mit Blendenabschnitten zur Herstellung einer einen ersten und einen zweiten Schaltungsteil aufweisenden integrierten Schaltung und
  • 8 eine Maske gemäß 7, bei der mit den verschiebbaren Blendenabschnitten die der Herstellung der zweiten Schaltungsteile dienenden Maskenbereiche ausgebildet sind.
  • 1 zeigt eine auf einem gemeinsamen Retikel R angeordnete erste Maske 11 zur Erzeugung des ersten Schaltungsteils 1 und eine zweite Maske 12 zur Erzeugung des zweiten Schaltungsteils 2. Der Rand ist keine Blende sondern eine Chromschicht Cr. Mit der in 1 gezeigten Kombination der ersten Maske 11 und der zweiten Maske 12 erste Schaltungsteile 1 und zweite Schaltungsteile 2 auf einer gemeinsamen Siliziumscheibe erzeugt. Dazu ist jede Belichtungsebene mit Ausnahme der für die Verbindungselemente und -leitungen eingesetzten Belichtungsebene jeweils mit einer ersten und zweiten Belichtungsmaske 11 und 12 ausführbar, die jeweils zu einem ersten und zweiten für den ersten und zweiten Schaltungsteil 1 und 2 zweckbestimmten Maskensatz gehören.
  • In den 2A und 2B ist der Fall dargestellt, wo mit der ersten Maske 11 nur erste Schaltungsteile 1 auf einem Wafer W erzeugt werden. Mit einer Blende S wird der der Erzeugung des zweiten Schaltungsteils 2 dienende Maskenbereich 12 abgedeckt.
  • Die 3A, 3B, 4A und 4B zeigen schematisch ein Ausführungsbeispiel eines erfindungsgemäßen Herstellungsverfahrens, durch das in einem ersten Stepperlauf gemäß den 3A und 3B zunächst mit einer ersten Maske 11 erste Schaltungsteile 1 auf einem Wafer W so ausgebildet werden, dass mit d bezeichnete Lücken zwischen ersten Schaltungsteilen 1 verbleiben, in denen dann gemäß den 4A und 4B in einem zweiten Stepperlauf mit einer zweiten Maske 12 die zweiten Schaltungsteile 2 hergestellt werden. Die Masken 11 und 12 sind wieder genau wie im vorangehend beschriebenen Ausführungsbeispiel besondere Masken, die jeweils zur Herstellung der ersten Schaltungsteile 1 und der zweiten Schaltungsteile 2 zweckbestimmt sind.
  • 5 schließlich zeigt eine dritte Maske 13, die zur Herstellung der Verbindungselemente bzw. -leitungen zwischen dem ersten Schaltungsteil und dem zweiten Schaltungsteil eingerichtet ist.
  • Für die mit dem erfindungsgemäßen Herstellungsverfahrens hergestellte integrierte Schaltung gilt, dass der erste Schaltungsteil 1 und der zweite Schaltungsteil 2 so miteinander verbunden sind, dass sich der erste Schaltungsteil 1 in seinen Funktionen mit Ausnahme der bestimmten Funktionalität bei nicht vorhandenem zweiten Schaltungsteil 2 genauso verhält, wie es bei vorhandenem zweiten Schaltungsteil 2 der Fall ist. Ferner sind die getrennten Bereiche des ersten Schaltungsteils 1 und des zweiten Schaltungsteils 2 auf der Siliziumscheibe nicht ineinander verschachtelt und überlappen sich auch nicht. Dies kann natürlich nicht für die zwischen den beiden Schaltungsteilen führenden Verbindungselemente bzw. -leitungen gelten.
  • Die vorangehende Beschreibung zeigt, dass der erste Schaltungsteil auf einem Wafer W in Massenproduktion hergestellt wird und dass der zweite Schaltungsteil nur für einen bestimmten Bruchteil der ersten Schaltungsteile erzeugt wird.
  • In der bevorzugten Anwendung wird mit dem ersten Schaltungsteil eine programmgesteuerte Prozessor- oder Controllerschaltung und mit dem zweiten Schaltungsteil 2 eine Emulatorschaltung für den ersten Schaltungsteil realisiert.
  • Als ein Hauptvorteil der Erfindung ergibt sich, dass der Maskensatz für den zweiten Schaltungsteil für jeden Schritt des Produkts wieder verwendet werden kann und möglicherweise auch für ähnliche Produkte.
  • Der mit dem oben beschriebenen aufeinander folgenden ersten und zweiten Stepperlauf realisierte Prozess erzielt die Flexibilität, dass kein Flächenüberhang bei der Massenproduktion auftritt. Die Masken 12 zur Herstellung des zweiten Schaltungsteils können entweder aus einem zweckbestimmten Maskensatz wieder verwendet werden oder auf einem gemeinsamen Retikel sitzen.
    • 1
    erster Schaltungsteil oder Prozessorschaltung
    2, 21, 22
    zweiter Schaltungsteil oder Emulatorschaltung
    3
    Bonddrähte
    4
    Anschlüsse der Bonddrähte
    IC1, IC2, IC3, IC
    integrierte Schaltung (Siliziumscheibe)
    S
    Blende
    S1, S3
    verschiebbare Blendenstreifen
    S2, S4
    feste Blendenstreifen
    m
    Verschiebungsrichtung der verschiebbaren Blendenstreifen S1, S3
    11
    erste Maske zweckbestimmt zur Herstellung des ersten Schaltungsteils 1
    12
    zweite Maske zweckbestimmt zur Herstellung des zweiten Schaltungsteils 2
    R
    Retikel
    Cr
    Chrom
    W
    Wafer
    13
    dritte Maske zweckbestimmt zur Herstellung der Verbindungsleitungen

Claims (5)

  1. Verfahren zur Herstellung einer integrierten Schaltung mit folgenden Schritten: Herstellung eines ersten Schaltungsteils (1) und wenigstens eines einer bestimmten Funktionalität des ersten Schaltungsteils (1) zugeordneten zweiten Schaltungsteils (2) in voneinander getrennten und sich nicht überlappenden Bereichen einer gemeinsamen Siliziumscheibe (IC), und Ausbildung von Verbindungselementen oder -leitungen zur Verbindung des ersten und zweiten Schaltungsteils (1, 2) miteinander, wobei bei der Herstellung des ersten und zweiten Schaltungsteils (1, 2) für jede Belichtungsebene mit Ausnahme einer oder mehrerer für die Herstellung der Verbindungselemente oder -leitungen verwendeten Belichtungsebenen jeweils eine erste für den ersten Schaltungsteil (1) zweckbestimmte und eine zweite für den zweiten Schaltungsteil zweckbestimmte Belichtungsmaske (11, 12) verwendet werden, die jeweils zu einem ersten und einem zweiten für den ersten und zweiten Schaltungsteil (1, 2) zweckbestimmten Maskensatz gehören, dadurch gekennzeichnet, dass eine jeweilige Belichtungsebene für den ersten Schaltungsteil (1) mit der dafür zweckbestimmten ersten Belichtungsmaske (11) in einem ersten Stepperlauf und eine jeweilige Belichtungsebene für den zweiten Schaltungsteil (2) mit der dafür zweckbestimmten zweiten Belichtungsmaske (12) in einem zweiten Stepperlauf gefahren werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in der zur Herstellung der Verbindungselemente oder -leitungen verwendeten Belichtungsebene der erste Schaltungsteil (1) und der zweite Schaltungsteil (2) so miteinander verbunden werden, dass sich der erste Schaltungsteil (1) in seinen Funktionen mit Ausnahme der bestimmten Funktionalität bei nicht vorhandenem zweiten Schaltungsteil (2) genauso verhält, wie es bei vorhandenem zweiten Schaltungsteil (2) der Fall ist.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die zweckbestimmten ersten und zweiten Belichtungsmasken (11, 12) so angeordnet sind, dass die voneinander getrennten Bereiche des ersten Schaltungsteils (1) und des zweiten Schaltungsteils (2) auf der Siliziumscheibe nicht ineinander verschachtelt sind.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die jeweiligen für den ersten und zweiten Schaltungsteil (1, 2) zweckbestimmten Belichtungsmasken (11, 12) wenigstens für einen Teil der Belichtungsebenen auf einem gemeinsamen Retikel (R) angeordnet werden und der Maskenbereich (12) für den zweiten Schaltungsteil auf dem Retikel (R) ausgeblendet wird, wenn nur die Belichtungsschritte für die Herstellung des ersten Schaltungsteils (1) ausgeführt werden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass als erster Schaltungsteil (1) eine programmgesteuerte Prozessor- oder Controllerschaltung und als zweiter Schaltungsteil (2) eine Emulatorschaltung für den ersten Schaltungsteil (1) hergestellt werden.
DE10318847A 2003-04-25 2003-04-25 Verfahren zur Herstellung einer integrierten Schaltung mit zwei Schaltungsteilen Expired - Fee Related DE10318847B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10318847A DE10318847B4 (de) 2003-04-25 2003-04-25 Verfahren zur Herstellung einer integrierten Schaltung mit zwei Schaltungsteilen
US10/831,455 US7129157B2 (en) 2003-04-25 2004-04-23 Method for fabricating an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10318847A DE10318847B4 (de) 2003-04-25 2003-04-25 Verfahren zur Herstellung einer integrierten Schaltung mit zwei Schaltungsteilen

Publications (2)

Publication Number Publication Date
DE10318847A1 DE10318847A1 (de) 2004-11-18
DE10318847B4 true DE10318847B4 (de) 2008-03-27

Family

ID=33304948

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10318847A Expired - Fee Related DE10318847B4 (de) 2003-04-25 2003-04-25 Verfahren zur Herstellung einer integrierten Schaltung mit zwei Schaltungsteilen

Country Status (2)

Country Link
US (1) US7129157B2 (de)
DE (1) DE10318847B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI435231B (zh) * 2008-05-16 2014-04-21 Realtek Semiconductor Corp 積體電路製作方法
CN107068676B (zh) * 2017-03-13 2019-08-27 Oppo广东移动通信有限公司 一种预设规格芯片、制造方法及移动终端
CN110875343A (zh) * 2019-11-28 2020-03-10 上海华力微电子有限公司 超大像素拼接产品版图结构、掩模板和制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406980B1 (en) * 2000-08-24 2002-06-18 International Business Machines Corporation Physical design technique providing single and multiple core microprocessor chips in a single design cycle and manufacturing lot using shared mask sets
DE10100344A1 (de) * 2001-01-05 2002-07-25 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW541605B (en) * 2000-07-07 2003-07-11 Hitachi Ltd Fabrication method of semiconductor integrated circuit device
US6594818B2 (en) 2001-03-21 2003-07-15 Samsung Electronics Co., Ltd. Memory architecture permitting selection of storage density after fabrication of active circuitry
JP4112280B2 (ja) * 2002-05-23 2008-07-02 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406980B1 (en) * 2000-08-24 2002-06-18 International Business Machines Corporation Physical design technique providing single and multiple core microprocessor chips in a single design cycle and manufacturing lot using shared mask sets
DE10100344A1 (de) * 2001-01-05 2002-07-25 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung

Also Published As

Publication number Publication date
DE10318847A1 (de) 2004-11-18
US7129157B2 (en) 2006-10-31
US20040245618A1 (en) 2004-12-09

Similar Documents

Publication Publication Date Title
EP0046499B1 (de) Schieberegister für Prüf- und Test-Zwecke
DE60313781T2 (de) Gatterprozessor
DE4027510C2 (de)
DE102015110111A1 (de) Touch-Display-Panel und Verfahren zum Betreiben desselben sowie Berührungsvorrichtung
DE102013012790A1 (de) Numerische Steuereinrichtung mit Multikernprozessor
DE2916065C2 (de) Datenverarbeitungseinrichtung
DE102015226797A1 (de) Arraysubstrat, Berührungsanzeigebedienfeld, Berührungsanzeigevorrichtung und Erfassungsverfahren
DE102014005557A1 (de) Numerische Steuervorrichtung
DE102009052546A1 (de) Halbleiterbauelement mit Bitleitungsstrukturen und Layout-Verfahren
DE19933257A1 (de) Microcontroller mit flexibler Schnittstelle zu externen Vorrichtungen
DE102005033715A1 (de) Integriertes Schaltkreisbauelement, Zwischenverbindungsstruktur und Entwurfsverfahren
DE19630927A1 (de) Verfahren zur Berechnung einer Störlast in einer integrierten Halbleiterschaltung
DE10318847B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit zwei Schaltungsteilen
DE69833720T2 (de) Integrierte Halbleiterschaltung mit On-Chip Kondensatoren
DE3545937A1 (de) Mikroprozessor
DE4327652C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung
DE2823554A1 (de) Hochintegrierte schaltung
EP1128424A2 (de) Teststruktur bei integriertem Halbleiter
EP1910952B1 (de) Verfahren zum entwerfen einer maske für eine integrierte schaltung mit getrennter entwurfsregelprüfung für unterschiedliche bereiche einer maskenebene
DE60213217T2 (de) Verfahren zur Herstellung von lithographischen Masken
DE10132668B4 (de) Halbleitervorrichtung mit definierter Eingangs- /Ausgangsblockgröße und Verfahren zu deren Entwicklung
DE2425915B2 (de) Verfahren zum herstellen von integrierten halbleiterschaltungen
DE10063099A1 (de) Verfahren zum überprüfen von über einer Photomaske ausgebildeten Belichtungsmustern
DE69733859T2 (de) Layout-Struktur kapazitiver Elemente und deren Verbindungsleitungen auf einem Halbleiter
DE10123758B4 (de) Multi-Chip-Modul mit mehreren integrierten Halbleiterschaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee