CN110223917A - 降低铜化学机械研磨对后端套准精度的影响的方法 - Google Patents

降低铜化学机械研磨对后端套准精度的影响的方法 Download PDF

Info

Publication number
CN110223917A
CN110223917A CN201910382435.XA CN201910382435A CN110223917A CN 110223917 A CN110223917 A CN 110223917A CN 201910382435 A CN201910382435 A CN 201910382435A CN 110223917 A CN110223917 A CN 110223917A
Authority
CN
China
Prior art keywords
alignment
alignment mark
copper
rear end
chemomechanical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910382435.XA
Other languages
English (en)
Other versions
CN110223917B (zh
Inventor
余寅生
王志宏
赵弘文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910382435.XA priority Critical patent/CN110223917B/zh
Publication of CN110223917A publication Critical patent/CN110223917A/zh
Application granted granted Critical
Publication of CN110223917B publication Critical patent/CN110223917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种降低铜化学机械研磨对后端套准精度的影响的方法，包括步骤：步骤一、设计出下层铜层的对准标记图形，至少包括两个连接在一起的对准标记区域块，两个对准标记区域块设置有倾斜的对准标记线条并使对准标记图形为倾斜结构。步骤二、形成下层铜层。步骤三、进行铜化学机械研磨，铜化学机械研磨会对对准标记图形产生旋转。步骤四、进行当前层铜层的光刻定义，包括在曝光机中进行曝光的步骤，在曝光的对准步骤中具有倾斜结构的对准标记图形实现对同一批晶圆片的片与片之间的套准精度的上升或下降范围进行压缩。本发明能降低铜化学机械研磨对后端套准精度的影响。

Description

降低铜化学机械研磨对后端套准精度的影响的方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别涉及一种降低铜化学机械研磨对后端套准精度的影响的方法。
背景技术
在28nm以下的工艺节点中通常采用具有高介电常数金属栅极(HKMG)的栅极结构，HKMG工艺中栅极结构包括采用高介电常数材料(HK)形成的栅介质层以及金属栅(MG)。
在现有28纳米HKMG的后端工艺(BEOL)中包括铜制程，铜的图形结构采用大马士革工艺实现，大马士革工艺中需要采用到铜化学机械研磨(CMP)工艺。现有实现铜化学机械研磨的机台通常采用如应用材料公司的LK化学机械研磨机台，这里的LK为化学机械研磨机台的型号。在28nm以下工艺节点中，LK化学机械研磨机台会有较为严重的微小刮伤缺陷，而LKP化学机械研磨机台可以比较大程度地减少微小刮伤，这里的LKP也为化学机械研磨机台的型号，并且LKP化学机械研磨机台在整片硅晶圆片范围内可以实现比LK化学机械研磨机台的更好的厚度均匀性，所以整个后端工艺中的铜化学机械研磨机台从原来的LK化学机械研磨机台切换到LKP化学机械研磨机台。但是在切换到LKP化学机械研磨机台的时候发现下层金属层即下层铜层的对准标记图形会出现明显的旋转型分布(map)，造成套准精度(overlay)在整个批次(lot)范围内会出现明显的往上升的趋势，并且导致光刻流程(LT)在曝光机曝光的一些参数会发现有明显的变差现象。这种影响对于LT来说很难根据前一批lot的overlay量测数据来预先优化(optimize)下一批lot的跑货条件。
发明内容
本发明所要解决的技术问题是提供一种降低铜化学机械研磨对后端套准精度的影响的方法，能降低铜化学机械研磨对后端套准精度的影响。
为解决上述技术问题，本发明提供的降低铜化学机械研磨对后端套准精度的影响的方法包括如下步骤：
步骤一、设计出下层铜层的对准标记图形，所述对准标记图形至少包括两个连接在一起的对准标记区域块，第一对准标记区域块中包括多条平行排列的第一对准标记线条，第二对准标记区域块中包括多条平行排列的第二对准标记线条，所述第一对准标记线条和所述所述第二对准标记线条的平行排列方向相同，所述第一对准标记线条的长边和所述平行排列方向呈第一角度，所述第二对准标记线条的长边和所述平行排列方向呈第二角度，所述第一角度和第二角度的和为180度且所述第一角度不为90度，使所述对准标记图形为倾斜结构。
步骤二、形成所述下层铜层。
步骤三、对所述下层铜层进行铜化学机械研磨，所述铜化学机械研磨会对所述对准标记图形产生旋转。
步骤四、以所述对准标记图形为对准条件，进行当前层铜层的光刻定义，光刻定义中包括在曝光机中进行曝光的步骤，在所述曝光的对准步骤中具有倾斜结构的所述对准标记图形实现对同一批晶圆片的片与片之间的套准精度的上升或下降范围进行压缩，以降低所述对准标记图形在所述铜化学机械研磨中产生的旋转对套准精度的影响。
进一步的改进是，步骤一中，所述第一角度为45度，所述第二角度为135度。
进一步的改进是，所述第一对准标记线条的长度等于所述第二对准标记线条的长度，所述第一对准标记线条的宽度等于所述第二对准标记线条的宽度。
进一步的改进是，所述下层铜层为HKMG工艺的后端工艺中的铜层。
进一步的改进是，所述HKMG工艺为28nm以下工艺节点的HKMG工艺。
进一步的改进是，所述铜化学机械研磨采用LKP CMP机台实现。
进一步的改进是，步骤四中，还包括在所述曝光的对准步骤中还包括进行高阶对准补偿来缩小片与片之间的套准精度的差异，所述高阶对准补偿通过对所述曝光机进行设置实现。
进一步的改进是，所述曝光机采用ASML曝光机。
进一步的改进是，所述高阶对准补偿通过在所述曝光机的曝光自动计算模式上选择HOWA3模型实现。
进一步的改进是，步骤四中采用相同的补偿值来对同一批的所有晶圆片的套准精度进行补正。
进一步的改进是，所述HKMG工艺的栅极结构包括由高介电常数材料组成的栅介质层以及金属栅。
进一步的改进是，所述金属栅的材料包括铝或钨。
进一步的改进是，所述金属栅中还包括功函数层。
进一步的改进是，所述铜层的图形采用大马士革工艺实现。
进一步的改进是，上下相邻的所述铜层之间隔离有层间膜。
本发明通过将对准标记图形设置为倾斜结构即第一对准标记线条和第二对准标记线条都为倾斜结构，能在曝光的对准步骤中实现对同一批晶圆片的片与片之间的套准精度的上升或下降范围进行压缩，从而能降低对准标记图形在铜化学机械研磨中产生的旋转对套准精度的影响，最终能提高套准精度。
本发明能将对准标记图形在铜化学机械研磨中产生的旋转对套准精度的影响优化最大值大60％左右，这样能实现同一批次的晶圆片中采用相同的补偿值来实现对套准精度的补正，有利于优化跑货条件，提高跑货效率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有方法中铜层的对准标记图形的结构图；
图2是本发明实施例方法流程图；
图3是本发明实施例方法中铜层的对准标记图形的结构图。
具体实施方式
如图2所示是本发明实施例方法流程图；如图3所示，是本发明实施例方法中铜层的对准标记图形1的结构图，本发明实施例降低铜化学机械研磨对后端套准精度的影响的方法包括如下步骤：
步骤一、设计出下层铜层的对准标记图形1，所述对准标记图形1至少包括两个连接在一起的对准标记区域块，第一对准标记区域块中包括多条平行排列的第一对准标记线条4，第二对准标记区域块中包括多条平行排列的第二对准标记线条5。由图3所示可知，所述第一对准标记区域块和所述第二对准标记区域块都为矩形且长度都为80μm以及宽度都为38μm且长边对齐以及通过宽度边接触。
在图3中还显示了所述第一对准标记区域块中的虚线框2对应放大图以及所述第二对准标记区域块中的虚线框3对应放大图。可以看出，所述第一对准标记线条4的宽度和间距和为3.2μm，所述第二对准标记线条5的宽度和间距和为3.2μm。
所述第一对准标记线条4和所述所述第二对准标记线条5的平行排列方向相同，所述第一对准标记线条4的长边和所述平行排列方向呈第一角度，所述第二对准标记线条5的长边和所述平行排列方向呈第二角度，所述第一角度和第二角度的和为180度且所述第一角度不为90度，使所述对准标记图形1为倾斜结构。图3中，所述第一角度为45度，所述第二角度为135度。
所述第一对准标记线条4的长度等于所述第二对准标记线条5的长度，所述第一对准标记线条4的宽度等于所述第二对准标记线条5的宽度。
作为比较，图1显示了现有方法中铜层的对准标记图形的结构图，可以看出，现有铜层的对准标记图形具有如下结构：对准标记图形101中包括多条平行排列的对准标记线条102，对准标记线条102为矩形结构且沿宽度的方向平行排列。图1中显示了多个对准标记区域块，各对准标记区域块中的对准标记线条102的宽度和间距和能不同，如图1中显示了16微米和17.6微米。
步骤二、形成所述下层铜层。
所述下层铜层为HKMG工艺的后端工艺中的铜层。较佳为，所述HKMG工艺为28nm以下工艺节点的HKMG工艺。
所述HKMG工艺的栅极结构包括由高介电常数材料组成的栅介质层以及金属栅。
所述金属栅的材料包括铝或钨。
所述金属栅中还包括功函数层。
所述铜层的图形采用大马士革工艺实现。
上下相邻的所述铜层之间隔离有层间膜。
步骤三、对所述下层铜层进行铜化学机械研磨，所述铜化学机械研磨会对所述对准标记图形1产生旋转。
所述铜化学机械研磨采用LKP CMP机台实现。
步骤四、以所述对准标记图形1为对准条件，进行当前层铜层的光刻定义，光刻定义中包括在曝光机中进行曝光的步骤，在所述曝光的对准步骤中具有倾斜结构的所述对准标记图形1实现对同一批晶圆片的片与片之间的套准精度的上升或下降范围进行压缩，以降低所述对准标记图形1在所述铜化学机械研磨中产生的旋转对套准精度的影响。
还包括在所述曝光的对准步骤中还包括进行高阶对准补偿来缩小片与片之间的套准精度的差异，所述高阶对准补偿通过对所述曝光机进行设置实现。所述曝光机采用ASML曝光机。所述高阶对准补偿通过在所述曝光机的曝光自动计算模式上选择HOWA3模型实现。
步骤四中采用相同的补偿值来对同一批的所有晶圆片的套准精度进行补正。
本发明实施例通过将对准标记图形1设置为倾斜结构即第一对准标记线条4和第二对准标记线条5都为倾斜结构，能在曝光的对准步骤中实现对同一批晶圆片的片与片之间的套准精度的上升或下降范围进行压缩即降低片与片之间的补值差异，从而能降低对准标记图形1在铜化学机械研磨中产生的旋转对套准精度的影响，最终能提高套准精度。
本发明实施例能将对准标记图形1在铜化学机械研磨中产生的旋转对套准精度的影响优化最大值大60％左右，这样能实现同一批次的晶圆片中采用相同的补偿值来实现对套准精度的补正，有利于优化跑货条件，提高跑货效率。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (15)

1.一种降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于，包括如下步骤：
步骤一、设计出下层铜层的对准标记图形，所述对准标记图形至少包括两个连接在一起的对准标记区域块，第一对准标记区域块中包括多条平行排列的第一对准标记线条，第二对准标记区域块中包括多条平行排列的第二对准标记线条，所述第一对准标记线条和所述所述第二对准标记线条的平行排列方向相同，所述第一对准标记线条的长边和所述平行排列方向呈第一角度，所述第二对准标记线条的长边和所述平行排列方向呈第二角度，所述第一角度和第二角度的和为180度且所述第一角度不为90度，使所述对准标记图形为倾斜结构；
步骤二、形成所述下层铜层；
步骤三、对所述下层铜层进行铜化学机械研磨，所述铜化学机械研磨会对所述对准标记图形产生旋转；
步骤四、以所述对准标记图形为对准条件，进行当前层铜层的光刻定义，光刻定义中包括在曝光机中进行曝光的步骤，在所述曝光的对准步骤中具有倾斜结构的所述对准标记图形实现对同一批晶圆片的片与片之间的套准精度的上升或下降范围进行压缩，以降低所述对准标记图形在所述铜化学机械研磨中产生的旋转对套准精度的影响。
2.如权利要求1所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：步骤一中，所述第一角度为45度，所述第二角度为135度。
3.如权利要求2所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：所述第一对准标记线条的长度等于所述第二对准标记线条的长度，所述第一对准标记线条的宽度等于所述第二对准标记线条的宽度。
4.如权利要求1所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：所述下层铜层为HKMG工艺的后端工艺中的铜层。
5.如权利要求4所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：所述HKMG工艺为28nm以下工艺节点的HKMG工艺。
6.如权利要求5所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：所述铜化学机械研磨采用LKP CMP机台实现。
7.如权利要求1所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：步骤四中，还包括在所述曝光的对准步骤中还包括进行高阶对准补偿来缩小片与片之间的套准精度的差异，所述高阶对准补偿通过对所述曝光机进行设置实现。
8.如权利要求7所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：所述曝光机采用ASML曝光机。
9.如权利要求8所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：所述高阶对准补偿通过在所述曝光机的曝光自动计算模式上选择HOWA3模型实现。
10.如权利要求7所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：步骤四中采用相同的补偿值来对同一批的所有晶圆片的套准精度进行补正。
11.如权利要求4所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：所述HKMG工艺的栅极结构包括由高介电常数材料组成的栅介质层以及金属栅。
12.如权利要求11所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：所述金属栅的材料包括铝或钨。
13.如权利要求12所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：所述金属栅中还包括功函数层。
14.如权利要求5所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：所述铜层的图形采用大马士革工艺实现。
15.如权利要求14所述的降低铜化学机械研磨对后端套准精度的影响的方法，其特征在于：上下相邻的所述铜层之间隔离有层间膜。
CN201910382435.XA 2019-05-09 2019-05-09 降低铜化学机械研磨对后端套准精度的影响的方法 Active CN110223917B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910382435.XA CN110223917B (zh) 2019-05-09 2019-05-09 降低铜化学机械研磨对后端套准精度的影响的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910382435.XA CN110223917B (zh) 2019-05-09 2019-05-09 降低铜化学机械研磨对后端套准精度的影响的方法

Publications (2)

Publication Number Publication Date
CN110223917A true CN110223917A (zh) 2019-09-10
CN110223917B CN110223917B (zh) 2021-02-02

Family

ID=67820881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910382435.XA Active CN110223917B (zh) 2019-05-09 2019-05-09 降低铜化学机械研磨对后端套准精度的影响的方法

Country Status (1)

Country Link
CN (1) CN110223917B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081629A (zh) * 2019-11-04 2020-04-28 武汉大学 带空腔soi晶圆的对准标记制作方法和空腔位置确定方法
CN111508932A (zh) * 2020-04-27 2020-08-07 深圳中科飞测科技有限公司 套刻标记及套刻误差的测量方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040043579A1 (en) * 2002-09-04 2004-03-04 Joachim Nuetzel MRAM MTJ stack to conductive line alignment method
CN1963679A (zh) * 2006-11-24 2007-05-16 上海微电子装备有限公司 用于晶片对准的对准标记结构
KR20110001192A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 오버레이 버니어 및 이를 이용한 오버레이 측정 방법
CN208521130U (zh) * 2018-08-08 2019-02-19 长鑫存储技术有限公司 组合掩膜版

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040043579A1 (en) * 2002-09-04 2004-03-04 Joachim Nuetzel MRAM MTJ stack to conductive line alignment method
CN1963679A (zh) * 2006-11-24 2007-05-16 上海微电子装备有限公司 用于晶片对准的对准标记结构
KR20110001192A (ko) * 2009-06-29 2011-01-06 주식회사 하이닉스반도체 오버레이 버니어 및 이를 이용한 오버레이 측정 방법
CN208521130U (zh) * 2018-08-08 2019-02-19 长鑫存储技术有限公司 组合掩膜版

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081629A (zh) * 2019-11-04 2020-04-28 武汉大学 带空腔soi晶圆的对准标记制作方法和空腔位置确定方法
CN111081629B (zh) * 2019-11-04 2022-08-16 宁波华彰企业管理合伙企业(有限合伙) 带空腔soi晶圆的对准标记制作方法和空腔位置确定方法
CN111508932A (zh) * 2020-04-27 2020-08-07 深圳中科飞测科技有限公司 套刻标记及套刻误差的测量方法
CN111508932B (zh) * 2020-04-27 2021-12-14 深圳中科飞测科技股份有限公司 套刻标记及套刻误差的测量方法

Also Published As

Publication number Publication date
CN110223917B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
US9857677B2 (en) Dummy patterns
US11152303B2 (en) Different scaling ratio in FEOL / MOL/ BEOL
CN102024750B (zh) 芯片级eco缩小
US6525350B1 (en) Semiconductor integrated circuit basic cell semiconductor integrated circuit using the same
CN103019052B (zh) 光刻对准标记以及包含其的掩模板和半导体晶片
US9672312B2 (en) Method wherein test cells and dummy cells are included into a layout of an integrated circuit
US10290582B2 (en) Method, apparatus, and system for offset metal power rail for cell design
US20070143728A1 (en) Circuit layout methodology
CN102799060A (zh) 虚设图案以及形成虚设图案的方法
CN110223917A (zh) 降低铜化学机械研磨对后端套准精度的影响的方法
JPH04211154A (ja) 半導体集積回路のレイアウト方法
JP2010021469A (ja) 半導体集積回路
CN101752315A (zh) 集成电路结构的制造方法
CN101726991B (zh) 光学临近修正的测试方法及光掩模版制造方法
JP2002208676A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の設計方法
US7650584B2 (en) Application specific semiconductor integrated circuit and its manufacturing method thereof
US20060286754A1 (en) Semiconductor device with interface circuit and method of configuring semiconductor devices
CN102129174B (zh) 修复晶片边缘成像块散焦的方法
US20210100103A1 (en) Dummy Insertion Method
US20150137369A1 (en) Method of optical proximity correction for modifying line patterns and integrated circuits with line patterns modified by the same
US20140208283A1 (en) Dummy shoulder structure for line stress reduction
US7315054B1 (en) Decoupling capacitor density while maintaining control over ACLV regions on a semiconductor integrated circuit
CN102446826A (zh) 金属层冗余金属填充测试光掩模设计和应用
US9494873B2 (en) Asymmetry compensation method used in lithography overlay process
US20060026550A1 (en) Mask for fabricating semiconductor devices and method for designing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant