CN111081629B - 带空腔soi晶圆的对准标记制作方法和空腔位置确定方法 - Google Patents
带空腔soi晶圆的对准标记制作方法和空腔位置确定方法 Download PDFInfo
- Publication number
- CN111081629B CN111081629B CN201911066355.XA CN201911066355A CN111081629B CN 111081629 B CN111081629 B CN 111081629B CN 201911066355 A CN201911066355 A CN 201911066355A CN 111081629 B CN111081629 B CN 111081629B
- Authority
- CN
- China
- Prior art keywords
- cavity
- soi wafer
- alignment mark
- silicon wafers
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 235000012431 wafers Nutrition 0.000 claims abstract description 76
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000000227 grinding Methods 0.000 claims abstract description 12
- 238000001259 photo etching Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明提供了带空腔SOI晶圆的对准标记制作方法和空腔位置确定方法，对准标记制作方法包括：步骤1：提供第一组硅片，通过光刻和刻蚀工艺形成空腔结构；步骤2：提供第二组硅片，通过光刻和刻蚀工艺在表面预定位置处形成至少两个凹槽；步骤3：将第二组硅片的上下表面进行氧化处理形成氧化层，凹槽中应填充满氧化物，然后对氧化层进行磨平；步骤4：将两组硅片进行键合，得到带空腔SOI晶圆；步骤5：刻蚀掉带空腔SOI晶圆顶部的氧化物，并研磨顶部硅片至被氧化物填充的凹槽的表面处停止，将氧化物填充的凹槽作为空腔的对准标记，其中，根据对准标记与各个空腔的相对位置关系，确定带空腔SOI晶圆上所有的空腔的位置。
Description
技术领域
本发明属于半导体制造技术领域，具体涉及带空腔SOI晶圆的对准标记制作方法和空腔位置确定方法。
技术背景
SOI全称为Silicon-On-Insulator，即绝缘衬底上的硅，该技术是在顶层硅和背衬底之间引入了一层埋氧化层，有效降低了顶层硅和背衬底之间的寄生电容，且能够承受较高的压力和温度，延长产品寿命，简化MEMS器件的设计和制造工艺，缩短研发时间。
为了满足一些特定MEMS器件的工艺要求，通过在传统SOI衬底中预设空腔形成一种带有空腔的新型SOI(Cavity-SOI)，与普通的SOI材料相比，其衬底在键合前通过光刻及刻蚀工艺开出了特定的孔洞，且这些孔洞在背衬底表面形成特定的图形分布。但是，由于空腔预先形成于顶层硅和背衬底之间，在键合后形成的带有空腔的SOI无法在表面直接确定空腔的位置，进而会出现无法对标的问题。根据调研，目前还无相关的公开技术能够解决空腔对准的问题。
发明内容
本发明是为了解决上述问题而进行的，目的在于提供一种带空腔SOI晶圆的对准标记制作方法和空腔位置确定方法。
本发明为了实现上述目的，采用了以下方案：
<对准标记制作方法>
本发明提供一种带空腔SOI晶圆的对准标记制作方法，其特征在于，包括如下步骤：步骤1：提供第一组硅片，通过光刻和刻蚀工艺形成空腔结构；步骤2：提供第二组硅片，通过光刻和刻蚀工艺在表面预定位置处形成至少两个凹槽；步骤3：将第二组硅片的上下表面进行氧化处理形成氧化层，凹槽中应填充满氧化物，然后对氧化层进行磨平；步骤4：将第一组硅片和第二组硅片进行键合，使第一组硅片带有空腔的一面和第二组硅片带有凹槽的一面相接触，得到带空腔SOI晶圆；步骤5：刻蚀掉带空腔SOI晶圆顶部的氧化物，并研磨顶部硅片至被氧化物填充的凹槽的表面处停止，将氧化物填充的凹槽作为空腔的对准标记，其中，根据对准标记与各个空腔的相对位置关系，确定带空腔SOI晶圆上所有的空腔的位置。
优选地，本发明提供的带空腔SOI晶圆的对准标记制作方法还可以具有以下特征：在步骤2中，凹槽的位置应与空腔的边缘相对应，并且不与空腔相重叠。
优选地，本发明提供的带空腔SOI晶圆的对准标记制作方法还可以具有以下特征：预定位置为预设的凹槽与空腔的边缘特征点的相对位置，根据预定位置与各个空腔边缘特征点位置的相对三维坐标关系，确定带空腔SOI晶圆上所有的空腔的三维位置信息。
优选地，本发明提供的带空腔SOI晶圆的对准标记制作方法还可以具有以下特征：磨平处理采用化学机械研磨(CMP)技术。
另外，本发明提供的带空腔SOI晶圆的对准标记制作方法还可以具有以下特征：空腔的横截面形状为任意多边形或者圆形；凹槽的横截面形状为任意多边形或者圆形，优选为矩形。
<位置确定方法>
进一步，本发明还提供了一种带空腔SOI晶圆中空腔位置的确定方法，其特征在于：采用上述<对准标记制作方法>所描述的对准标记制作方法制得具有对准标记的带空腔SOI晶圆；然后根据对准标记与各个空腔的相对位置关系，确定带空腔SOI晶圆上所有的空腔的位置。
发明的作用与效果
本发明提供的带空腔SOI晶圆的对准标记制作方法和空腔位置确定方法，通过预先设置凹槽，填充氧化物，研磨后在SOI表面形成的凹槽对准标记准确且快速地确定空腔的相对位置，有效解决了带有空腔SOI的空腔对准问题。
附图说明
图1为本发明实施例中涉及的形成有空腔结构的第一组硅片的结构示意图；
图2为本发明实施例中涉及的刻蚀凹槽并进行氧化和磨平后的第二组硅片的结构示意图；
图3为本发明实施例中涉及的两组硅片键合后的结构示意图；
图4为本发明实施例中涉及的形成有对准标记的带空腔SOI晶圆的结构示意图；
图5为本发明实施例中涉及的对准标记与空腔相对位置关系的示意图；
图6为本发明变形例中涉及的对准标记与空腔的结构示意图。
以上各图中标记的含义为：
10-带空腔SOI晶圆，11-第一组硅片，11a-空腔，12-第二组硅片，12a-凹槽，13-氧化层，M1-对准标记(左侧)，M2-对准标记(右侧)；11a-1’～11a-4’对应变形例中四个空腔。
具体实施方式
以下结合附图对本发明涉及的带空腔SOI晶圆的对准标记制作方法和空腔位置确定方法的具体实施方案进行详细地说明。
<实施例>
如图1至5所示，本实施例所提供的带空腔SOI晶圆10的对准标记制作方法，其特征在于，包括如下步骤：
步骤1：提供第一组硅片11，通过光刻和刻蚀工艺形成空腔11a结构；空腔11a呈周期性或者分散排布，空腔11a的横截面形状可以为任意多边形或者圆形；本实施例中，共形成有四个空腔11a，并且空腔11a横截面形状都为矩形，记录下空腔11a的尺寸，以及横向间隔L1和纵向间隔H1，以确定空腔11a的三维坐标位置。
步骤2：提供第二组硅片12，通过光刻和刻蚀工艺在表面预定位置处形成至少两个凹槽12a。凹槽12a的位置应与空腔11a的边缘相对应，并且不与空腔11a相重叠。凹槽12a的横截面为任意多边形或者圆形，本实施例中为矩形，并且共形成有两个凹槽12a。如图5所示，预定位置指的是预设的凹槽12a与空腔11a的多个边缘特征点的相对位置(坐标)。本实施例中，空腔11a的边缘特征点即为长方体各个顶点。
步骤3：将第二组硅片12的上下表面进行氧化处理形成氧化层13，凹槽12a中应填充满氧化物，然后对氧化层13进行磨平，磨平处理采用化学机械研磨技术。
步骤4：将第一组硅片11和第二组硅片12进行键合，使第一组硅片11带有空腔11a的一面和第二组硅片12带有凹槽12a的一面相接触，得到带空腔SOI晶圆10；
步骤5：刻蚀掉带空腔SOI晶圆10顶部的氧化层13，并研磨顶部硅片11至被氧化物填充的凹槽12a的表面处停止，将氧化物填充的凹槽12a作为空腔11a的对准标记，本实施例中，共有两个对准标记M1和M2。
进一步，基于上述制作的对准标记M确定带空腔SOI晶圆10中空腔11a位置的方法为：根据对准标记M与各个空腔11a的相对位置的三维坐标关系，确定带空腔SOI晶圆10上所有的空腔11a的三维位置信息。具体地，如图5所示，以点A(0,0)、B(b1,b2)为参考点，可以得到C、D、E、F各点上下的坐标位置：C(ca1,ca2)、C(cb1,cb2)、D(da1,da2)、D(db1,db2)、E(ea1,ea2)、E(eb1,eb2)、F(fa1,fa2)、F(fb1,fb2)，这里以C为例，C(ca1,ca2)、C(cb1,cb2)分别表示左上角空腔11a深度方向上的上下两个点的坐标位置，其余各点同理；以此类推，进一步，通过L1和H1推算出所有空腔11a、每个特征点的坐标位置。
<变形例>
本变形例中，对于与上述实施例中相同的内容进行省略，而仅说明区别之处。
如图6所示，本变形例中四个空腔11a-1’至11a-4’的横截面形状分别为圆形、五边形、矩形和十二边形。对于圆形空腔11a-1’，可以通过圆心位置和半径来确定边缘特征点；对于五边形11a-2’、矩形11a-3’和十二边形11a-4’可以采用各个角的顶点来作为边缘特征点。进一步，通过这些边缘特征点与对准标记M1和M2的位置关系来确定每个空腔11a-1’至11a-4’所在位置。
以上实施例仅仅是对本发明技术方案所做的举例说明。本发明所涉及的带空腔SOI晶圆的对准标记制作方法和空腔位置确定方法并不仅仅限定于在以上实施例中所描述的内容，而是以权利要求所限定的范围为准。本发明所属领域技术人员在该实施例的基础上所做的任何修改或补充或等效替换，都在本发明的权利要求所要求保护的范围内。
Claims (7)
1.一种带空腔SOI晶圆的对准标记制作方法，其特征在于，包括如下步骤：
步骤1：提供第一组硅片，通过光刻和刻蚀工艺形成空腔结构；
步骤2：提供第二组硅片，通过光刻和刻蚀工艺在表面预定位置处形成至少两个凹槽；
步骤3：将所述第二组硅片的上下表面进行氧化处理形成氧化层，所述凹槽中应填充满氧化物，然后对所述氧化层进行磨平；
步骤4：将所述第一组硅片和所述第二组硅片进行键合，使所述第一组硅片带有所述空腔的一面和所述第二组硅片带有凹槽的一面相接触，得到带空腔SOI晶圆；
步骤5：刻蚀掉所述带空腔SOI晶圆顶部的氧化物，并研磨顶部硅片至被氧化物填充的所述凹槽的表面处停止，将氧化物填充的所述凹槽作为所述空腔的对准标记，
其中，根据所述对准标记与各个所述空腔的相对位置关系，确定所述带空腔SOI晶圆上所有的所述空腔的位置。
2.根据权利要求1所述的带空腔SOI晶圆的对准标记制作方法，其特征在于：
其中，在步骤2中，所述凹槽的位置应与所述空腔的边缘相对应，并且不与所述空腔相重叠。
3.根据权利要求1所述的带空腔SOI晶圆的对准标记制作方法，其特征在于：
其中，所述空腔的横截面形状为任意多边形或者圆形，
所述凹槽的横截面形状为任意多边形或者圆形。
4.根据权利要求3所述的带空腔SOI晶圆的对准标记制作方法，其特征在于：
其中，所述凹槽的横截面形状为矩形。
5.根据权利要求1所述的带空腔SOI晶圆的对准标记制作方法，其特征在于：
其中，所述预定位置为预设的所述凹槽与所述空腔的边缘特征点的相对位置，
根据所述预定位置与各个所述空腔边缘特征点位置的相对三维坐标关系，确定所述带空腔SOI晶圆上所有的所述空腔的三维位置信息。
6.根据权利要求1所述的带空腔SOI晶圆的对准标记制作方法，其特征在于：
其中，磨平处理采用化学机械研磨技术。
7.带空腔SOI晶圆中空腔位置的确定方法，其特征在于：
采用所述权利要求1至6中任意一项所述的对准标记制作方法制得具有对准标记的带空腔SOI晶圆；
然后根据对准标记与各个空腔的相对位置关系，确定所述带空腔SOI晶圆上所有的所述空腔的位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911066355.XA CN111081629B (zh) | 2019-11-04 | 2019-11-04 | 带空腔soi晶圆的对准标记制作方法和空腔位置确定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911066355.XA CN111081629B (zh) | 2019-11-04 | 2019-11-04 | 带空腔soi晶圆的对准标记制作方法和空腔位置确定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111081629A CN111081629A (zh) | 2020-04-28 |
| CN111081629B true CN111081629B (zh) | 2022-08-16 |
Family
ID=70310764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911066355.XA Active CN111081629B (zh) | 2019-11-04 | 2019-11-04 | 带空腔soi晶圆的对准标记制作方法和空腔位置确定方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111081629B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5236118A (en) * | 1992-05-12 | 1993-08-17 | The Regents Of The University Of California | Aligned wafer bonding |
| FR2947948A1 (fr) * | 2009-07-09 | 2011-01-14 | Commissariat Energie Atomique | Plaquette poignee presentant des fenetres de visualisation |
| CN109643700A (zh) * | 2018-11-21 | 2019-04-16 | 长江存储科技有限责任公司 | 接合界面处的接合对准标记 |
| CN110223917A (zh) * | 2019-05-09 | 2019-09-10 | 上海华力集成电路制造有限公司 | 降低铜化学机械研磨对后端套准精度的影响的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI272654B (en) * | 2003-07-18 | 2007-02-01 | Asia Pacific Microsystems Inc | Method for keeping the precision of photolithography alignment after wafer bonding |
-
2019
- 2019-11-04 CN CN201911066355.XA patent/CN111081629B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5236118A (en) * | 1992-05-12 | 1993-08-17 | The Regents Of The University Of California | Aligned wafer bonding |
| FR2947948A1 (fr) * | 2009-07-09 | 2011-01-14 | Commissariat Energie Atomique | Plaquette poignee presentant des fenetres de visualisation |
| CN109643700A (zh) * | 2018-11-21 | 2019-04-16 | 长江存储科技有限责任公司 | 接合界面处的接合对准标记 |
| CN110223917A (zh) * | 2019-05-09 | 2019-09-10 | 上海华力集成电路制造有限公司 | 降低铜化学机械研磨对后端套准精度的影响的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111081629A (zh) | 2020-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104736469B (zh) | 用于形成埋式下电极连同封装的mems装置的系统和方法 | |
| EP2011132B1 (en) | Capacitive micro- electro- mechanical sensors with single crystal silicon electrodes | |
| CN101837944B (zh) | 用于制备陀螺仪和加速度计的方法 | |
| US20100258890A1 (en) | Unit pixel of image sensor having three-dimensional structure and method for manufacturing the same | |
| CN107818980B (zh) | 有源区域结构以及其形成方法 | |
| CN102017125A (zh) | 起动分子键合的方法 | |
| US10793421B2 (en) | Wafer level encapsulation for MEMS device | |
| JPH09232417A (ja) | 厚さが均一な再充填層を有する半導体デバイス | |
| CN102804337A (zh) | 通过分子键合来键合的方法 | |
| CN111081629B (zh) | 带空腔soi晶圆的对准标记制作方法和空腔位置确定方法 | |
| CN105984830A (zh) | 集成电路融和mems传感器制造方法 | |
| CN102969336B (zh) | 半导体晶片及具备该半导体晶片的叠层构造体 | |
| JP2015160293A (ja) | ウェハレベル封止構造及びｍｅｍｓ素子の製造方法 | |
| CN105223646A (zh) | 低损耗三维硅波导交叉结构及其制作方法 | |
| JP2011135080A (ja) | 改善されたアイソレーションを備えるハイブリッド基板及びハイブリッド基板の簡素化した製造方法 | |
| CN113023661B (zh) | 一种微镜及制作方法 | |
| CN103187379B (zh) | 半导体堆栈结构及其制法 | |
| CN102693994B (zh) | 背照式cmos图像传感器的背面处理方法 | |
| CN106068556A (zh) | 模制电介质纳米结构 | |
| JP6111943B2 (ja) | 半導体装置の検査装置、及び半導体装置の製造方法 | |
| CN216288434U (zh) | 一种三维芯片的结构 | |
| CN107764459A (zh) | 压力传感器以及其制造方法 | |
| CN112661105A (zh) | 基于梳齿局部氧化的mems高低梳齿结构的制作方法 | |
| KR20200113519A (ko) | Soi 제조 방법 | |
| CN104058363A (zh) | 基于mems透射光阀的显示装置及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220407 Address after: 315832 e2025, zone a, Room 401, building 1, No. 88, Meishan Qixing Road, Beilun District, Ningbo, Zhejiang Province Applicant after: Ningbo Huazhang enterprise management partnership (L.P.) Address before: 430072 Hubei Province, Wuhan city Wuchang District of Wuhan University Luojiashan Applicant before: WUHAN University |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220902 Address after: No.01, 4th floor, building D7, phase 3, Wuhan Software New Town, No.9 Huacheng Avenue, Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430000 Patentee after: Wuhan Minsheng New Technology Co.,Ltd. Address before: 315832 e2025, zone a, Room 401, building 1, No. 88, Meishan Qixing Road, Beilun District, Ningbo, Zhejiang Province Patentee before: Ningbo Huazhang enterprise management partnership (L.P.) |