JP2011135080A - 改善されたアイソレーションを備えるハイブリッド基板及びハイブリッド基板の簡素化した製造方法 - Google Patents
改善されたアイソレーションを備えるハイブリッド基板及びハイブリッド基板の簡素化した製造方法 Download PDFInfo
- Publication number
- JP2011135080A JP2011135080A JP2010284914A JP2010284914A JP2011135080A JP 2011135080 A JP2011135080 A JP 2011135080A JP 2010284914 A JP2010284914 A JP 2010284914A JP 2010284914 A JP2010284914 A JP 2010284914A JP 2011135080 A JP2011135080 A JP 2011135080A
- Authority
- JP
- Japan
- Prior art keywords
- active region
- isolation
- region
- semiconductor material
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 155
- 239000000758 substrate Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 38
- 239000000463 material Substances 0.000 claims abstract description 213
- 239000004065 semiconductor Substances 0.000 claims abstract description 103
- 238000005530 etching Methods 0.000 claims abstract description 89
- 238000000059 patterning Methods 0.000 claims abstract description 21
- 230000001681 protective effect Effects 0.000 claims description 42
- 238000013461 design Methods 0.000 claims description 27
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 83
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 9
- 239000012212 insulator Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
【解決手段】アイソレーション領域5と、第1アクティヴ領域1と、第2アクティヴ領域3とを画定するエッチング・マスクを形成するステップと、少なくともアイソレーション領域5と第1半導体材料2の第1アクティヴ領域1とを画定するために、第1半導体材料2から作られた層及び第2半導体材料4から作られた層と、第2アイソレーション材料から作られた層6とをパターニングし、第1アクティヴ領域1の主面を解放することによって基板内に空間を形成し、第1アクティヴ領域1の上方でエッチング・マスクを除去するステップと、空間及びエッチング・マスクに第1アイソレーション材料を充填するステップと、第1アイソレーション材料を平坦化するステップと、第1アクティヴ領域の主面が解放されるまで、第1アイソレーション材料をエッチングするステップと、を連続的に備える。
【選択図】図20
Description
第1半導体材料から作られた第1アクティヴ領域と、
第2半導体材料から作られた第2アクティヴ領域と、を備え、
第1アクティヴ領域及び第2アクティヴ領域は、第1アイソレーション材料から作られたアイソレーション領域の両側に横方向に配置され、
第1半導体材料及び第2半導体材料は、支持層の主面に垂直方向に、第2アイソレーション材料から作られたアイソレーション層によって分離された、
ハイブリッド基板に関する。
−アイソレーション領域と、第1アクティヴ領域と、第2アクティヴ領域とを画定するように設計されたエッチング・マスクを形成するステップと、
−少なくともアイソレーション領域と第1半導体材料内の第1アクティヴ領域とを画定するために、第1半導体材料から作られた層及び第2半導体材料から作られた層と、第2アイソレーション材料から作られた層とをパターニングし、第1アクティヴ領域の主面を解放することによってソース基板内に空間を形成し、第1アクティヴ領域の上方でエッチング・マスクを除去するステップと、
空間及びエッチング・マスクに第1アイソレーション材料を充填するステップと、
第1アイソレーション材料を平坦化するステップと、
第1アクティヴ領域の主面が解放されるまで、第1アイソレーション材料をエッチングするステップと、
を連続的に備えることを特徴とする。
Claims (10)
- 支持層(7)と、第1半導体材料(2)から作られた層と、アイソレーション層(6)と、第2半導体材料(4)から作られた層と、を連続的に備える基板を準備し、
アイソレーション領域(5)と、第1アクティヴ領域(1)と、第2アクティヴ領域(3)と、を画定するように構成されたエッチング・マスク(8)を形成し、
前記第1アクティヴ領域(1)と前記第2アクティヴ領域(3)とは、横方向に離れており、且つ、前記アイソレーション領域(5)によって分離され、
少なくとも前記アイソレーション領域(5)と前記第1半導体材料(2)内の前記第1アクティヴ領域(1)とを画定するために、前記第1半導体材料(2)から作られた層と、前記アイソレーション層(6)と、前記第2半導体材料(4)と、をパターニングし、
前記第1アクティヴ領域(1)の主面を解放することによってソース基板内に空間を形成し、
前記エッチング・マスク(8)は、前記第1アクティヴ領域(1)の上方で除去され、
前記第1アクティヴ領域(1)は、前記第1半導体材料(2)内で作られ、
前記第2アクティヴ領域(3)は、前記第2半導体材料(4)内で作られ、
前記空間及びエッチング・マスクに第1アイソレーション材料(14)を充填し、
前記第1アクティヴ領域(1)の主面が解放されるまで前記第1アイソレーション材料(14)をエッチングすることによって、前記アイソレーション領域は、前記第1アイソレーション材料(14)から作られる、ハイブリッド基板の製造方法。 - 前記第1アクティヴ領域(1)の主面の解放は、少なくとも前記第1アクティヴ領域(1)を画定するための前記第1半導体材料(2)のパターニングの後に実行される、ことを特徴とする請求項1に記載の方法。
- 前記第1半導体材料(2)のパターニングの前に、前記エッチング・マスク(8)の第1保護材料(9)を前記第1アクティヴ領域(1)のデザイン内の第2保護材料(12)と取り替え、
前記第2保護材料(12)は、前記アイソレーション層(6)のエッチング・プロセスに対して反応性がある、ことを特徴とする請求項1に記載の方法。 - 前記エッチングマスク(8)は、追加の保護材料(10)上に堆積された第1保護材料(9)を備え、
前記アイソレーション領域(5)を画定するデザインの前記エッチング・マスク(8)内に第1プラグ(11)が形成され、
前記第2保護材料(12)は、前記第1保護材料(9)が除去された後に、前記追加の保護材料(10)によって形成される、ことを特徴とする請求項3に記載の方法。 - 前記第1プラグ(11)の除去と、
前記第2半導体材料(4)のパターニングと、
前記アイソレーション層(6)のパターニングと、
前記第1アクティヴ領域(1)を画定する前記追加の保護材料(10)及び前記アイソレーション層(6)のパターニングの同時除去と、を連続的に備えることを特徴とする請求項4に記載の方法。 - 前記エッチング・マスク(8)において、前記第1アクティヴ領域(1)の画定は、パターン及び空間を交互に配置することによって達成され、
隣接する2つのパターンの対向する2つの側端間の距離は、前記第1アクティヴ領域(1)を画定するデザインの側端と前記第2アクティヴ領域(3)を画定するデザインの側端との間の最小距離より小さい、ことを特徴とする請求項1乃至5の何れかに記載の方法。 - 前記第1アクティヴ領域(1)を画定するパターン間の前記空洞領域内に第2プラグ(13)が形成される、ことを特徴とする請求項6に記載の方法。
- 前記第2プラグ(13)は、犠牲材料によって形成される、こと特徴とする請求項4及び7に記載の方法。
- 前記アイソレーション領域(5)は、前記第2アクティヴ領域(3)の少なくとも側壁を被覆する横方向スペーサ(15)を備える、ことを特徴とする請求項1乃至8の何れかに記載の方法。
- 第1半導体材料(2)から作られた第1アクティヴ領域(1)と、
第2半導体材料(4)から作られた第2アクティヴ領域(3)と、
前記第1アクティヴ領域(1)及び前記第2アクティヴ領域(3)は、第1アイソレーション材料(14)から作られたアイソレーション領域(5)の両側に横方向に配置され、
前記第1半導体材料(2)及び前記第2半導体材料(4)は、支持層(7)の主面に垂直方向に、第2アイソレーション材料から作られたアイソレーション層(6)によって分離され、
前記アイソレーション領域(5)は、前記第1アクティヴ領域(1)の少なくとも片側端との境界をなす第1部分を備え、
前記第1部分及び前記第1アクティヴ領域(1)は、前記第1半導体材料(2)から作られた層と前記アイソレーション層(6)との間の界面と同一の平面を形成する解放主面を有し、
前記アイソレーション領域(5)及び前記第1アクティヴ領域(1)は、前記アイソレーション領域(5)と前記第1アクティヴ領域(1)との間の界面に沿って相補的な形状を有する、ことを特徴とするハイブリッド基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR09/06233 | 2009-12-22 | ||
FR0906233A FR2954584B1 (fr) | 2009-12-22 | 2009-12-22 | Substrat hybride a isolation amelioree et procede de realisation simplifie d'un substrat hybride |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011135080A true JP2011135080A (ja) | 2011-07-07 |
JP5931334B2 JP5931334B2 (ja) | 2016-06-08 |
Family
ID=42543084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010284914A Active JP5931334B2 (ja) | 2009-12-22 | 2010-12-21 | 改善されたアイソレーションを備えるハイブリッド基板及びハイブリッド基板の簡素化した製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8936993B2 (ja) |
EP (2) | EP4047642A1 (ja) |
JP (1) | JP5931334B2 (ja) |
FR (1) | FR2954584B1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8648438B2 (en) * | 2011-10-03 | 2014-02-11 | International Business Machines Corporation | Structure and method to form passive devices in ETSOI process flow |
CN103094217B (zh) * | 2011-10-31 | 2015-02-04 | 中国科学院微电子研究所 | 晶体管制作方法 |
FR2990794B1 (fr) * | 2012-05-16 | 2016-11-18 | Commissariat Energie Atomique | Procede de realisation d'un substrat muni de zones actives variees et de transistors planaires et tridimensionnels |
CN103824837B (zh) * | 2014-03-10 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 半导体器件结构及其制作方法 |
US10361219B2 (en) | 2015-06-30 | 2019-07-23 | International Business Machines Corporation | Implementing a hybrid finFET device and nanowire device utilizing selective SGOI |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006229047A (ja) * | 2005-02-18 | 2006-08-31 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
JP2006253182A (ja) * | 2005-03-08 | 2006-09-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2007042915A (ja) * | 2005-08-04 | 2007-02-15 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2008085138A (ja) * | 2006-09-28 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7329923B2 (en) * | 2003-06-17 | 2008-02-12 | International Business Machines Corporation | High-performance CMOS devices on hybrid crystal oriented substrates |
US6830962B1 (en) * | 2003-08-05 | 2004-12-14 | International Business Machines Corporation | Self-aligned SOI with different crystal orientation using wafer bonding and SIMOX processes |
US20050116290A1 (en) * | 2003-12-02 | 2005-06-02 | De Souza Joel P. | Planar substrate with selected semiconductor crystal orientations formed by localized amorphization and recrystallization of stacked template layers |
US7087965B2 (en) * | 2004-04-22 | 2006-08-08 | International Business Machines Corporation | Strained silicon CMOS on hybrid crystal orientations |
US7253034B2 (en) * | 2004-07-29 | 2007-08-07 | International Business Machines Corporation | Dual SIMOX hybrid orientation technology (HOT) substrates |
KR100763538B1 (ko) * | 2006-08-29 | 2007-10-05 | 삼성전자주식회사 | 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법 |
US7790528B2 (en) * | 2007-05-01 | 2010-09-07 | Freescale Semiconductor, Inc. | Dual substrate orientation or bulk on SOI integrations using oxidation for silicon epitaxy spacer formation |
US7749829B2 (en) * | 2007-05-01 | 2010-07-06 | Freescale Semiconductor, Inc. | Step height reduction between SOI and EPI for DSO and BOS integration |
-
2009
- 2009-12-22 FR FR0906233A patent/FR2954584B1/fr active Active
-
2010
- 2010-12-20 EP EP22167250.4A patent/EP4047642A1/fr active Pending
- 2010-12-20 EP EP10354093.6A patent/EP2339616B1/fr active Active
- 2010-12-21 JP JP2010284914A patent/JP5931334B2/ja active Active
- 2010-12-22 US US12/976,250 patent/US8936993B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006229047A (ja) * | 2005-02-18 | 2006-08-31 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
JP2006253182A (ja) * | 2005-03-08 | 2006-09-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2007042915A (ja) * | 2005-08-04 | 2007-02-15 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2008085138A (ja) * | 2006-09-28 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110147881A1 (en) | 2011-06-23 |
FR2954584A1 (fr) | 2011-06-24 |
EP2339616B1 (fr) | 2022-04-13 |
US8936993B2 (en) | 2015-01-20 |
EP4047642A1 (fr) | 2022-08-24 |
FR2954584B1 (fr) | 2013-07-19 |
JP5931334B2 (ja) | 2016-06-08 |
EP2339616A1 (fr) | 2011-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102386230B (zh) | 半导体组件及形成多位鳍状场效晶体管组件的方法 | |
KR101710826B1 (ko) | 반도체 디바이스의 형성 방법 | |
JP6144777B2 (ja) | フォトニック構造及び電子構造のための半導体基板及び製造方法 | |
US8501607B1 (en) | FinFET alignment structures using a double trench flow | |
TWI499817B (zh) | 光子裝置結構及製造方法 | |
US20060068596A1 (en) | Formation of Controlled Sublithographic Structures | |
JP5931334B2 (ja) | 改善されたアイソレーションを備えるハイブリッド基板及びハイブリッド基板の簡素化した製造方法 | |
US8691661B2 (en) | Trench with reduced silicon loss | |
KR20160122695A (ko) | 집적 회로 디바이스를 위한 스페이서 인에이블된 활성 분리 | |
JP2011530168A (ja) | 拡幅活性領域を有する半導体素子 | |
EP2933829B1 (en) | Method for reducing defects in shallow trench isolation | |
US8088664B2 (en) | Method of manufacturing integrated deep and shallow trench isolation structures | |
CN112909005B (zh) | 一种三维存储器及其制备方法 | |
JP2014078715A (ja) | Utbbに関するコンタクト関連短絡に対して保護する方法 | |
CN108091611B (zh) | 半导体装置及其制造方法 | |
TWI633625B (zh) | 使用間隔物蝕刻溝槽形成柵欄導體 | |
CN112951840B (zh) | 一种三维存储器及其制备方法 | |
CN107978563B (zh) | 一种半导体器件及制备方法、电子装置 | |
JP2009170805A (ja) | 半導体装置の製造方法 | |
CN102263052B (zh) | 浅沟槽隔离形成方法 | |
JP5527964B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR101696983B1 (ko) | FinFET 상에 트렌치를 형성하는 방법 및 그 FinFET | |
CN113496948B (zh) | 半导体器件及其形成方法 | |
JP2008130826A (ja) | 半導体装置および半導体装置の製造方法 | |
US8163583B2 (en) | Manufacturing method of micro electronic mechanical system structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150403 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5931334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |