JP6144777B2 - フォトニック構造及び電子構造のための半導体基板及び製造方法 - Google Patents

フォトニック構造及び電子構造のための半導体基板及び製造方法 Download PDF

Info

Publication number
JP6144777B2
JP6144777B2 JP2015550395A JP2015550395A JP6144777B2 JP 6144777 B2 JP6144777 B2 JP 6144777B2 JP 2015550395 A JP2015550395 A JP 2015550395A JP 2015550395 A JP2015550395 A JP 2015550395A JP 6144777 B2 JP6144777 B2 JP 6144777B2
Authority
JP
Japan
Prior art keywords
trench isolation
isolation region
semiconductor substrate
trench
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015550395A
Other languages
English (en)
Other versions
JP2016507894A (ja
Inventor
イー． ミード，ロイ
イー． ミード，ロイ
エス． サンデュ，ガーテ
エス． サンデュ，ガーテ
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2016507894A publication Critical patent/JP2016507894A/ja
Application granted granted Critical
Publication of JP6144777B2 publication Critical patent/JP6144777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/121—Channel; buried or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Optical Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本明細書に記載された実施形態は、共通半導体基板であって、当該基板上に作製された電子デバイス及びフォトニックデバイスを分離する共通半導体基板及びその形成方法に関する。
今日、フォトニックデバイスと電子デバイスを同じ半導体基板上に集積する傾向がある。このように集積するための支持基板としては、シリコン・オン・インシュレータ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ：ＳＯＩ）基板を用いることができる。電子デバイスを電気的に分離するためには、通常、薄い埋め込み酸化膜（Ｂｕｒｉｅｄ Ｏｘｉｄｅ：ＢＯＸ）が必要である。しかしながら、ＳＯＩ基板上に搭載された導波路などのフォトニック構造を光学的に分離するためには、一般に、上記に比べて厚いＢＯＸがＳＯＩ基板内に必要である。例えば、ＢＯＸ下部の支持シリコンにフォトニック導波路コアがエバネッセント結合するのを防ぐため、当該ＢＯＸ材料を比較的厚くする必要がある。その厚さとしては、例えば、１．０μｍ超であり、多くの場合は２．０μｍ〜３．０μｍである。ＢＯＸ材料がこのような厚さを持っていると、それによって下地のシリコンへの熱の流れが阻害され、上記厚さの後者では、電子デバイス及びフォトニックデバイスの両方に対して放熱器として働くことになる。これに対し、高速論理回路などのある電子デバイスをフォトニックデバイスと同じＳＯＩ基板上に集積すると、そのＳＯＩ基板のＢＯＸは相当薄くなるはずである（例えば、１００ｎｍ〜２００ｎｍの範囲）。こうしたＢＯＸ絶縁体を用いることにより、良好なＳＯＩ基板が電子デバイスに提供されるものの、ＳＯＩ基板において下地となる支持シリコンに導波路コアが光学的に結合するのを防ぐには不十分であり、こうした結合によって不要な光学的信号損失が発生する。そのため、複雑な多重マスクプロセスを用いてＳＯＩ基板（あるいは非ＳＯＩ基板）を提供することが求められている。この基板では、電子デバイス及びフォトニックデバイスに対して基板の異なる領域に異なる深さをとって電気的かつ光学的に好適な分離を行っている。
加えて、ＳＯＩ基板は、同じ基板上に電子デバイス及びフォトニックデバイスを作製するために用いられることが多いが、ＳＯＩ基板は、非ＳＯＩ基板に比べると製造するのに比較的費用がかかり、供給が制限されることも往々にしてあり得る。
そのため、電子デバイス及びフォトニックデバイスを分離できるように異なる深さの分離領域を備えた共通半導体基板を提供するための簡易な方法が求められている。
本発明の実施形態に従って作製する際の初期段階を示すシリコン基板の断面図である。 図１に示した段階に続く作製段階における基板の断面図である。 図２に示した段階に続く作製段階における基板の断面図である。 図３に示した段階に続く作製段階における基板の断面図である。 図４に示した段階に続く作製段階における基板の断面図である。 図５に示した段階に続く作製段階における基板の断面図である。 図６に示した段階に続く作製段階における基板の断面図である。 深いトレンチを形成する際のトレンチ幅と側壁幅の関係を示す図である。
以下の詳細な説明では、本明細書の一部を成す添付図面を参照すると共に、実施され得る特定の実施形態を一例として示す。これらの実施形態は、当業者がこれらを実施可能かつ利用可能な程度に十分詳細に記述されており、本発明の概念及び範囲を逸脱することなく、開示された特定の実施形態に構造的変更、論理的変更または手順的変更を行うことが可能であることを理解すべきである。
本明細書に記載された実施形態は、上部にフォトニックデバイス及び電子回路を共に形成可能な半導体基板構造であって、浅いトレンチによって電子デバイスを電気的に分離し、深いトレンチによってフォトニックデバイス（例えば、導波管、検出器、分岐器、分配器、変調器、復調器及び他のフォトニックデバイス）を光学的に分離した半導体基板構造を形成するための簡易な方法を提供する。
記載された実施形態では、共通のレチクルを用いて、第１トレンチ分離領域用の開口及び第２トレンチ分離領域用の開口を備えた共通のエッチングマスクを形成する。第２トレンチ分離領域用の開口は、第１トレンチ分離領域用の開口よりも広くなっている。マスクで画定された第１トレンチ分離領域用の開口及び第２トレンチ分離領域用の開口はそれぞれ、半導体基板の第１トレンチ及び第２トレンチをエッチングするのに用いられる。第１トレンチ及び第２トレンチを最初に同じ深さにエッチングし、酸化物で充填する。酸化物は、狭い第１トレンチには完全に充填され、広い第２トレンチには部分的に充填される。酸化物を第２トレンチの底部から除去し、次いで、第１トレンチよりも深くなるように第２トレンチを追加エッチングし、その後、第２トレンチを酸化物で充填する。次いで、基板を平坦化し、基板内に浅いトレンチ分離領域及び深いトレンチ分離領域を共に形成する。このようにして、シリコン・オン・インシュレータ構造を持たない半導体基板内に分離領域を形成することができる。その上で、電気的に絶縁させる浅い分離トレンチを備えた基板領域に電子デバイスを作製し、フォトニックデバイスと下地の基板を光学的に絶縁させる深いトレンチ分離領域の上にフォトニックデバイスを作製する。
以下、図１〜７を参照しながら、各実施形態について説明する。図１は、トレンチ分離を形成する初期段階における半導体（例えば、シリコンまたはポリシリコン）基板１０１を示す図である。酸化物パッド１０３は、例えば二酸化ケイ素であり、これを基板１０１の上面に成長または積層させることにより、その後に形成されるハードマスク１０５から基板を保護する。ハードマスク１０５は、例えば窒化ケイ素で構成され、酸化物パッド１０３上に積層される。図２に示すように、フォトリソグラフィ技法により、単一のレチクルを用いてハードマスク１０５にパターンを形成することが可能であり、このとき、ハードマスク１０５が狭い第１開口及び広い第２開口を備えるようにする。ここで、上記第１開口は、浅いトレンチ分離領域の形成時に用いる第１トレンチ１０７をエッチングするためのものであり、上記第２開口は、深いトレンチ分離領域の形成時に用いる第２トレンチ１０９をエッチングするためのものである。トレンチ１０７をエッチングするための第１開口の幅は、それぞれ約２０ｎｍ〜約１５０ｎｍとすることができる。第２トレンチ１０９の幅は、約２μｍ〜約１０μｍとしてよい。第２トレンチ１０９は、フォトニックデバイス（例えば、導波管）と二酸化ケイ素（例えば、クラッディングを備えたシリコンで構成される二酸化ケイ素）を分離するのに用いられるため、マスク１０５の第２開口の幅は、約３００ｎｍ〜約２μｍの幅を有するフォトニックデバイスに対し、約２μｍ〜約４μｍの範囲であってよい。通常、パターンが形成されたハードマスク１０５内の第１開口及び第２開口を介してシリコン基板１０１内の第１トレンチ１０７及び第２トレンチ１０９をエッチングするのに、ウェットエッチングまたはドライエッチングを用いてよい。エッチングを行うトレンチ１０７及びトレンチ１０９はそれぞれ、ハードマスク１０５内の第１開口及び第２開口の幅に対応した幅を有するようにする。エッチングされたトレンチ１０７及びトレンチ１０９の深さは、約２００ｎｍ〜約３００ｎｍとすることができる。
図２に示すように、一旦第１トレンチ１０７及び第２トレンチ１０９をエッチングしたら、図３に示すように、トレンチ分離酸化物１１１（例えば、二酸化ケイ素）を基板１０１上に薄く積層かつ／または成長させて、第１トレンチ１０７及び第２トレンチ１０９を充填すると共にハードマスク１０５上に覆い被せる。酸化物の厚さはトレンチの深さの約半分であってよく、例えば、約１００ｎｍ〜約１５０ｎｍである。図４に示すように、狭い第１トレンチ１０７は、酸化物１１１によって完全に充填されるのに対し、広い第２トレンチは、酸化物１１１によって部分的に充填される。
図４に示すように、次いで、酸化物１１１をハードマスク１０５の高さにまで平坦化することができる。その後、異方性ウェットエッチングまたはプラズマドライエッチングを用いて酸化物１１１を第２トレンチ１０９の底部１１２から選択的に除去することができ、それによって酸化物１１１のごく一部をトレンチ１０９の側壁に側壁スペーサ１１１ａとして残しておく。トレンチ１０７は、第２トレンチの底部１１２から酸化物を除去しても、少なくとも部分的にトレンチ１０７が残るような幅とすべきであり、完全に除去されなければ、トレンチ１０７は酸化物で充填されている。このエッチングによって基板１０１を露出させて、トレンチ１０９を追加エッチングできるようにする。
図８は、トレンチの幅Ｗと側壁スペーサ１１１ａの幅ｗの関係を示す図であり、この関係を用いてシリコン基板１０１を露出させることができる。Ｗ＞２ｗのときには、基板１０１がトレンチ１０９を介して露出され、追加エッチングが可能となる。従って、一実施例において側壁スペーサの幅ｗが１００ｎｍである場合、確実に基板１０１を露出させるためには、第２トレンチ１０９の幅Ｗを少なくとも２００ｎｍとすることができる。逆に、Ｗ＜２ｗのときには、基板１０１を露出させるほど十分に酸化物１１１がエッチングされていないことになる。
側壁スペーサ１１１ａは、第２トレンチ１０９での酸化物１１１の除去に由来した人工物であることに留意すべきである。選択したウェットエッチング及び／またはドライエッチングの条件に応じて、側壁スペーサ１１１ａをエッチング中に完全に除去して基板１０１を露出させることも可能であろう。
図５に示すように、側壁酸化物スペーサ１１１ａ（存在する場合）及びハードマスク１０５の第２開口をエッチングマスクに用いて、酸化物１１１を残したまま第２トレンチ１０９に異方性ウェットエッチングまたはプラズマドライエッチングをさらに実施し、これによって第１トレンチ１０７の深さよりも深くなるまで、例えば、第１トレンチ１０７の深さの少なくとも２倍の深さにまで第２トレンチ１０９をエッチングすることができる。フォトニックデバイスを分離するために、第２トレンチ１０９の深さは、約１．２μｍ〜約１．５μｍの範囲とすることができる。側壁酸化物スペーサ１１１ａが存在しない場合、この追加エッチングは、専らハードマスク１０５の第２開口によって画定される。
図５に関して述べた方法で第２トレンチ１０９を追加エッチングした後、第２酸化物（例えば、二酸化ケイ素）を基板１０１の上に積層させて第２トレンチ１０９を充填することができる。その後、ＣＭＰまたは他の既知の平坦化技法を用いて構造物全体を基板１０１の表面にまで平坦化することにより、基板１０１の表面上にある酸化物と共に酸化物パッド１０３及びハードマスク１０５を除去する。あるいは、酸化物、ハードマスク１０５及び酸化物パッド１０３を、リン酸による基板エッチングによって除去することもできる。得られた平坦化構造を図６に示す。
図６の基板１０１は、続けて作製する電子デバイスを電気的に分離するための浅い第１トレンチ分離領域１１３、及び上部に作製されるフォトニックデバイスを半導体基板１０１から光学的に分離するための深い第２トレンチ分離領域１１５を備える。図６の基板を用いて、同じ基板１０１上にＣＭＯＳ回路及びフォトニックデバイスを共に作製することができる。図６はまた、基板１０１上の各領域を表す点線１１４も示している。これらの領域では、ＣＭＯＳデバイス及びＣＭＯＳ回路、並びにフォトニックデバイス及びフォトニック回路をそれぞれ形成することができる。
図７は、ＣＭＯＳ／フォトニック集積回路構造を部分的に作製したときの一実施例を示す。半導体基板１０１は、ドープ済みのソース領域１１９及びドレイン領域１２１、ゲート酸化膜１２５上のゲート１２３、並びにゲート酸化膜に接して作製された側壁１２９を備えたトランジスタ１１７を有する。浅い第１トレンチ分離領域１１３は、トランジスタ１１７を、基板１０１上に作製される他の電子デバイスから分離する。図７はまた、深いトレンチ分離領域１１５上に接するシリコン導波路コア１３１として形成されたフォトニックデバイスも示している。導波路コア１３１は、シリコン（屈折率は約３．４７である）よりも屈折率が低いクラッディングで囲む必要がある。このクラッディングは、深い第２トレンチ分離領域１１５、及び導波路コア１３１の両側及び上部の酸化物材料１３３によって提供される。第２トレンチ領域１１５に充填された酸化物及び導波路コア１３１を囲む酸化物は、例えば、約１．５４の屈折率を有するが、他の屈折率を有するこれ以外の材料も用いることができる。酸化物材料１３３は、二酸化ケイ素またはＢＰＳＧ酸化物材料１３３とすることができる。これらの材料はまた、基板１０１上に作製された電子デバイスとフォトニックデバイスを電気的に相互接続する１つ以上の金属層１３５に対応した層間絶縁（ｉｎｔｅｒｌａｙｅｒ ｄｉｅｌｅｃｔｒｉｃ：ＩＬＤ）構造の一部として用いることもできる。
記載された実施形態は、エッチング用のハードマスク構造物を形成するための単一のレチクルを用いて、電子デバイス及びフォトニックデバイスを共に同じ基板上に集積するのに好適な浅いトレンチ分離領域及び深いトレンチ分離領域を備えた非ＳＯＩ基板の形成方法を提供する。
方法及び構造の例示的実施形態について上述したが、かかる説明は本発明を限定するものとして解釈すべきではなく、本発明の概念または範囲を逸脱せずに種々の変更を行うことが可能である。従って、本発明は添付された特許請求の範囲によってのみ限定される。

Claims (24)

  1. エッチングマスク材料を半導体基板上に形成すること、
    フォトリソグラフィ工程に単一のレチクルを用いて前記エッチングマスク材料に第１開口及び前記第１開口よりも広い第２開口を形成すること、
    前記第１及び第２開口が形成されたエッチングマスク材料を用いて前記半導体基板の前記第１開口により区画される第１トレンチ分離領域及び前記第２開口により区画される第２トレンチ分離領域をエッチングすること、
    前記第１トレンチ分離領域及び前記第２トレンチ分離領域のそれぞれの内部に第１および第２トレンチ分離材料を形成すること、
    前記第１トレンチ分離領域が前記第２トレンチ分離領域よりも小さいことを利用して、前記第１トレンチ分離領域内の前記第１トレンチ分離材料を残しつつ、前記第２トレンチ分離領域の底部の前記第２トレンチ分離材料を除去して、前記半導体基板を露出させること、
    前記露出させた半導体基板を追加エッチングして、前記第２トレンチ分離領域の深さを前記第１トレンチ分離領域の深さよりも深くすること、
    前記深くした第２トレンチ分離領域の内部に第３トレンチ分離材料を形成することであって、前記第１トレンチ分離材料よりも厚い第３トレンチ分離材料を形成すること、
    電子デバイスを前記半導体基板上に形成することであって、前記第１トレンチ分離領域によって他のデバイスから電気的に分離された前記電子デバイスを前記半導体基板上に形成すること、並びに
    前記第２トレンチ分離領域内の前記第３トレンチ分離材料の上に前記第３トレンチ分離材料と重ねてフォトニックデバイスを形成すること、
    を含む、方法。
  2. 前記半導体基板を露出させることは、前記追加エッチング用のエッチングマスクを形成する前記第２トレンチ分離材料の一部を前記第２トレンチ分離領域の側壁に残しておくことを含む、請求項１に記載の方法。
  3. 前記深くした第２トレンチ分離領域の内部に前記第３トレンチ分離材料を形成した後に、前記半導体基板の上面の高さにまで平坦化することをさらに含む、請求項１に記載の方法。
  4. 前記半導体基板がシリコン基板で構成される、請求項３に記載の方法。
  5. 前記エッチングマスク材料と前記半導体基板の間にパッド酸化物を形成することをさらに含み、前記単一のレチクルを用いたフォトリソグラフィ工程により、前記エッチングマスク材料及び前記パッド酸化物に前記第１開口および前記第２開口を画定する、請求項３に記載の方法。
  6. 前記パッド酸化物が二酸化ケイ素を含む、請求項５に記載の方法。
  7. 前記エッチングマスク材料が窒化ケイ素を含む、請求項１に記載の方法。
  8. 前記第１、第２及び第３トレンチ分離材料の少なくとも一つが二酸化ケイ素を含む、請求項１に記載の方法。
  9. 前記半導体基板を露出させることは、前記第２トレンチ分離領域内部の前記第２トレンチ分離材料を異方的にエッチングすることによって前記第２トレンチ分離材料の一部を除去し、前記第２トレンチ分離材料の他の一部を前記第２トレンチ分離領域の側壁に沿って残すことを含む、請求項１に記載の方法。
  10. 前記半導体基板を露出させることは、異方性エッチングを用いて前記第２トレンチ分離領域から前記第２トレンチ分離材料の一部を除去することを含む、請求項１に記載の方法。
  11. 前記半導体基板を露出させることは、プラズマエッチングを用いて前記第２トレンチ分離領域から前記第２トレンチ分離材料の一部を除去することを含む、請求項１に記載の方法。
  12. 前記第３トレンチ分離材料の厚さは、少なくとも前記第１トレンチ分離材料の厚さの２倍である、請求項１に記載の方法。
  13. 前記第１トレンチ分離領域の深さが約２００ｎｍ〜約３００ｎｍである、請求項１２に記載の方法。
  14. 前記第２トレンチ分離領域の深さが約１．２μｍ〜約１．５μｍである、請求項１２に記載の方法。
  15. 前記第２トレンチ分離領域の幅が前記第１トレンチ分離領域の幅よりも広い、請求項１に記載の方法。
  16. 前記第２トレンチ分離領域の幅が前記第２トレンチ分離領域の前記側壁に沿って残した前記第２トレンチ分離材料の幅の２倍よりも広い、請求項２に記載の方法。
  17. フォトリソグラフィ工程に単一のレチクルを用いて半導体基板上に設けられたエッチングマスクに第１開口及び前記第１開口よりも広い第２開口を形成すること、
    前記エッチングマスクの前記第１開口及び前記第２開口を用いて前記半導体基板から半導体材料の一部を除去して、それぞれ第１トレンチ分離領域及び第２トレンチ分離領域を設けること、
    前記第１トレンチ分離領域及び前記第２トレンチ分離領域のそれぞれの内部に第１及び第２絶縁材料を形成すること、
    前記第２トレンチ分離領域から前記第２絶縁材料の一部を除去して前記半導体基板を露出させること、
    前記第２トレンチ分離領域に対し前記露出させた半導体基板を追加エッチングして、前記第２トレンチ分離領域の深さを前記第１トレンチ分離領域の深さよりも深くすること、
    前記深くした第２トレンチ分離領域内に第３絶縁材料を形成することであって、前記第１絶縁材料よりも厚い第３絶縁材料を形成すること、
    前記第１トレンチ分離領域及び前記第２トレンチ分離領域を前記半導体基板の上面の高さにまで平坦化すること、
    ゲート絶縁膜を含む電子デバイスを前記半導体基板上に形成することであって、前記第１トレンチ分離領域によって他のデバイスから電気的に分離された前記電子デバイスを前記半導体基板上に形成すること、並びに
    前記平坦化された第２トレンチ分離領域内の前記第３絶縁材料の上に前記第３絶縁材料と重ねてフォトニックデバイスを形成すること、
    を含む、方法。
  18. 前記第１トレンチ分離領域の幅が約２０ｎｍ〜約１５０ｎｍである、請求項１７に記載の方法。
  19. 前記第２トレンチ分離領域の幅が約２μｍ〜約１０μｍである、請求項１７に記載の方法。
  20. 前記第２トレンチ分離領域の幅が約２μｍ〜約４μｍである、請求項１９に記載の方法。
  21. 前記第３絶縁材料の厚さは、少なくとも前記第１絶縁材料の厚さの２倍である、請求項１７に記載の方法。
  22. 前記フォトニックデバイスの両側及び上部に光学的分離領域を作製することをさらに含む、請求項１７に記載の方法。
  23. 前記フォトニックデバイスが導波管、検出器、分岐器、分配器、変調器及び復調器からなる群から選択される、請求項１７に記載の方法。
  24. 前記フォトニックデバイス上部の前記光学的分離領域が層間絶縁構造の一部である、請求項２２に記載の方法。
JP2015550395A 2012-12-26 2013-11-25 フォトニック構造及び電子構造のための半導体基板及び製造方法 Active JP6144777B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/726,891 2012-12-26
US13/726,891 US8652934B1 (en) 2012-12-26 2012-12-26 Semiconductor substrate for photonic and electronic structures and method of manufacture
PCT/US2013/071649 WO2014105319A1 (en) 2012-12-26 2013-11-25 Semiconductor substrate for photonic and electronic structures and method of manufacture

Publications (2)

Publication Number Publication Date
JP2016507894A JP2016507894A (ja) 2016-03-10
JP6144777B2 true JP6144777B2 (ja) 2017-06-07

Family

ID=49766166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015550395A Active JP6144777B2 (ja) 2012-12-26 2013-11-25 フォトニック構造及び電子構造のための半導体基板及び製造方法

Country Status (7)

Country Link
US (4) US8652934B1 (ja)
EP (1) EP2939266B1 (ja)
JP (1) JP6144777B2 (ja)
KR (1) KR101687127B1 (ja)
CN (1) CN104956482B (ja)
TW (1) TWI545620B (ja)
WO (1) WO2014105319A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102007258B1 (ko) * 2012-11-21 2019-08-05 삼성전자주식회사 광전 집적회로 기판의 제조방법
US8652934B1 (en) * 2012-12-26 2014-02-18 Micron Technology, Inc. Semiconductor substrate for photonic and electronic structures and method of manufacture
US20140315371A1 (en) * 2013-04-17 2014-10-23 International Business Machines Corporation Methods of forming isolation regions for bulk finfet semiconductor devices
US9696486B2 (en) * 2013-07-31 2017-07-04 Oracle International Corporation Surface-normal coupler for silicon-on-insulator platforms
US9768330B2 (en) * 2014-08-25 2017-09-19 Micron Technology, Inc. Method and optoelectronic structure providing polysilicon photonic devices with different optical properties in different regions
WO2016112296A1 (en) 2015-01-08 2016-07-14 Acacia Communications, Inc. Horizontal coupling to silicon waveguides
US9658400B2 (en) 2015-06-01 2017-05-23 International Business Machines Corporation Method for fabricating a device for propagating light
US9678273B2 (en) * 2015-06-01 2017-06-13 International Business Machines Corporation Device for propagating light and method for fabricating a device
US9874693B2 (en) 2015-06-10 2018-01-23 The Research Foundation For The State University Of New York Method and structure for integrating photonics with CMOs
US9864136B1 (en) * 2016-08-09 2018-01-09 Globalfoundries Inc. Non-planar monolithic hybrid optoelectronic structures and methods
US10416381B1 (en) 2016-12-23 2019-09-17 Acacia Communications, Inc. Spot-size-converter design for facet optical coupling
US10571633B1 (en) 2016-12-23 2020-02-25 Acacia Communications, Inc. Suspended cantilever waveguide
CN109003935A (zh) * 2017-06-07 2018-12-14 中芯国际集成电路制造（天津）有限公司 半导体器件及其制造方法
US10243015B1 (en) 2018-01-16 2019-03-26 Omnivision Technologies, Inc. Silicon photosensor array integrated circuit on [110]substrate with deep, anisotropically-etched, trench isolation
US10274678B1 (en) 2018-03-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming photonic devices
US11473191B2 (en) * 2019-02-27 2022-10-18 Applied Materials, Inc. Method for creating a dielectric filled nanostructured silica substrate for flat optical devices
GB2583348A (en) * 2019-04-24 2020-10-28 Univ Southampton Photonic chip and method of manufacture
US11169328B2 (en) * 2019-09-20 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic structure and method for forming the same
US20210111243A1 (en) * 2019-10-15 2021-04-15 Globalfoundries Singapore Pte. Ltd. Semiconductor devices and methods of fabricating a semiconductor device
US11262500B2 (en) * 2019-12-02 2022-03-01 Renesas Electronics Corporation Semiconductor device and including an optical waveguide and method of manufacturing the same
US11803009B2 (en) * 2022-02-25 2023-10-31 Globalfoundries U.S. Inc. Photonics structures having a locally-thickened dielectric layer
CN115132648A (zh) * 2022-09-02 2022-09-30 合肥新晶集成电路有限公司 半导体结构的制作方法以及半导体结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4211582A (en) 1979-06-28 1980-07-08 International Business Machines Corporation Process for making large area isolation trenches utilizing a two-step selective etching technique
JPS59124141A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体装置の製造方法
JPH06151809A (ja) * 1992-10-30 1994-05-31 Toshiba Corp 半導体装置
US5747377A (en) 1996-09-06 1998-05-05 Powerchip Semiconductor Corp. Process for forming shallow trench isolation
US5923993A (en) 1997-12-17 1999-07-13 Advanced Micro Devices Method for fabricating dishing free shallow isolation trenches
US6790742B2 (en) * 1998-06-03 2004-09-14 United Microelectronics Corporation Chemical mechanical polishing in forming semiconductor device
US6177333B1 (en) 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
JP2001036054A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp Ｓｏｉ基板の製造方法
US7253047B2 (en) * 1999-09-01 2007-08-07 Micron Technology, Inc. Semiconductor processing methods of forming transistors, semiconductor processing methods of forming dynamic random access memory circuitry, and related integrated circuitry
US6372605B1 (en) * 2000-06-26 2002-04-16 Agere Systems Guardian Corp. Additional etching to decrease polishing time for shallow-trench isolation in semiconductor processing
JP4355128B2 (ja) * 2002-07-04 2009-10-28 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
US6638844B1 (en) * 2002-07-29 2003-10-28 Chartered Semiconductor Manufacturing Ltd. Method of reducing substrate coupling/noise for radio frequency CMOS (RFCMOS) components in semiconductor technology by backside trench and fill
US7102184B2 (en) 2003-06-16 2006-09-05 Micron Technology, Inc. Image device and photodiode structure
US7285433B2 (en) 2003-11-06 2007-10-23 General Electric Company Integrated devices with optical and electrical isolation and method for making
US7138697B2 (en) * 2004-02-24 2006-11-21 International Business Machines Corporation Structure for and method of fabricating a high-speed CMOS-compatible Ge-on-insulator photodetector
JP2005294759A (ja) * 2004-04-05 2005-10-20 Renesas Technology Corp 半導体装置およびその製造方法
US7354812B2 (en) * 2004-09-01 2008-04-08 Micron Technology, Inc. Multiple-depth STI trenches in integrated circuit fabrication
US7338848B1 (en) * 2004-10-20 2008-03-04 Newport Fab, Llc Method for opto-electronic integration on a SOI substrate and related structure
KR100710204B1 (ko) * 2005-09-08 2007-04-20 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US7247571B2 (en) * 2005-09-15 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for planarizing semiconductor structures
US20070194403A1 (en) * 2006-02-23 2007-08-23 International Business Machines Corporation Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods
KR20080062002A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체소자의 트렌치 소자분리막 형성방법
US7920770B2 (en) 2008-05-01 2011-04-05 Massachusetts Institute Of Technology Reduction of substrate optical leakage in integrated photonic circuits through localized substrate removal
US20090325359A1 (en) * 2008-06-30 2009-12-31 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing a modified isolation structure
US8877616B2 (en) * 2008-09-08 2014-11-04 Luxtera, Inc. Method and system for monolithic integration of photonics and electronics in CMOS processes
US7972922B2 (en) * 2008-11-21 2011-07-05 Freescale Semiconductor, Inc. Method of forming a semiconductor layer
US20110158582A1 (en) * 2009-12-30 2011-06-30 Tzung-I Su Structure of a semiconductor device having a waveguide and method of forming the same
CN102122034B (zh) * 2010-01-11 2014-04-09 联华电子股份有限公司 光电元件及其形成方法
US8652934B1 (en) * 2012-12-26 2014-02-18 Micron Technology, Inc. Semiconductor substrate for photonic and electronic structures and method of manufacture

Also Published As

Publication number Publication date
KR101687127B1 (ko) 2016-12-15
US8815704B2 (en) 2014-08-26
TWI545620B (zh) 2016-08-11
EP2939266A1 (en) 2015-11-04
CN104956482A (zh) 2015-09-30
US9305826B2 (en) 2016-04-05
TW201432786A (zh) 2014-08-16
US20140341503A1 (en) 2014-11-20
US20140175596A1 (en) 2014-06-26
EP2939266B1 (en) 2016-12-21
US20150243546A1 (en) 2015-08-27
US8652934B1 (en) 2014-02-18
US9034724B2 (en) 2015-05-19
CN104956482B (zh) 2019-04-09
JP2016507894A (ja) 2016-03-10
KR20150092284A (ko) 2015-08-12
WO2014105319A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
JP6144777B2 (ja) フォトニック構造及び電子構造のための半導体基板及び製造方法
JP6244380B2 (ja) フォトニックデバイスの構造及び製造方法
KR101770886B1 (ko) 실리콘-온-절연체 기판 상의 도파로의 광학 격리를 제공하는 방법 및 구조물
US8501607B1 (en) FinFET alignment structures using a double trench flow
CN109003935A (zh) 半导体器件及其制造方法
US8816471B2 (en) Electrical signal isolation and linearity in SOI structures
US8513037B2 (en) Method of integrating slotted waveguide into CMOS process
JP5931334B2 (ja) 改善されたアイソレーションを備えるハイブリッド基板及びハイブリッド基板の簡素化した製造方法
CN103367224A (zh) 在基板中形成沟槽的方法
CN107424922A (zh) 用以形成交叉耦接接触的装置及方法
US20120306035A1 (en) Process for fabricating a backside-illuminated imaging device and corresponding device
US7772083B2 (en) Trench forming method and structure
US11227790B1 (en) Managing trench depth in integrated systems
TWI443772B (zh) 元件內隔離結構之製造方法
KR20090071771A (ko) 반도체 소자의 소자 분리막 제조 방법
JP2009239302A (ja) 半導体装置
KR20100027403A (ko) 반도체 장치의 미세패턴 제조방법
KR20100008966A (ko) 반도체 소자의 제조 방법
KR100565759B1 (ko) 반도체 소자의 제조방법
TWI523072B (zh) 在基板中形成溝渠的方法
CN115775765A (zh) 沟槽隔离结构的形成方法
KR100578239B1 (ko) 반도체장치의 소자분리막 형성방법
KR20090011246A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170511

R150 Certificate of patent or registration of utility model

Ref document number: 6144777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250