TWI523072B - 在基板中形成溝渠的方法 - Google Patents

在基板中形成溝渠的方法 Download PDF

Info

Publication number
TWI523072B
TWI523072B TW101109850A TW101109850A TWI523072B TW I523072 B TWI523072 B TW I523072B TW 101109850 A TW101109850 A TW 101109850A TW 101109850 A TW101109850 A TW 101109850A TW I523072 B TWI523072 B TW I523072B
Authority
TW
Taiwan
Prior art keywords
trench
mask layer
forming
substrate
patterned mask
Prior art date
Application number
TW101109850A
Other languages
English (en)
Other versions
TW201340171A (zh
Inventor
陳東郁
王志榮
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW101109850A priority Critical patent/TWI523072B/zh
Publication of TW201340171A publication Critical patent/TW201340171A/zh
Application granted granted Critical
Publication of TWI523072B publication Critical patent/TWI523072B/zh

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

在基板中形成溝渠的方法
本發明係關於一種在基板中形成溝渠的方法,特別來說,是關於一種在基板中形成極窄溝渠的方法。
在半導體製程上,為了將積體電路(integrated circuits)的圖案順利地轉移到半導體晶片上,必須先將電路圖案設計於一光罩佈局圖上,之後依據光罩佈局圖所輸出的光罩圖案(photomask pattern)來製作一光罩,並且將光罩上的圖案以一定的比例轉移到該半導體晶片上,也就是俗稱的微影技術(lithography)。
而隨著半導體電路的積體層次的快速增加,目前的微影技術已經遇到了瓶頸,而無法應付日益縮小的元件尺寸。舉例來說,形成金屬導線的鑲嵌製程須先在硬遮罩中形成溝渠圖案,然後再將此溝渠圖案轉印至介電層中,然後在介電層的溝渠中填入金屬以形成金屬導線。然而受限於目前的半導體技術,現有的微影技術並無法在遮罩層中形成較窄的溝渠圖案,故也限制了整體金屬化內連線系統的尺寸。
因此,還需要一種新穎的半導體製程,可以在基板中形成較窄寬度的溝渠。
本發明於是提出一種在基板中形成溝渠的方法,能夠形成極窄溝渠。
根據本發明之一實施方式,本發明所提供的一種在基板中形成溝渠的方法,首先在一基板上形成一第一圖案化遮罩層,第一圖案化遮罩層具有一第一溝渠。接著在基板上全面形成一物質層,物質層共形地沿著該第一溝渠形成。然後於物質層上形成一第二圖案化遮罩層,以填滿第一溝渠。接著移除部份的物質層,而保留位於第二圖案化遮罩層與基板之間的物質層,以形成一第二溝渠。最後,以第一圖案化遮罩層以及第二圖案化遮罩層為遮罩進行一蝕刻製程。
根據本發明之另一實施方式,本發明所提供的一種在基板中形成溝渠的方法,首先於一基板上形成一第一圖案化遮罩層,其具有一第一溝渠。接著於第一溝渠之側壁上形成一物質層。然後形成一第二圖案化遮罩層,以填滿第一溝渠。接著移除基板上之全部的物質層,以形成一第二溝渠。最後,以第一圖案化遮罩層以及第二圖案化遮罩層為遮罩進行一蝕刻製程。
本發明提出的形成溝渠的方法,其特徵乃是在第一溝渠中共形地形成物質層,然後以第二圖案化遮罩層填滿第一溝渠,最後移除第一溝渠側壁上的物質層,形成的第二溝渠的寬度大體上會等於物質層的厚度。利用本發明所提供的方法,可以在基板中得到一極窄寬度的溝渠。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明,下文特列舉本發明之數個較佳實施例,並配合所附圖式,詳細說明本發明的構成內容及所欲達成之功效。
請參考第1圖至第7圖,所繪示為本發明一種在基板中形成溝渠的方法的第一實施例的示意圖。如第1圖所示,首先提供一基板300,基板300可以是各種半導體基底,例如是矽基底(silicon substrate)、磊晶矽基底(epitaxial silicon substrate)、矽鍺半導體基底(silicon germanium substrate)、碳化矽基底(silicon carbide substrate)或矽覆絕緣(silicon-on-insulator,SOI)基底,也可以是包含具有非半導體材質之基底,例如是玻璃基底(glass substrate),以在其上形成薄膜電晶體(thin-film-transistor)等顯示裝置,或是熔融石英塊(fused quartz),以在其上形成光罩。於本發明另一實施例中,基底300可以包含一層或多層的低介電常數層,以在其上形成具有雙鑲嵌(dual damascene)結構的金屬內連線系統。舉例而言,基板300可以包含不同的摻雜區(doped region)、一層或多層的低介電常數介電層(low-k dielectric layer)或多層金屬內連線系統(metal interconnection system),並具有一個或多個微電子元件設置於其中,例如是互補式金氧半導體(complementary metal oxide semiconductor,CMOS)或是感光電晶體(photo-diode)等。接著,於基板300上形成一第一圖案化遮罩層302。於本發明之一實施例中,第一圖案化遮罩層302中具有一第一溝渠304,第一溝渠304具有一底面304a以及一側壁304b,其中第一溝渠304的底面304a會暴露基板300。第一圖案化遮罩層302可以包含各種適用作為硬遮罩的材質,例如是氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、碳化矽(silicon carbide)或是應用材料公司提供之進階圖案化薄膜(advanced pattern film,APF)。而於另一實施例中,第一圖案化遮罩層304可以包含一多層膜的結構,例如可以是一磷矽玻璃(phosphor-silicate glass,PSG)層加上位於其上的氮化矽層。於另一實施例中,第一圖案化遮罩層302亦可以包含有機聚合物,例如是旋塗式玻璃(spin-on-glass)或SiLKTM聚合物(SiLKTM polymer)。
接著如第2圖所示,於基板300上全面形成一物質層306。其中物質層306會形成在第一圖案化遮罩層302的頂面上並共形地(conformally)沿著一溝渠304的底面304a以及側壁304b形成,但並不會填滿第一溝渠304。形成物質層306的方法包含化學氣相沈積(chemical vapor deposition,CVD)製程,例如原子層沈積(atomic layer deposition,ALD)製程等方式,但並不以此為限。於本發明之一實施例中,物質層306例如是硼磷矽玻璃(boron phosphor-silicate glass,BPSG)或是應用材料公司提供之進階圖案化薄膜(advanced pattern film,APF),且物質層306具有一厚度T大體上介於10奈米至200奈米之間。
如第3圖所示,在基板300上全面形成一第二遮罩層308,其中第二遮罩層308會形成在物質層306上,且會將第一溝渠304填滿。第二遮罩層308的材質可以和第一圖案化遮罩層302相同也可以不同,其包含各種適合作為遮罩層的材質,例如氮化矽、氮氧化矽、碳化矽或是應用材料公司提供之進階圖案化薄膜,但較佳者必須和物質層306之間具有一蝕刻選擇比,也就是對一蝕刻劑具有不同的蝕刻速率。而於本發明另一實施例中,第二遮罩層308也可以是多晶矽(poly-silicon)或是有機聚合物例如是旋塗式玻璃(spin-on-glass)或光阻層。
如第4圖所示,進行一平坦化製程,例如是一回蝕刻製程、一化學機械研磨(chemical mechanical polish,CMP)製程、或是兩者的組合,以移除第一溝渠304以外的第二遮罩層308,僅保留第一溝渠304內的第二遮罩層308,以形成第二圖案化遮罩層309。平坦化製程以能暴露出第一圖案化遮罩層302上的物質層306為原則,較佳者,平坦化製程會進行到第二遮罩層308齊平於第一圖案化遮罩層302上的物質層306。於本發明較佳實施例中,平坦化製程是採用回蝕刻製程,而由於第二遮罩層308與物質層306之間有蝕刻選擇比,因此在此平坦化製程中物質層306並不會被移除。
如第5圖所示,進行一乾蝕刻及/或濕蝕刻製程,以移除位於第一溝渠304之側壁304b以及第一圖案化遮罩層302上的物質層306,而保留基板300以及第二圖案化遮罩層309之間的物質層306。於本發明較佳實施例中,是以第一圖案化物質層302以及第二圖案化物質層309為遮罩進行一乾蝕刻製程,來移除部分的物質層306,使得殘留下來的物質層306能大體上與第二圖案化遮罩層309於垂直面上切齊。此時,第一圖案化遮罩層302以及第二圖案化遮罩層309之間會形成一第二溝渠310,且第二溝渠310的寬度大體上相同於物質層306的厚度T。
如第6圖所示,以第一圖案化遮罩層302以及第二圖案化遮罩層309為遮罩進行一乾蝕刻製程,以加深第二溝渠310的深度至基板300中。最後如第7圖所示,將基板300上的第一圖案化遮罩層302、第二圖案化遮罩層309以及物質層306全部移除,如此一來,即可在基板300中形成一第三溝渠316,且第三溝渠316的寬度大體上等於物質層306的厚度T。利用本發明的方法,可在基板300中形成一極窄的第三溝渠316。於一實施例中,若基板300為半導體基板,則本發明的方法可以應用在例如淺溝渠隔離(shallow trench isolation,STI)、非平面電晶體例如鰭狀電晶體(Fin-FET)或多閘極電晶體(multigate FET)等方面;於另一實施例中,若基板300包含低介電常數層,則可以利用第三溝渠316來形成金屬內連線系統中例如雙鑲嵌等製程,但不以上述為限。
請參考第8圖,所繪示為本發明一種在基板中形成溝渠的方法的第二實施例的示意圖。在進行完第5圖的製程後,如第8圖所示,還可以更減小第二溝渠310的寬度,例如在第二溝渠310的側壁上形成一第二側壁子314,以在第二溝渠310之中形成一第四溝渠318。後續,再進行蝕刻製程以將第四溝渠318的圖案轉印至基板300中,而形成了更窄的溝渠圖案。
請參考第9圖與第10圖,所繪示為本發明一種在基板中形成溝渠的方法的第三實施例的示意圖。如第9圖所示,本實施例與第一實施例的區別在於,在形成第一圖案化遮罩層302之前,還可在基板300上全面形成一第三遮罩層312,然後如第10圖所示,將第二溝渠310的圖案轉印至第三遮罩層312中,以形成第三圖案化遮罩層313。詳細來說,第9圖是先進行一乾蝕刻製程,並以第一圖案化遮罩層302以及第二圖案化遮罩層309為遮罩,以加深第二溝渠310的深度至第三遮罩層312中,以在第三遮罩層312中形成一第五溝渠320,然後再去除第一圖案化遮罩層302、第二圖案化遮罩層309以及物質層306。最後,以第三圖案化遮罩層313為遮罩進行一蝕刻製程來蝕刻基板300,同樣可以得到如第7圖中基板300具有第三溝渠316的結構。
值得注意的是,第三圖案化遮罩層313可以包含各種硬遮罩材質,例如氮化矽、氮氧化矽、碳化矽或是應用材料公司提供之進階圖案化薄膜。於本發明之一實施例中,第三圖案化遮罩層313可以和第一圖案化遮罩層302一樣具有多層膜的結構,例如一磷矽玻璃層加上位於其上的氮化矽層。若第三圖案化遮罩層313為單層膜結構時,較佳者,第三圖案化遮罩層313與第一圖案化遮罩層302以及第二圖案化遮罩層309之間會具有蝕刻選擇比,其中第一圖案化遮罩層302與第二圖案化遮罩層309的材質可以相同也可以不同。於本發明之一實施例中,第三圖案化遮罩層313例如是進階圖案化薄膜,第一圖案化遮罩層302例如是氮化矽層,第二圖案化遮罩層309例如是光阻層,而物質層306例如是硼磷矽玻璃層。
而於本發明另一實施態樣中,本實施例亦可搭配第二實施例的步驟,如第11圖所示,利用在第五溝渠320中形成第二側壁子314的方法,後續可在基板300中形成一更窄溝渠的結構。或者,於本發明另一實施態樣中,在第11圖之後,亦可移除第三圖案化遮罩層313而保留第二側壁子314,然後再以第二側壁子314為遮罩進行蝕刻製程來移除部份的基底300。如此一來,可在基底300中形成極窄的線形圖案(line pattern)315。此線形圖案315可應用形成如平面電晶體的閘極,或是非平面電晶體的鰭狀結構等製程。
請參考第13圖至第17圖,所繪示為本發明一種在基板中形成溝渠的方法的第四實施例的示意圖。第四實施例的特點在於,遮罩層是使用多層的態樣,可更佳地確保蝕刻製程的準確性。如第13圖所示,第一圖案化遮罩層302包含一底第一圖案化遮罩層302a以及一頂第一圖案化遮罩層302b;第三遮罩層312包含一底第三遮罩層312a以及一頂第三遮罩層312b。於本發明之一實施例中,底第一圖案化遮罩層302a以及底第三遮罩層312a包含相同材質,例如是氧化矽層;而頂第一圖案化遮罩層302b以及頂第三遮罩層312b包含相同材質,例如是氮化矽;第二遮罩層308例如是光阻層或有機分子層;物質層306例如是硼磷矽玻璃層。
接著如第14圖所示,進行一平坦化製程,例如是回蝕刻製程,以移除第一溝渠304以外的第二遮罩層308,僅保留第一溝渠304內的第二遮罩層308,以形成第二圖案化遮罩層309。由於第二遮罩層308和物質層306之間具有蝕刻選擇比,故蝕刻製程並不會移除物質層306。於一實施例中,若第二遮罩層308的材質為光阻層或有機分子層,此回蝕刻可使用包含CHF3/O2的蝕刻氣體。
如第15圖所示,以頂第一圖案化遮罩層302b以及第二圖案化遮罩層309為遮罩進行一乾蝕刻製程,以移除位於第一溝渠304之側壁304b以及第一圖案化遮罩層302上的物質層306,而保留基板300以及第二圖案化遮罩層309之間的物質層306。於一實施例中,若物質層306的材質為硼磷矽玻璃層,此乾蝕刻製程可使用包含CF4/O2或C4F8/O2的氣體。
如第16圖所示,以第二圖案化遮罩層309為遮罩進行一乾蝕刻製程,以移除頂第一圖案化遮罩層302b以及部份的頂第三遮罩層312b。由於頂第一圖案化遮罩層302b以及頂第三遮罩層312b採用相同的材質,例如氮化矽,且底第一圖案化遮罩層302a以及底第三遮罩層312a採用相同材質,例如是氧化矽層,且兩者之間具有蝕刻選擇比,故此蝕刻製程會以底第一圖案化遮罩層302a以及底第三遮罩層312a為蝕刻停止層。於一實施例中,此蝕刻製程可使用包含CF4/O2或C4F8/O2的氣體。
如第17圖所示,以第二圖案化遮罩層309為遮罩進行一蝕刻製程,以移除底第一圖案化遮罩層302a以及部份的底第三遮罩層312a。由於底第一圖案化遮罩層302a以及底第三遮罩層312a採用相同材質,故此蝕刻製程會停在頂第三遮罩層312b以及基底300上。於一實施例中,此蝕刻製程可使用包含CH3F/O2或CH2F2/O2的氣體。
最後,以頂第三遮罩層312b、第二圖案化遮罩層309為遮罩來蝕刻基底300,同樣可以形成如第7圖的溝渠結構。於本發明之一實施例中,若基底300為矽基底,此蝕刻製程可使用包含Cl2/He、HBr/He或Cl2/HBr/He的氣體。本實施例中,由於使用了多層的遮罩層結構,故蝕刻時可以利用不同材質間的蝕刻選擇比,並以底第一圖案化遮罩層302a與底第三遮罩層312a為蝕刻停止層,可以增加蝕刻製程的準確性。同樣地,第四實施例可搭配前述第二實施例至第三實施例的實施態樣,在此不加以贅述。
請參考第18圖至第20圖,所繪示為本發明一種在基板中形成溝渠的方法的第五實施例的示意圖。第五實施例的前面步驟和第一實施例中第1圖和第2圖相同,在此不加以贅述。在形成了如第2圖的物質層306後,接著如第18圖所示,進行一乾蝕刻製程以去除第一圖案化遮罩層302上以及第一溝渠304之底面304a的物質層306,而僅保留第一溝渠304之側壁304b的物質層306。
接著如第19圖所示,形成一第二圖案化遮罩層309以至少填滿第一溝渠304。形成第二圖案化遮罩層309的方法例如先在基板300上全面形成一第二遮罩層(圖未示),然後再進行一回蝕刻製程或平坦化製程,以在第一溝渠304中形成第二圖案化遮罩層309,其中第二圖案化遮罩層309可以等高或略低於第一圖案化遮罩層302,以能暴露出物質層306頂面為原則。
最後如第20圖所示,去除基板300上全部的物質層306,使得第一圖案化遮罩層302與第二圖案化遮罩層309之間形成了第二溝渠310,且第二溝渠310的寬度大體上等於物質層306的厚度T。後續,可依照如第一實施例的步驟,以第一圖案化遮罩層302與第二圖案化遮罩層309為遮罩進行一乾蝕刻製程,以在基板300中形成極窄的第三溝渠316,如第7圖所示。本實施例亦可如第二實施例的步驟,在第二溝渠310中形成側壁子,以在基板300中形成更窄溝渠的結構。或者,如第三實施例的步驟,在第一圖案化遮罩層302以及基板300之間先形成一第三遮罩層312,然後將第二溝渠310的圖案轉印至第三遮罩層312後,再以第三圖案化遮罩層313為遮罩進行蝕刻製程,而將第三圖案化遮罩層313的圖案轉印至基板300中。接下來,又可以如第11圖與第12圖的製程,以側壁子為遮罩以在基底300中形成極窄線形圖案的結構。
值得注意的是,在本實施例中,第一圖案化遮罩層302必須和物質層306之間有蝕刻選擇比,而第一圖案化遮罩層302與第二圖案化遮罩層309的材質可以相同也可以不同。於一實施例中,第三圖案化遮罩層313例如是進階圖案化薄膜,第一圖案化遮罩層302例如是氮化矽層,第二圖案化遮罩層309例如是光阻層,而物質層306例如是硼磷矽玻璃層。
綜上所述,本發明提出的形成溝渠的方法,其特徵乃是在第一溝渠中共形地形成物質層,然後以第二圖案化遮罩層填滿第一溝渠,最後移除第一溝渠側壁上的物質層,形成的第二溝渠的寬度大體上會等於物質層的厚度。利用本發明所提供的方法,可以在基板中得到一極窄寬度的溝渠。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
300...基板
302...第一圖案化遮罩層
302a...底第一圖案化遮罩層
302b...頂第一圖案化遮罩層
304...第一溝渠
304a...底面
304b...側壁
306...物質層
308...第二遮罩層
309...第二圖案化遮罩層
310...第二溝渠
312...第三遮罩層
312a...底第三遮罩層
312b...頂第三遮罩層
313...第三圖案化遮罩層
314...第二側壁子
315...線形圖案
316...第三溝渠
318...第四溝渠
320...第五溝渠
第1圖至第7圖繪示了本發明一種在基板中形成溝渠的方法的第一實施例的示意圖。
第8圖繪示了本發明一種在基板中形成溝渠的方法的第二實施例的示意圖。
第9圖至第10圖繪示了本發明一種在基板中形成溝渠的方法的第三實施例的示意圖。
第11圖至第12圖繪示了本發明一種在基板中形成溝渠的方法的又一實施例的示意圖。
第13圖至第17圖繪示了本發明一種在基板中形成溝渠的方法的第四實施例的示意圖。
第18圖至第20圖繪示了本發明一種在基板中形成溝渠的方法的第五實施例的示意圖。
300...基板
302...第一圖案化遮罩層
304...第一溝渠
306...物質層
309...第二圖案化遮罩層

Claims (25)

  1. 一種在基板中形成溝渠的方法,包含:提供一基板;於該基板上形成一第一圖案化遮罩層,該第一圖案化遮罩層具有一第一溝渠;於該基板上全面形成一物質層,該物質層共形地沿著該第一溝渠之一底面以及至少一側壁形成;於該物質層上形成一第二遮罩層,該第二遮罩層填滿該第一溝渠;完全移除位於該第一溝渠以外之該第二遮罩層,以形成一第二圖案化遮罩層;移除部份的該物質層,而保留位於該第二圖案化遮罩層以及該基板之間的該物質層,使得該第一圖案化遮罩層以及該第二圖案化遮罩層之間形成至少一第二溝渠;以及形成該第二溝渠後,以該第一圖案化遮罩層以及該第二圖案化遮罩層為遮罩進行一蝕刻製程。
  2. 如申請專利範圍第1項所述之在基板中形成溝渠的方法,其中該蝕刻製程是移除第二溝渠所暴露之該基板,以在該基板中形成一第三溝渠。
  3. 如申請專利範圍第1項所述之在基板中形成溝渠的方法,形成該第二溝渠後,還包含: 於該第二溝渠之一側壁形成至少一第二側壁子,以在第二溝渠中形成一第四溝渠;以及移除該第四溝渠所暴露之該基板。
  4. 如申請專利範圍第1項所述之在基板中形成溝渠的方法,其中該第二圖案化遮罩層與該物質層之間具有蝕刻選擇比。
  5. 如申請專利範圍第1項所述之在基板中形成溝渠的方法,其中在形成該第一圖案化遮罩層之前,還包含:在該基板上全面形成一第三遮罩層。
  6. 如申請專利範圍第5項所述之在基板中形成溝渠的方法,其中該蝕刻製程會移除該第二溝渠所暴露的該第三遮罩層,以形成一第三圖案化遮罩層,且該第三圖案化遮罩層具有一第五溝渠。
  7. 如申請專利範圍第6項所述之在基板中形成溝渠的方法,形成該第三圖案化遮罩層後,還包含:以該第三圖案化遮罩層為遮罩,以移除該第五溝渠所暴露之該基板。
  8. 如申請專利範圍第6項所述之在基板中形成溝渠的方法,形成該第三圖案化遮罩層後,還包含:於該第五溝渠之至少一側壁形成一第五側壁子,以在第五溝渠中形成一第六溝渠。
  9. 如申請專利範圍第8項所述之在基板中形成溝渠的方法,還包含移除該第六溝渠所暴露之該基板。
  10. 如申請專利範圍第8項所述之在基板中形成溝渠的方法,還包含:移除該第三圖案化遮罩層;以及以該第五側壁子為遮罩來蝕刻基底。
  11. 如申請專利範圍第6項所述之在基板中形成溝渠的方法,其中該第三圖案化遮罩層與該第一圖案化遮罩層以及該第二圖案化遮罩層之間具有蝕刻選擇比。
  12. 如申請專利範圍第1項所述之在基板中形成溝渠的方法,其中該第一圖案化遮罩層與該第二圖案化遮罩層的材質相同。
  13. 一種在基板中形成溝渠的方法,包含:提供一基板;於該基板上形成一第一圖案化遮罩層,該第一圖案化遮罩層具有一第一溝渠,該第一溝渠具有一底面以及至少一側壁;於該第一溝渠之該側壁上形成一物質層;形成一第二遮罩層,以填滿該第一溝渠;完全移除位於該第一溝渠以外之該第二遮罩層,以形成一第二圖 案化遮罩層;移除該基板上之全部的該物質層,使得該第一圖案化遮罩層以及該第二圖案化遮罩層之間形成一第二溝渠;以及形成該第二溝渠後,以該第一圖案化遮罩層以及該第二圖案化遮罩層為遮罩進行一蝕刻製程。
  14. 如申請專利範圍第13項所述之在基板中形成溝渠的方法,其中該蝕刻製程是移除第二溝渠所暴露之該基板,以在該基板中形成一第三溝渠。
  15. 如申請專利範圍第13項所述之在基板中形成溝渠的方法,形成該第二溝渠後,還包含:於該第二溝渠之一側壁形成一第二側壁子,以在第二溝渠中形成一第四溝渠;以及移除該第四溝渠所暴露之該基板。
  16. 如申請專利範圍第13項所述之在基板中形成溝渠的方法,其中該第一圖案化遮罩層與該物質層之間具有蝕刻選擇比。
  17. 如申請專利範圍第13項所述之在基板中形成溝渠的方法,其中在形成該第一圖案化遮罩層之前,還包含:在該基板上全面形成一第三遮罩層。
  18. 如申請專利範圍第17項所述之在基板中形成溝渠的方法,其中該蝕刻製程會移除該第二溝渠所暴露的該第三遮罩層,以形成一第三圖案化遮罩層,該第三圖案化遮罩層具有一第五溝渠。
  19. 如申請專利範圍第18項所述之在基板中形成溝渠的方法,形成該第三圖案化遮罩層後,還包含:以該第三圖案化遮罩層為遮罩,以移除該第五溝渠所暴露之該基板。
  20. 如申請專利範圍第18項所述之在基板中形成溝渠的方法,形成該第三圖案化遮罩層後,還包含:於該第五溝渠之一側壁形成一第五側壁子,以在第五溝渠中形成一第六溝渠。
  21. 如申請專利範圍第20項所述之在基板中形成溝渠的方法,還包含移除該第六溝渠所暴露之該基板。
  22. 如申請專利範圍第20項所述之在基板中形成溝渠的方法,還包含:移除該第三圖案化遮罩層;以及以該第五側壁子為遮罩來蝕刻基底。
  23. 如申請專利範圍第18項所述之在基板中形成溝渠的方法,其中該第三圖案化遮罩層與該第一圖案化遮罩層以及該第二圖案化遮罩層之間具有蝕刻選擇比。
  24. 如申請專利範圍第13項所述之在基板中形成溝渠的方法,其中在該第一溝渠之該側壁上形成該物質層的步驟包含:於該基板上全面形成一物質層,該物質層共形地沿著該第一溝渠之一底面以及至少一側壁形成;以及移除部份的該物質層,而僅保留位於該第一溝渠之該側壁上之該物質層。
  25. 如申請專利範圍第13項所述之在基板中形成溝渠的方法,其中該第一圖案化遮罩層與該第二圖案化遮罩層的材質相同。
TW101109850A 2012-03-22 2012-03-22 在基板中形成溝渠的方法 TWI523072B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101109850A TWI523072B (zh) 2012-03-22 2012-03-22 在基板中形成溝渠的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101109850A TWI523072B (zh) 2012-03-22 2012-03-22 在基板中形成溝渠的方法

Publications (2)

Publication Number Publication Date
TW201340171A TW201340171A (zh) 2013-10-01
TWI523072B true TWI523072B (zh) 2016-02-21

Family

ID=49771021

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109850A TWI523072B (zh) 2012-03-22 2012-03-22 在基板中形成溝渠的方法

Country Status (1)

Country Link
TW (1) TWI523072B (zh)

Also Published As

Publication number Publication date
TW201340171A (zh) 2013-10-01

Similar Documents

Publication Publication Date Title
US11094825B2 (en) FinFET device with fins of non-uniform width
US9214384B2 (en) Method of forming trench in semiconductor substrate
US9305841B2 (en) Method of patterning a feature of a semiconductor device
TWI515826B (zh) 貫穿矽介層及其製造方法
US20080113483A1 (en) Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures
TW201639015A (zh) 鰭式場效電晶體元件的製備方法與控制鰭狀結構高度的製程
TWI463265B (zh) 光學與電子束微影製造層級之共對準的高z結構及方法
US9034762B2 (en) Triple patterning method
TWI633596B (zh) 形成溝渠的方法
TW201911393A (zh) 半導體裝置與其形成方法
US9281193B2 (en) Patterning method for semiconductor device fabrication
US6528418B1 (en) Manufacturing method for semiconductor device
US7871893B2 (en) Method for non-selective shallow trench isolation reactive ion etch for patterning hybrid-oriented devices compatible with high-performance highly-integrated logic devices
KR100726148B1 (ko) 반도체소자의 제조방법
TWI546859B (zh) 半導體裝置之圖案化結構及其製作方法
TWI579899B (zh) 半導體裝置之製造方法
CN103367224A (zh) 在基板中形成沟槽的方法
JP2006245198A (ja) 半導体装置の製造方法
TWI651764B (zh) 用以形成交叉耦接接觸之裝置及方法
JP2011171623A (ja) 半導体装置及びその製造方法
TWI523072B (zh) 在基板中形成溝渠的方法
CN111081547B (zh) 半导体器件及其形成方法
US11309184B2 (en) Semiconductor structure and formation method thereof
JP2008103501A (ja) 半導体装置の製造方法及び半導体装置
KR100779015B1 (ko) 반도체 소자의 제조 방법