JP2008130826A

JP2008130826A - 半導体装置および半導体装置の製造方法

Info

Publication number: JP2008130826A
Application number: JP2006314451A
Authority: JP
Inventors: Koichi Ozawa; 弘一小沢
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2006-11-21
Filing date: 2006-11-21
Publication date: 2008-06-05

Abstract

【課題】素子分離用絶縁膜を効率的に配置しつつ均一に形成するのは困難である。
【解決手段】素子分離用絶縁膜１２を交差させるように形成し、隣り合うＳｉの領域１０を一の素子分離用絶縁膜１２で絶縁分離する。素子分離用絶縁膜１２は、各交差部分およびその近傍において幅狭部分１９を含む形状を有する。幅狭部分１９は幅１６を有する所定長の部分とその幅１６まですぼまる部分とを有し、幅１６の部分が互いに交差する。そして例えば、交差部分の対角線の長さ１８が、幅狭部分１９以外の素子分離用絶縁膜１２の幅１４と等しくなるように、幅狭部分１９の幅１６を決定する。
【選択図】図１

Description

本発明は、半導体装置に関し、特に基板に素子分離用絶縁膜を設けた半導体装置に関する。

近年、高精細画像を表示できる液晶ディスプレイ、プラズマディスプレイなどのフラットパネルディスプレイ(FPD: Flat Panel Display)が急速に普及してきた。ＦＰＤのさらなる高精細化、高輝度化のニーズに対し、ドライバアプリケーションとして用いられるスキャンドライバやデータドライバには、データ転送速度が速く、高耐圧性能を有する半導体装置が要求される。

このようなデバイスの製造では一般に、基板に素子分離用絶縁膜を形成することにより、ひとつのチップに複数個の素子を搭載した集積回路を形成する。素子分離の技術のひとつにＤＴＩ（Deep Trench Isolation）法がある。ＤＴＩ法では例えば、ＳＯＩ（Silicon on Insulator）基板の活性領域Ｓｉに、分離したい領域の外周に沿って深い溝を形成した後、溝の内壁にＳｉ酸化膜を形成し、さらにはＰｏｌｙ−Ｓｉなどを埋め込んでから表面をエッチバックにより平坦化し、素子分離用絶縁膜を形成する。このＳｉ酸化膜やＰｏｌｙ−Ｓｉによって電気的に分離されたＳｉ領域のそれぞれにトランジスタ等の素子を形成していく。

素子分離用絶縁膜のパターンとしては、素子のそれぞれを個別の素子分離用絶縁膜で囲む場合と、素子分離用絶縁膜を交差させて形成し区切られた領域ごとに素子を形成する場合とがある（例えば特許文献１参照）。前者は例えば四隅が曲線の略矩形のＳｉ領域を囲むようなパターンとすることにより、素子分離用絶縁膜の幅を均一にできるため、比較的容易に均一な加工を行うことができる。後者は隣り合う素子で素子分離用絶縁膜を共有するため素子分離のために確保すべき領域が少なくなり、素子を高密度に配置することが可能となる。

特開平５−６３０７３号公報

上記技術において、素子を個別の素子分離用絶縁膜で囲む場合、必然的に膜と膜との間に空間が必要となりＳｉ領域同士の距離が離れるため、チップ面積が大きくなる。また素子分離用絶縁膜を交差させて形成した場合、その幅が不均一になる。すなわち２つの素子分離用絶縁膜が交差する箇所においては、実効的な幅が交差部分をなす矩形の対角線の長さ、すなわち他の箇所の約１．４倍になる。素子分離用絶縁膜の形成過程において、このようなパターンの溝にＳｉ酸化膜やＰｏｌｙ−Ｓｉを埋め込むと、溝幅の大きな交差部分に埋め残りが生じ、Ｐｏｌｙ−Ｓｉの上部が凹んでしまう。

これを回避するために特許文献１では、素子分離用絶縁膜の交差部分において、Ｓｉ領域の角をとったパターンとし、さらに交差部分に島状のＳｉ領域を残すことにより、素子分離用の溝の幅を略均一にする手法が提案されている。ところが同文献によれば、交差部分に残されるＳｉの島は例えば高さ３μｍ、幅０．５μｍの細い四角柱であり、溝形成時のＳｉへのサイドエッチや、溝の埋め込みが完了するまでのウェット処理などの工程によって、その形状が維持できないことが十分考えられる。

本発明はこうした課題に鑑みてなされたものであり、その目的は、均一な埋め込み性を有する素子分離用絶縁膜を安定的に形成する技術を提供することにある。

本発明のある態様は半導体装置に関する。この半導体装置は、素子分離用絶縁膜を備えた半導体装置であって、素子分離用絶縁膜はその上面形状に複数の幅狭部分を含むとともに、素子分離用絶縁膜の一の幅狭部分が他の幅狭部分と垂直に交わる交差部分を有することを特徴とする。

本発明の別の態様は半導体装置の製造方法に関する。この半導体装置の製造方法は、素子分離用絶縁膜を備えた半導体装置の製造方法であって、基板に、その上面形状に複数の幅狭部分を含み、当該幅狭部分において互いに垂直に交差する溝を形成する工程と、溝に絶縁材料を埋め込み、素子分離用絶縁膜を形成する工程と、を含むことを特徴とする。

なお、以上の構成要素の任意の組合せ、本発明の表現を半導体集積回路、半導体基板などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、素子分離用絶縁膜を含む半導体装置を安定的に製造することができる。

図１は本実施の形態における素子分離用絶縁膜を上面から見たパターン形状の一部を示している。本実施の形態では、素子分離用絶縁膜１２を交差させるように形成し、隣り合うＳｉの領域を一の素子分離用絶縁膜１２で絶縁分離する。図１では主に、そのうちのひとつのＳｉ領域１０と、それに隣接する素子分離用絶縁膜１２を示している。なお、図１では素子分離用絶縁膜１２が十字に交差する箇所のみを示しているが、Ｔ字に交差する箇所があってもよい。

本実施の形態における素子分離用絶縁膜１２は、各交差部分およびその近傍において幅狭部分１９を含む形状を有する。図１において幅狭部分１９は幅１６を有する所定長の部分とその幅１６まですぼまる部分とを有し、幅１６の部分が互いに交差する。そして例えば、交差部分をなす矩形の対角線の長さ１８が、幅狭部分１９以外の素子分離用絶縁膜１２の幅１４と等しくなるように、幅狭部分１９の幅１６を決定する。幅狭部分１９以外の素子分離用絶縁膜１２の幅１４をＷとすると、幅狭部分１９の幅１６はＷ／√２となる。この寸法の関係には当然、加工誤差によるばらつきがあってよい。

素子分離用の溝をＳｉ基板に形成し、溝の内部にＳｉ酸化膜およびＰｏｌｙ−Ｓｉなどを埋め込んでいくと、当該埋め込み材料は溝の内壁から内側へ向けて等方的に成長していく。溝を交差させるように形成した場合は、交差部分の対角にあるＳｉの内壁から埋め込み材料が成長していく。対角にある内壁同士の距離が交差部分以外の内壁同士の距離より大きいと、埋め込み完了までに要する時間が長くなる。そのためＰｏｌｙ−Ｓｉ上面に凹みが生じたり、交差部分の中央にシーム状の空隙が発生したりする。

一度凹みが生じると、エッチバックによって上面の平坦化を試みても周辺との段差はそのまま残るため、その後に積層する膜もその凹みの影響を受け、その後の工程に悪影響を及ぼす。また上面にフィールド酸化膜などを形成した場合に、交差部分の空隙においてＰｏｌｙ−Ｓｉが酸化されると、その部分に応力が発生し、隣接するＳｉ部分に結晶欠陥が生じる場合がある。この結晶欠陥によってＳｉ領域に形成するトランジスタなどの素子の動作特性が変化するのを防ぐためには、素子を交差部分から離れた位置に配置しなければならず、結果として高集積化の妨げになる。

一方、本実施の形態では、交差部分の対角にあるＳｉの内壁同士の距離がそれ以外の部分の内壁同士の距離と等しくなるため、交差部分にＰｏｌｙ−Ｓｉの凹みが発生したり、空隙が発生したりすることがなくなる。幅狭部分１９の長さは加工精度や実験などによって最適値を決定してよいが、長くなるほどその部分における埋め込み完了のタイミングが他より早くなる傾向にあるため、その影響が無視できる程度に短いことが望ましい。また図１ではパターンの全てが直線で構成されているが、実際の出来上がりは加工精度によって曲線を含んでいてもよい。

図２は本実施の形態における素子分離用絶縁膜を上面から見たパターン形状の別の例を示している。図１のパターン形状では素子分離用絶縁膜１２の幅狭部分１９として幅１６を有する所定長の部分を設けたが、図２のパターン形状における幅狭部分１９は、連続的に幅がすぼまる部分のみを含む。このパターン形状においても、交差部分をなす矩形の対角線の長さ１８が、幅狭部分１９以外の素子分離用絶縁膜１２の幅１４と等しくなるように、幅狭部分１９の交差部分に差し掛かる箇所の幅１６を決定する。

このようなパターン形状によっても、交差部分の対角にある内壁同士の距離がそれ以外の部分の内壁同士の距離と等しくなるため、交差部分にＰｏｌｙ−Ｓｉの凹みが発生したり空隙が発生したりすることがなくなる。また幅を連続的に減少させることにより、幅狭部分１９において埋め込み完了のタイミングが他より早くなる影響をより緩和させることができる。

次に図１または図２に示した素子分離用絶縁膜の形成手順について説明する。図３および図４は素子分離用絶縁膜の形成手順を示す基板の断面図である。まず図３（ａ）に示すように、Ｓｉ層２０、絶縁層２２、および活性領域Ｓｉ層２４をこの順で積層したＳＯＩ基板を用意する。次に図３（ｂ）に示すようにＲＩＥ（Reactive Ion Etching）により活性領域Ｓｉ層２４を絶縁層２２までエッチングすることにより溝３２を形成する。このとき例えば、図１または図２のパターン形状にパターニングした窒化膜上のＴＥＯＳ（tetra ethyl ortho silicate）（図示せず）をハードマスクとしてＳＦ_６／ＨＢｒ／Ｏ_２ガスによってエッチングを行う。溝の幅は幅狭部分１９以外において例えば０．５〜４．０μｍ程度とする。このとき幅狭部分１９の幅１６は０．３〜２．８μｍ程度で幅狭部分１９以外の幅１４に基づき上述のように決定する。溝の深さは活性領域Ｓｉ層２４の厚さによって５〜３０μｍ程度である。

次に図３（ｃ）に示すように熱酸化またはＣＶＤ（Chemical Vapor Deposition）法により溝３２の内壁等にＳｉＯ_２膜２６を０．４〜０．６μｍ程度形成する。そして図４（ａ）に示すようにＣＶＤ法によりＰｏｌｙ−Ｓｉ２８を気相成長させ溝３２の内部を埋め込んだ後、図４（ｂ）に示すようにＰｏｌｙ−Ｓｉ２８などにエッチバックを施して活性領域Ｓｉ層２４の上面を平坦化する。この後、Ｐｏｌｙ−Ｓｉ２８の上部にさらにＬＯＣＯＳ法により酸化膜を形成するなどしてもよい。

以上述べた本実施の形態によれば、素子分離用絶縁膜を交差させるように形成し、それによって分離されるＳｉ領域に素子を形成するため、素子を個別に閉じた素子分離用絶縁膜で囲む場合と比較して、素子同士の間隔を狭めることができ、高集積化、チップサイズの縮小を容易にする。また、交差部分の近傍において素子分離用絶縁膜の幅狭部分を設ける。これにより素子分離用絶縁膜の交差部分をなす矩形の対角線の長さを、幅狭部分以外の幅と等しくすることができ、素子分離用の溝へのＰｏｌｙ−Ｓｉなどの埋め込みを均一に行うことができる。結果として素子分離用絶縁膜の上面を平坦に形成することができ、その後の工程を円滑に実施することができるとともに、交差部分の応力によるＳｉの結晶欠陥を防止することができる。

本実施の形態は、素子分離用の溝を形成する際のマスク形状を変更するのみで容易に実施することができる。また溝の形成時において残されたＳｉ領域は大きな島状であるため、Ｓｉにサイドエッチが入っていたりその後の工程でウェットエッチングを施したりしても、パターン形状が維持できなくなるなどの不具合が発生することがなく、安定的に製造が可能である。

以上、本発明を実施の形態をもとに説明した。上記実施の形態は例示であり、それらの各構成要素の組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

例えば、図１または図２に示した、素子分離用絶縁膜により分離されたＳｉ領域の縦横比や、素子分離用絶縁膜の幅狭部分とそれ以外の部分との長さの比などは素子の配置やＳｉ領域の大きさなどによって様々に決定してよい。

また本実施の形態ではＳＯＩ基板を用いて、Ｓｉ領域の底面を絶縁層としたが、絶縁層に代わりＰ型やＮ型の埋め込み層を含む構成とすることもできる。この場合も、本実施の形態と同様、埋め込みを均一に行い安定的に半導体装置を製造することが可能となる。

本実施の形態における素子分離用絶縁膜を上面から見たパターン形状の一部を示す図である。本実施の形態における素子分離用絶縁膜を上面から見たパターン形状の一部を示す図である。本実施の形態における素子分離用絶縁膜の形成手順について示す基板の断面図である。本実施の形態における素子分離用絶縁膜の形成手順について示す基板の断面図である。

符号の説明

１０Ｓｉ領域、１２素子分離用絶縁膜、２０Ｓｉ層、２２絶縁層、２４活性領域Ｓｉ層、２６ＳｉＯ_２膜、２８Ｐｏｌｙ−Ｓｉ。

Claims

素子分離用絶縁膜を備えた半導体装置であって、
前記素子分離用絶縁膜はその上面形状に複数の幅狭部分を含むとともに、前記素子分離用絶縁膜の一の幅狭部分が他の幅狭部分と垂直に交わる交差部分を有することを特徴とする半導体装置。
前記幅狭部分は、交差部分をなす矩形の対角線の長さが前記幅狭部分以外の前記素子分離用絶縁膜の幅と等しくなる条件を満たす幅を有することを特徴とする請求項１に記載の半導体装置。
素子分離用絶縁膜を備えた半導体装置の製造方法であって、
基板に、その上面形状に複数の幅狭部分を含み、当該幅狭部分において互いに垂直に交差する溝を形成する工程と、
前記溝に絶縁材料を埋め込み、前記素子分離用絶縁膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。