WO2009153356A1 - Halbleiterbauelement mit kreuzungen von isolationsgräben - Google Patents

Halbleiterbauelement mit kreuzungen von isolationsgräben Download PDF

Info

Publication number
WO2009153356A1
WO2009153356A1 PCT/EP2009/057706 EP2009057706W WO2009153356A1 WO 2009153356 A1 WO2009153356 A1 WO 2009153356A1 EP 2009057706 W EP2009057706 W EP 2009057706W WO 2009153356 A1 WO2009153356 A1 WO 2009153356A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
intersection
width
region
semiconductor device
Prior art date
Application number
PCT/EP2009/057706
Other languages
English (en)
French (fr)
Inventor
Ralf Lerner
Uwe Eckoldt
Original Assignee
X-Fab Semiconductor Foundries Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X-Fab Semiconductor Foundries Ag filed Critical X-Fab Semiconductor Foundries Ag
Priority to US12/999,658 priority Critical patent/US8530999B2/en
Priority to DE112009001394T priority patent/DE112009001394A5/de
Publication of WO2009153356A1 publication Critical patent/WO2009153356A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Definitions

  • the invention relates to the geometric design (as layout) of intersections or junctions of a plurality of trenches at a meeting point, e.g. for trench isolated smart power technologies, where high aspect ratio trenches with thick active layers in the range of 50 ⁇ m in SOI silicon wafers are to be provided.
  • a meeting point is an estuary zone in which at least three isolation trenches meet as trenches by merging.
  • a confluence has three coincidental trenches or an intersection has at least four coincidental trenches. Two trenches alone are not a meeting place, but a continuous trench.
  • Isolation trenches in silicon wafers are used to electrically isolate in integrated circuits different devices (e.g., transistors) or areas comprising entire circuit blocks that are at different potentials.
  • the isolation trench may be e.g. enclose the component to be insulated or the region to be insulated annularly, as e.g. US 5,734,192 A or US 6,394,638 B1 illustrate.
  • No. 5,283,461 A describes a trench structure in which the components to be insulated are separated by a network of isolation trenches.
  • Figure 1a shows a related arrangement of isolation trenches.
  • the isolation trench 10 with a width 14 on both sides each surrounded by isolated islands 12a to 12d.
  • FIG. 1 a there are cross-shaped or "T-shaped" meeting points of the isolation trenches 10 as shown in FIG. 1 b, a diagonal width 16 of the isolation trench is created at the "crossing point".
  • the diagonal width 16 at the meeting point is much larger (root of twice the square of the width 14) than the width 14 of each individual straight trench; with a width "a" for both trenches, the maximum distance is about 1.4 times greater than the width of each trench.
  • the isolated areas 12a, 12d, and the larger area 12e At the T meeting point, the isolated areas 12a, 12d, and the larger area 12e.
  • the construction of the isolation trench 10 describes e.g. US Pat. No. 6,524,928 B1, cf. FIG. 2.
  • the starting material is the SOI disk consisting of the carrier disk 20, the active SOI layer 24 and the buried oxide 22, which isolates the carrier disk 20 from the active SOI layer 24 used for active components.
  • an insulating layer 26 for example as Dielectric a silicon dioxide, applied.
  • the isolation trench is filled with a filling material 28, for example polysilicon, and leveled at the surface 28 '.
  • the deposition of the filling layer 28 for filling the isolation trench is carried out, for example. by chemical physical deposition (CVD or PVD processes). Since during the deposition of the filling layer the isolation trench is filled in from both trench sides, theoretically a layer thickness of at least half of the width 14 is necessary in order to fill the straight isolation trench without crossing points. However, this is not sufficient for a complete filling of the entire isolation trench, because the intersection area and therefore the diagonal 16 must be taken into account for complete backfilling. The required layer thickness is thus at least half of the width 16 and is thus substantially greater than the layer thickness that would be necessary for filling the trench width 14. However, a larger layer thickness means longer process times and thus higher process costs.
  • DE 10 2005 059 034 A1 and DE 10 2005 059 035 A1 (Lerner, Eckoldt, X-Fab AG) describe structures in which the width 16 at the point of intersection is reduced locally by forming a "columnar raised" center island in the center of the intersection stops at the trench etching. This reduces the diagonal in the crossing area and less polysilicon is needed to completely fill the trench everywhere.
  • the trench width 14 is typically only a few micrometers, eg 3 .mu.m to 4 .mu.m
  • a column with a height of 50 .mu.m (and more) and a width 32 would be the middle island of only about 2 ⁇ m needed.
  • the base of the middle island would be etched or the middle island would be completely etched. Even with a - assumed - perfect trench etching such a middle island of about 2 ⁇ m by 2 ⁇ m base point and a height of 50 ⁇ m is mechanically very sensitive.
  • the object of the invention is to disclose an arrangement for an isolation trench cut area (as intersection or junction) which eliminates the risks of undercut of center islands left in the meeting point (mouth zone).
  • a very homogeneous isolation trench width in the intersection region should be achieved with a homogeneous isolation trench etching.
  • the object is achieved by a semiconductor component and also by a design structure that represents the semiconductor component during the design phase.
  • the semiconductor device or the design structure representing it comprise rectilinear isolation trenches formed or to be formed in a semiconductor material and producing laterally separated semiconductor regions therein, each isolation trench having a predetermined uniform width along its longitudinal direction which is representative of a centerline , owns. Further, a cutting area is provided, adjacent to the at least three of the rectilinear isolation trenches. This is the "meeting point" in the sense of the introductory description. A midpoint of the intersection is defined as the intersection and the continuations of the centerlines of the isolation trenches.
  • a central semiconductor region is arranged in the region of intersection or to be arranged there and connected or connected to one of the laterally separate semiconductor regions. It contains the center of the intersection.
  • the widths to be filled occurring in the intersection region (meeting point) are simultaneously reduced, with mechanical coupling of the central semiconductor region to one of the laterally separated semiconductor regions, so that the mechanical stability of the impingement point is maintained after the etching.
  • the resulting distances within the cut area can be made to achieve similar insulating properties as in the straight-line isolation trenches leading to the meeting point.
  • the isolation trenches have a trench depth to trench width ratio that is ten or greater such that the structures and devices of the present invention are particularly suitable for smart power applications.
  • a thickness of 50 ⁇ m or more is provided for the semiconductor material.
  • a buried insulating layer is provided on which the semiconductor material is formed (semiconductor) or is to be formed (design structure).
  • a shortest distance of the central semiconductor region from each of the laterally separated (isolated) semiconductor regions is smaller than half the width of the isolation trench having the largest width. This ensures that the required thickness of a filling material is determined only by the geometric shape of the trenches, even if trenches with different widths are available. In other embodiments of this design, however, the isolation trenches have the same width (claim 6).
  • the intersection region is an intersection adjacent to four isolation trenches.
  • an isolation trench is to be regarded as a rectilinear section which terminates at one end in the intersection region.
  • the end of the isolation trench is where a section across the trench still has the same width as the previous section of the trench. After the cross section, the width changes or it comes to an angled portion to the angled wall at least on one side.
  • the central semiconductor region projects as a crossing bridge from a corner of the intersection into the center of the intersection, which at one corner of the intersection with one of the laterally separated ones Semiconductor regions is connected, while the corners of the three other laterally separate semiconductor regions in the junction of this web are separated.
  • This shape of the cutting area requires only a very slight deviation from crossings without center island, so that very similar insulation properties are achieved, but a reduced deposition thickness is sufficient.
  • the laterally separated semiconductor regions have sharp corners at the intersection
  • the intersection land has a rectangular shape with a width
  • distances between the acute corners of the laterally separated semiconductor regions and the acute corners of the crossing land are smaller than or equal to the width the isolation trenches.
  • the laterally separated semiconductor regions are chamfered at the intersection and the central semiconductor region as a crossing land has a rectangular shape with a width, the chamfers running parallel to straight sides of the intersection land and distances in the intersection between the chamfers of the laterally separated ones Semiconductor regions and the straight sides of the crossing web are less than or equal to a width of the isolation trench. Due to the bevel field strength peaks are attenuated, so that an optionally present in the interface area (as a meeting place) reduction of the isolation distances has no adverse effects.
  • the laterally separate semiconductor regions have sharp corners at the meeting point
  • the central semiconductor region as the crossing land has an inhomogeneous width.
  • the web part lying in the center of the crossing has a square or rectangular shape with a width and merges into a narrower web part.
  • the distances between the acute corners of the laterally separated semiconductor regions and the acute corners of the crossing web part are smaller than or equal to a width of the isolation trench.
  • the laterally separated semiconductor regions are chamfered in the intersection and the central semiconductor region in the form of a crossing web has an inhomogeneous width, such that a web part lying in the center of the intersection forms a square or rectangular shape with a width and merges into a narrower web part, and the bevels are parallel to straight sides of the crossing land part, and distances in the intersection between the bevels of the laterally separated semiconductor regions and the straight sides of the crossing land part are smaller than or equal to a width of the isolation trench.
  • the advantageous filling behavior is achieved by a low material cost for the central area, wherein the rounded corners lead to a small resulting electric field.
  • the intersection region is an intersection into which not more than three isolation trenches open (claim 13).
  • the result is preferably a T-shape.
  • the central semiconductor region is designed or formed as a web-like bulge whose longitudinal direction is aligned with an opening isolation trench (claim 14).
  • a shape of the central region is adapted to a shape of a corner zone of one of the isolated (isolated) semiconductor regions, in particular flat on the front side in the case of a flattened corner zone (claim 16).
  • the backfill layer only one thickness of the backfill layer, which corresponds to at least half the trench width of the widest trench, is required for gapless backfilling of an orifice zone designed in this way.
  • Minimal thickness means minimal process time and this, in turn, a reduced error rate with minimal possible process costs for the backfilling step.
  • z. B. for individual circuit elements in relatively thick active layers in the size of about 50 microns (or thicker) reduce the local diagonal width of the isolation trenches in a crossing or confluence point (read: the muzzle zone or the meeting place), and still as much as possible Insulation width of the estuary zone and outside of this zone obtained.
  • the trenches can be filled without gaps with as little effort as possible when depositing the filling layer.
  • FIG. 1 a is an intersection and FIG. 1 b is a junction of isolation trenches according to the prior art;
  • Fig. 3 is an intersection of isolation trenches with center island according to the prior
  • Fig. 5 shows another example of an inventively designed crossing of
  • Insulated trenches with bevelled corners and rectangular crossing bridge are Insulated trenches with bevelled corners and rectangular crossing bridge.
  • Fig. 6 shows another example of an inventively designed crossing of
  • Fig. 7 shows another example of an inventively designed crossing of
  • FIG. 8a, 8b are excerpts from FIG. 8, FIG.
  • Fig. 8c is another example of a central semiconductor region 110a * at one
  • FIG. 2 shows a vertical section through one of the insulation trenches 10 outlined below in FIGS. 4 to 8.
  • the starting material in each case is the SOI disk consisting of the carrier disk 20, the (thick) active layer 24 (semiconductor layer 24) and the buried oxide 22 which isolates the carrier wafer 20 from the active layer 24 used for active devices.
  • an insulation layer 26 e.g. as a dielectric, a silicon dioxide applied.
  • the remaining contents of the isolation trench are filled with a filling material 28, e.g. Polysilicon, filled and leveled at the surface 28 '.
  • the deposition of the filling layer 28 for filling the isolation trench is carried out, for example, by chemical-physical deposition methods (CVD or PVD processes).
  • CVD chemical-physical deposition methods
  • PVD processes There at the deposition of the filling layer of the isolation trench is filled from both trench sides, theoretically, a layer thickness of at least half of the width 14 is necessary to fill the straight isolation trench without crossing points.
  • FIG. 4 shows a schematic plan view of a semiconductor component 100 or a design structure of the semiconductor component 100, for example in the form of a layout, which serves as a template for the production of the component.
  • the reference numeral 100 the semiconductor component vorier, having individual circuit elements, such as transistors, capacitors, resistors, and the like, as also already described above.
  • the semiconductor device 100 has isolation trenches 10, which are to be understood as rectilinear sections with a constant width 14. Thus, four isolation trenches 10a, 10b, 10c, 10d are shown in FIG.
  • an end of an isolation trench is to be understood as that section 10s, from which the width 14 changes in the direction of a cutting region 110 and / or is no longer rectilinear at least at one edge of the respective trench 10.
  • the width changes at the intersection 10s, since a trench side wall continues at an angle in the direction of the intersection area 110.
  • a center 110c of the cut portion 110 is defined by the intersection of center lines 10m and their continuations for each of the isolation trenches 10, respectively.
  • the semiconductor region 12a is connected to the central region 110a, or the central region 110a is a part of the isolated region 12a (in the manner of a peninsula with minimum extension in the center 110c of the meeting point (the orifice zone)).
  • the other isolated areas are 12b, 12c and 12d. They are often called 12 together. Each two areas are isolated by a Isoliergraben against each other, z. Area 12b of area 12c by trench 10c.
  • a ridge-shaped part 40 protrudes as the region 110a with a width 42 from a corner of the cutting region 110, which in this case refers to the four adjacent isolation trenches 10 as an intersection will go into the middle of the intersection.
  • This "crossing bridge" 40 is connected at a corner of the intersection 110 with the laterally separated semiconductor region 12a, which may also be referred to as an island.
  • an SOI structure is considered in which the "islands" 12 are formed as 12a, 12b, 12c, 12d (turning left) on a buried layer, eg, the layer 22
  • the other three corners of the further semiconductor regions 12 or isolated islands 12 of the intersection are separated from the region 110a and thus the region 12a with a maximum width 44a to 44c from this web by trenches 110b in the intersection region 110.
  • the width of the isolation trench 110b to be filled within the section area 110 is reduced to the widths 44a, 44b and 44c, and correspondingly thinner layers can be used to fill the intersection area 110 and the isolation trenches 10.
  • the width 44 can not be made arbitrarily small in order to avoid influences on the etching rate in the trench etching and the generation of the trench isolation layer.
  • the width 42 of the crossing web 40 should be as large as possible.
  • at least the widths 44a and 44b on the side of the web 40 in the crossing region should correspond approximately to the width 14 of the trench 10 outside the intersection.
  • the width 44c at the front of the crossing land 40 may be smaller. Due to the shape of the web, undercutting with respect to an island is substantially reduced in the thicker active layers.
  • FIG. 1 Another embodiment is shown in FIG. In contrast to Figure 4, the corners 50 of the isolated islands 12 are chamfered.
  • the width 52 of the trench 110b in the crossing region or cutting region 110 is greater than in the arrangement shown in FIG. 4, but it is not greater than the width 14. All advantages with regard to the required layer thickness of the backfill layer thus still apply.
  • the bevel avoids an elevation of an applied electric field at the "corner zones" (which are no longer corners as such) of the isolated islands 12.
  • the dielectric strength of one island 12 to the adjacent island is thereby increased.
  • FIGS. 6 and 7. These differ from the isolation trench intersection structures with homogeneous ridge width 42 shown in FIGS. 4 and 5 by different ridge widths in the area 110a in the middle of the intersection.
  • the width 62 in the center, that is around the center 110c, of a part 60 of the area 110a is greatest and is in one Connector 64 to the isolated island 12a out smaller.
  • the peninsula on the island 12a undergoes a geometric design, but nevertheless has a minimum length as "to the middle" reaching.
  • Figure 8 shows an arrangement in which cutting region 110 can be considered as an intersection.
  • three isolation trenches 10a, 10b, 10c lead into the area 110.
  • a central area is connected to the separated (laterally isolated) semiconductor region 12f which faces the end of the isolation trench 10b.
  • the central area contains the center 110c.
  • central region 110a is symmetrical about the median plane of trench 10b. In other embodiments (dashed line), central region 110a 'is provided as a ridge aligned with region 12c.
  • Figures 8a, 8b show the two forms of Figure 8 in individual figures.
  • a suitable shape of the central area can be selected, e.g. in the form of a triangle, as shown in FIG. 8b. It is also possible to use other shapes which have a web-like section or a connecting part, as shown in FIG. 7 as section 64, so that this web-like section is aligned with the longitudinal direction of the isolation trench.
  • an end region is provided in addition to the web-like section (corresponding to the section 64), for example in the form of the section 60 from FIG. 7.
  • the central region 110a extends in the form of a web (as connecting piece) and an end region (FIG. 7) from the semiconductor region 12a (to at least) the center, such that the center 110c lies in the connector or in the end region of the central region 110a, as is explicitly illustrated for a triangle in FIG. 8b.
  • the area is provided as a land or ridge with end area of greater lateral dimension, which is not symmetrical about the centerline of the trench 10b, but instead angled runs.
  • the web extends at an angle to the trench 10b, for example with a 45 ° inclination.
  • FIG. 8c Another form is shown in FIG. 8c.
  • the land 110a * is provided as a portion extending in the longitudinal direction of the trench. It is rectangular and extends straight (in the picture down to the trench 10b). This arrangement is also symmetrical to the median plane of the trench 10b, like the triangle of FIG. 8b.
  • the width in the cutting area 110 By reducing the width in the cutting area 110, as a crossing area or as a junction area, it is achieved that the maximum occurring gap width to be filled in the cutting area is significantly reduced, preferably smaller than half the width of the isolation trenches.
  • a thickness of the filling layer is required for seamless backfilling, which corresponds to half the width of 14.
  • a "narrower" trench means shorter deposition process time, but also a shorter process time for subsequent planarization, which requires less material removal. Both have a reducing effect on the error rate and the process costs.
  • Another embodiment relates to a geometric layout in the form of a layout of a semiconductor component with a high aspect ratio in SOI technology for active layers in the range greater than 50 microns, with a crossing bar 40 protruding from a corner of the junction in the middle of the intersection, the one corner of the intersection with one of the isolated islands 12, while the corners of the three other isolated islands 12 of the intersection through the isolation trench 10 are separated from this land.
  • the width of the isolation trench 10 in the region of the crossing web is less than or equal to the width 14 of the isolation trench 10 outside the intersection.
  • the isolated islands 12 have "pointed" corners (90 ° comers) at the crossings and the crossbar 40 has a rectangular shape with the width 42.
  • the spacings 44a to 44c between the acute corners of the isolated islands 12 and the acute corners of the crossing web 40 are smaller than or equal to, based on the width 14 of the isolation trench 10th
  • the isolated islands 12 are chamfered at the intersections and the crossing land 40 has a rectangular shape with the width 42, wherein the chamfers 50 are parallel to the straight sides of the crossing land 40 and the trench widths in the crossing area 42, 52, 53 between the chamfers 50 of the isolated islands 12 and the straight sides of the crossing land 40 are less than or equal to the width 14 of the isolation trench 10 ,
  • the isolated islands 12 have "pointed" corners (90 ° corners) at the intersections, and the intersection land has an inhomogeneous width, such that the land portion 60 located at the center of the intersection forms a square or rectangular shape having a width 62 and merges into a narrower web portion 64, and the distances 44a to 44c between the acute corners of the isolated islands 12 and the acute corners of the crossing web portion 60 are smaller than or equal to the width 14 of the isolation trench 1.
  • the isolated islands 12 are chamfered at the intersections and the intersection land has an inhomogeneous width such that the land portion 60 located in the center of the intersection has a square or rectangular shape with a width 62 and merges into a narrower land portion 64, and the chamfers of the corners 50 are parallel to the straight sides of the crossing land part 60 and the trench widths in the crossing area 52 to 54 between the chamfers of the corners 50 of the isolated islands 12 and the straight sides of the crossing land part 60 are smaller than or equal to the width 14 of the Isolation trench 10.
  • Another embodiment relates to a geometric design or layout of a junction of high aspect ratio isolation trenches of the SOI technology for active layers in the range of> 50 ⁇ m.
  • the isolated island 12 opposite the opening part of the isolation trench has a web-like bulge at the location which lies opposite the center of the opening part of the isolation trench, which reduces the width of the isolation trench 10 in the intersection region.
  • the shape of the web-like bulge is adapted to the shape of the corners of the isolated islands 12.
  • 44a, 44b, 44c reduced isolation trench width in the crossing area
  • 110a central semiconductor region also 110a ', 110a .

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft die geometrische Gestaltung (als Layout) von Kreuzungsstellen und Einmündungen von Isolationsgräben 10 (Trenches) mit hohem Aspektverhältnis für trench isolierte Smart Power Technologien mit dicken (ca. 50 µm dicken) aktiven Schichten 24 in SOI-Siliziumscheiben 20, 22, 24. Durch die geometrische Gestaltung der Isolationsgräben 10a, 10b, 10c, 10d wird der Fertigungsprozess vereinfacht. Die Anzahl der benötigten Fertigungsschritte verringert sich. Fehlerquote und die Herstellungskosten werden reduziert.

Description

Halbleiterbauelement mit Kreuzungen von lsolationsgraeben
Die Erfindung betrifft die geometrische Gestaltung (als Layout) von Kreuzungsstellen oder Einmündungen von mehreren Isolationsgräben (Trenches) an einem Treffpunkt, z.B. für trench isolierte Smart Power Technologien, bei der Gräben mit hohem Aspektverhältnis mit dicken aktiven Schichten im Bereich um 50 μm in SOI- Siliziumscheiben vorzusehen sind. Ein Treffpunkt ist eine Mündungszone, in der zumindest drei Isolationsgräben als Trenches durch Einmünden zusammentreffen. Eine Einmündung hat drei zusammentreffende Trenches oder eine Kreuzung hat zumindest vier zusammentreffende Trenches. Zwei Trenches alleine sind kein Treffpunkt, sondern ein durchgehender Trench.
Isolationsgräben in Siliziumscheiben, beispielsweise in SOI-Siliziumscheiben, werden verwendet, um in integrierten Schaltkreisen unterschiedliche Bauelemente (z.B. Transistoren) oder komplette Schaltungsblöcke umfassende Gebiete, die auf unterschiedlichem Potential liegen, voneinander elektrisch zu isolieren. Der Isolationsgraben kann dabei z.B. das zu isolierende Bauelement oder das zu isolierende Gebiet ringförmig umschließen, wie dies z.B. US 5,734,192 A oder US 6,394,638 B1 veranschaulichen. In US 5,283,461 A ist eine Grabenstruktur beschrieben, bei der die zu isolierenden Bauelemente durch ein Netz von Isolationsgräben getrennt sind.
Figur 1a zeigt eine diesbezügliche Anordnung von Isolationsgräben. So ist dort der Isolationsgraben 10 mit einer Breite 14 auf beiden Seiten jeweils durch isolierte Inseln 12a bis 12d umgeben. Kommt es wie in Figur 1 a gezeigt zu kreuzförmigen oder wie in Figur 1b gezeigt zu T-förmigen "Treffpunkten" der Isolationsgräben 10, entsteht am "Kreuzungspunkt" eine diagonale Breite 16 des Isolationsgrabens. Die diagonale Breite 16 am Treffpunkt ist dabei wesentlich größer (Wurzel aus dem doppelten Quadrat der Breite 14) als die Breite 14 jedes einzelnen gerade verlaufenden Isolationsgrabens; bei einer Breite "a" für beide Gräben ist der maximale Abstand ca. 1 ,4 mal größer als die Breite jedes Grabens. Bei dem T Treffpunkt sind die isolierten Gebiete 12a, 12d, und das größere Gebiet 12e.
Den Aufbau des Isolationsgrabens 10 beschreibt z.B. US 6,524,928 B1, vgl. Figur 2.
Ausgangsmaterial ist die SOI-Scheibe bestehend aus der Trägerscheibe 20, der aktiven SOI-Schicht 24 und dem vergrabenen Oxid 22, das die Trägerscheibe 20 von der für aktive Bauelemente genutzten aktiven SOI-Schicht 24 isoliert. Auf die Seitenwände des geätzten Isolationsgrabens wird zunächst eine Isolationsschicht 26, z.B. als Dielektrikum ein Siliziumdioxid, aufgebracht. Anschließend wird der Isolationsgraben mit einem Verfüllmaterial 28, z.B. Polysilizium, verfüllt und an der Oberfläche 28' eingeebnet.
Die Abscheidung der Verfüllschicht 28 zur Auffüllung des Isolationsgraben erfolgt z.B. durch chemisch physikalische Abscheideverfahren (CVD- oder PVD-Prozesse). Da bei der Abscheidung der Verfüllschicht der Isolationsgraben von beiden Grabenseiten her ausgefüllt wird, ist theoretisch eine Schichtdicke von mindestens der Hälfte der Breite 14 nötig, um den geraden Isolationsgraben ohne Kreuzungspunkte zu verfüllen. Für eine komplette Verfüllung des gesamten Isolationsgrabens reicht dies aber nicht aus, weil zur kompletten Verfüllung auch der Kreuzungsbereich und damit die Diagonale 16 berücksichtigt werden muss. Die dazu erforderliche Schichtdicke beträgt also mindestens die Hälfte der Breite 16 und ist damit wesentlich größer als die Schichtdicke, die zur Verfüllung der Grabenbreite 14 nötig wäre. Eine größere Schichtdicke bedeutet aber längere Prozesszeiten und damit höhere Prozesskosten.
Es ist wünschenswert ein Layout des Isolationsgrabens mit minimaler Breite zu erhalten, um bereits mit geringen Schichtdicken (mit geringen Abscheidezeiten und damit mit geringen Kosten) den Graben verfüllen zu können. Für einen stabilen Ätzprozess des Grabens ist andererseits ein gewisses Aspektverhältnis und damit bei gegebener Dicke der aktiven Schicht eine minimale Breite des Grabens nötig. Damit kann die Forderung nach minimaler Breite nicht durch eine einfache Reduzierung der Breite eines Isolationsgrabens erfüllt werden.
In DE 10 2005 059 034 A1 und DE 10 2005 059 035 A1 (Lerner, Eckoldt, X-Fab AG) werden Strukturen beschrieben, bei denen die Breite 16 am Kreuzungspunkt lokal reduziert wird, indem im Zentrum der Kreuzung eine "säulenförmige erhabene" Mitteninsel bei der Grabenätzung stehen bleibt. Dadurch wird die Diagonale im Kreuzungsbereich reduziert und es ist weniger Polysilizium nötig um den Graben überall komplett zu verfüllen.
Bei größeren Schichtdicken der aktiven, beispielsweise Siliziumschicht, beispielsweise von 50μm und mehr, bei denen die Grabenbreite 14 typischerweise nur wenige Mikrometer, z.B. 3μm bis 4μm, beträgt, wäre als Mitteninsel eine Säule mit einer Höhe von 50μm (und mehr) und einer Breite 32 von nur etwa 2μm nötig. Damit ergibt sich beim Grabenätzprozess die Forderung, dass ein Überätzen (sog. "Notehing"), bei dem aufgrund der Rückstreuung der Ätzionen vom aufgeladenen vergrabenen Oxid in die Grabenseitenwand am Fußpunkt der Grabenseitenwand unterätzt wird, unbedingt vermieden werden muss. Anderenfalls würde der Fußpunkt der Mitteninsel angeätzt bzw. würde die Mitteninsel komplett freigeätzt. Selbst bei einer - angenommenen - perfekten Grabenätzung ist eine solche Mitteninsel von etwa 2μm mal 2μm Fußpunktfläche und einer Höhe von 50μm mechanisch sehr empfindlich.
Die Aufgabe der Erfindung besteht darin, eine Anordnung für einen Isolationsgrabenschnittbereich (als Kreuzung oder Einmündung) anzugeben, welche die Risiken einer Unterätzung von im Treffpunkt (Mündungszone) stehen gelassener Mitteninseln beseitigt. Eine möglichst homogene Isolationsgrabenbreite im Schnittbereich soll bei einer homogenen Isolationsgrabenätzung erreicht werden.
Die Aufgabe wird gelöst durch ein Halbleiterbauelement und auch durch eine Entwurfsstruktur, die das Halbleiterbauelement während der Entwurfsphase repräsentiert.
Das Halbleiterbauelement oder die dieses repräsentierende Entwurfsstruktur umfassen bzw. repräsentieren geradlinige Isolationsgräben, die in einem Halbleitermaterial ausgebildet sind oder auszubilden sind und in diesem lateral von einander getrennte Halbleitergebiete erzeugen, wobei jeder Isolationsgraben eine vorgegebene einheitliche Breite entlang seiner Längsrichtung, die durch eine Mittellinie repräsentierbar ist, besitzt. Ferner ist ein Schnittbereich vorgesehen, an den mindestens drei der geradlinigen Isolationsgräben angrenzen. Dies ist der "Treffpunkt" im Sinne der einleitenden Umschreibung. Ein Mittelpunkt des Schnittbereichs ist als Schnittpunkt und die Fortsetzungen der Mittellinien der Isolationsgräben definiert. Ein zentrales Halbleitergebiet ist im Schnittbereich angeordnet oder dort anzuordnen und mit einem der voneinander lateral getrennten Halbleitergebiete verbunden oder zu verbinden. Es enthält den Mittelpunkt des Schnittbereichs.
Durch diese Gestaltung des Halbleiterbauelements werden die im Schnittbereich (Treffpunkt) auftretenden zu verfüllenden Breiten reduziert, wobei gleichzeitig eine mechanische Kopplung des zentralen Halbleitergebiets an eines der lateral voneinander getrennten Halbleitergebiete erfolgt, so dass die mechanische Stabilität des Treffpunkts nach dem Ätzen erhalten bleibt. Andererseits können die resultierenden Abstände innerhalb des Schnittbereichs so erzeugt werden, dass ähnliche Isolationseigenschaften wie in den geradlinigen, zum Treffpunkt führenden Isolationsgräben erreicht werden.
Grob gesprochen ist keine Insel mehr im Mündungsgebiet (als Treffpunkt) platziert, sondern eine Halbinsel vorgesehen; diese hat eine stoffliche Verbindung zu einem der Gebiete, die von den Trenches lateral gegeneinander isoliert sind. Die Halbinsel ragt bis zur Mitte des Mündungsgebiets vor, hat also eine Mindesterstreckung der Länge nach. Die Halbinsel ist mit keinem weiteren der Isolierten Gebiete (die auch Inseln genannt werden) verbunden.
In weiteren Ausführungsformen weisen die Isolationsgräben ein Verhältnis von Grabentiefe zu Grabenbreite auf, das zehn oder größer ist, so dass sich die Strukturen und Bauelemente der vorliegenden Erfindung insbesondere für Smart Power Anwendungen eignen.
In weiteren Ausführungsformen des Halbleiterbauelements oder dessen Entwurfsstruktur ist eine Dicke von 50μm oder mehr für das Halbleitermaterial vorgesehen. In weiteren Ausführungsformen ist eine vergrabene Isolierschicht vorgesehen, auf der das Halbleitermaterial ausgebildet ist (Halbleiter) oder auszubilden ist (Entwurfsstruktur).
Die zuvor beschriebenen Maßnahmen sind im Zusammenhang mit anspruchsvollen Smart Power Anwendung besonders vorteilhaft, da eine hohe Isolationsfestigkeit erreicht wird.
In einer weiteren Ausführungsform ist ein kürzester Abstand des zentralen Halbleitergebiets von jedem der lateral voneinander getrennten (isolierten) Halbleitergebiete kleiner als die halbe Breite des Isolationsgrabens mit der größten Breite. Damit wird erreicht, dass die erforderliche Dicke eines Füllmaterials nur durch die geometrische Gestalt der Gräben bestimmt ist, auch wenn Gräben mit unterschiedlicher Breite vorhanden sind. In anderen Ausführungsformen dieser Gestaltung besitzen die Isolationsgräben gleichwohl die gleiche Breite (Anspruch 6).
In weiteren Ausführungsformen ist der Schnittbereich eine Kreuzung, an die vier Isolationsgräben angrenzen. In diesem Zusammenhang ist zu beachten, dass im Rahmen der beanspruchten Erfindung ein Isolationsgraben als ein geradliniger Abschnitt zu betrachten ist, der mit einem Ende im Schnittbereich mündet. Dabei ist das Ende des Isolationsgrabens dort, wo ein Schnitt quer zum Graben noch die gleiche Breite wie der vorhergehende Abschnitt des Grabens besitzt. Nach dem Querschnitt ändert sich die Breite oder es tritt eine zum geradlinigen Abschnitt angewinkelte Wand zumindest auf einer Seite auf.
In einer weiteren Ausführungsform ragt das zentrale Halbleitergebiet als ein Kreuzungssteg von einer Ecke der Kreuzung ausgehend in die Mitte der Kreuzung hinein, der an einer Ecke der Kreuzung mit einem der lateral voneinander getrennten Halbleitergebiete verbunden ist, während die Ecken der drei anderen lateral voneinander getrennten Halbleitergebiete in der Kreuzung von diesem Steg getrennt sind. Diese Gestalt des Schnittbereichs erfordert nur eine sehr geringfügige Abweichung von Kreuzungen ohne Mitteninsel, so dass sehr ähnliche Isolationseigenschaften erreicht werden, wobei jedoch eine reduzierte Abscheidedicke ausreichend ist.
In einer Variante haben die lateral voneinander getrennten Halbleitergebiete an der Kreuzung spitze Ecken und der Kreuzungssteg hat eine rechteckige Form mit einer Breite, und Abstände zwischen den spitzen Ecken der lateral voneinander getrennten Halbleitergebiete und den spitzen Ecken des Kreuzungsstegs sind kleiner oder gleich bezogen auf die Breite der Isolationsgräben. Der Schnittbereich ergibt sich somit ohne wesentliche Änderungen bezüglich der Ecken der getrennten Halbleitergebiete.
In einer weiteren Ausführungsform sind die lateral voneinander getrennten Halbleitergebiete in der Kreuzung abgeschrägt und das zentrale Halbleitergebiet als Kreuzungssteg hat eine rechteckige Form mit einer Breite, wobei die Abschrägungen zu geraden Seiten des Kreuzungsstegs parallel verlaufen und Abstände in der Kreuzung zwischen den Abschrägungen der lateral voneinander getrennten Halbleitergebieten und den geraden Seiten des Kreuzungssteges kleiner oder gleich sind bezogen auf eine Breite des Isolationsgrabens. Durch die Abschrägung werden Feldstärkespitzen abgeschwächt, so dass eine gegebenenfalls in dem Schnittbereich (als Treffpunkt) vorliegende Verringerung der Isolationsabstände keine nachteiligen Auswirkungen hat.
In einer weiteren Ausführungsform haben die lateral voneinander getrennten Halbleitergebiete im Treffpunkt spitze Ecken und das zentrale Halbleitergebiet als Kreuzungssteg hat eine inhomogene Breite. Dabei hat der im Zentrum der Kreuzung liegende Stegteil eine quadratische oder rechteckige Form mit einer Breite und geht in einen schmaleren Stegteil über. Die Abstände zwischen den spitzen Ecken der lateral voneinander getrennten Halbleitergebiete und den spitzen Ecken des Kreuzungsstegteils sind kleiner oder gleich bezogen auf eine Breite des Isolationsgrabens. Durch diese Gestaltung wird eine Vergrößerung des zentralen Halbleitergebiets im Mittelpunkt erreicht, ohne dass übermäßig Halbleitermaterial im Schnittbereich enthalten ist.
In einer weiteren Ausführungsform sind die lateral voneinander getrennten Halbleitergebiete in der Kreuzung abgeschrägt und das zentrale Halbleitergebiet in Form eines Kreuzungsstegs hat eine inhomogene Breite, so, dass ein im Zentrum der Kreuzung liegender Stegteil eine quadratische oder rechteckige Form mit einer Breite hat und in einen schmäleren Stegteil übergeht, und die Abschrägungen zu geraden Seiten des Kreuzungsstegteils parallel verlaufen und Abstände in der Kreuzung zwischen den Abschrägungen der lateral voneinander getrennten Halbleitergebiete und den geraden Seiten des Kreuzungsstegteils kleiner oder gleich sind bezogen auf eine Breite des Isolationsgrabens. In diesem Fall wird durch einen geringen Materialaufwand für das zentrale Gebiet das vorteilhafte Füllverhalten erreicht, wobei die abgerundeten Ecken zu einem geringen resultierenden elektrischen Feld führen.
In anderen Ausführungsformen ist der Schnittbereich (Mündungszone, Treffpunkt) eine Einmündung, in welche nicht mehr als drei Isolationsgräben einmünden (Anspruch 13). Es ergibt sich bevorzugt eine T-Form.
In einer Variante der Einmündung als Treffpunkt ist das zentrale Halbleitergebiet als eine stegartige Ausbuchtung ausgebildet oder auszubilden, dessen Längsrichtung zu einem einmündenden Isolationsgraben ausgerichtet ist (Anspruch 14).
In weiteren Ausführungsform der Einmündung ist eine Gestalt des zentralen Gebiets einer Gestalt einer Eckzone eines der voneinander getrennten (isolierten) Halbleitergebieten angepasst, insbesondere frontseitig flach bei einer abgeflachten Eckzone (Anspruch 16).
Erfindungsgemäß wird zur lückenlosen Verfüllung einer auf diese Art und Weise gestalteten Mündungszone nur noch eine Dicke der Verfüllschicht benötigt, die zumindest der halben Grabenbreite des breitesten Grabens entspricht. Dadurch kann mit einer minimalen Dicke der abgeschiedenen Verfüllschicht die gesamten Isolationsgräben und auch der Schnittbereich lückenlos verfüllt werden. Minimale Dicke bedeutet wiederum minimale Prozesszeit und dies wiederum eine verringerte Fehlerquote bei minimal möglichen Prozesskosten für den Verfüllschritt.
Somit lässt sich z. B. für individuelle Schaltungselemente in relativ dicken aktiven Schichten in der Größe von ca. 50 μm (oder dicker) die lokale diagonale Breite der Isolationsgräben in einem Kreuzungs- oder Einmündungspunkt (sprich: der Mündungszone oder dem Treffpunkt) reduzieren, und dennoch eine möglichst gleiche Isolationsbreite der Mündungszone und außerhalb dieser Zone erhalten. Mit möglichst geringem Aufwand bei der Abscheidung der Verfüllschicht können die Gräben lückenlos verfüllt werden. Die Erfindung wird nun anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnung erläutert. Es zeigen in schematischer Darstellung
Fig. 1 a eine Kreuzung und Figur (1 b) eine Einmündung von Isolationsgräben nach dem Stand der Technik,
Fig. 2 einen Querschnitt durch einen bekannten Isolationsgraben 10,
Fig. 3 eine Kreuzung von Isolationsgräben mit Mitteninsel nach dem Stand der der
Technik,
Fig. 4 ein Beispiel einer erfindungsgemäß gestalteten Kreuzung von
Isolationsgräben mit spitzen Ecken und rechteckigem Kreuzungssteg,
Fig. 5 ein weiteres Beispiel einer erfindungsgemäß gestalteten Kreuzung von
Isolationsgräben mit abgeschrägten Ecken und rechteckigem Kreuzungssteg.
Fig. 6 ein weiteres Beispiel einer erfindungsgemäß gestalteten Kreuzung von
Isolationsgräben mit spitzen Ecken und Kreuzungssteg mit unterschiedlich breiten
Teilen,
Fig. 7 ein weiteres Beispiel einer erfindungsgemäß gestalteten Kreuzung von
Isolationsgräben mit abgeflachten Ecken und Kreuzungssteg mit unterschiedlich breiten Teilen,
Fig. 8 einen Treffpunkt von drei Isolationsgräben in Form einer Einmündung,
Fig. 8a, 8b sind Auszüge aus Figur 8,
Fig. 8c ist ein weiteres Beispiel eines zentralen Halbleitergebiets 110a* bei einer
Einmündung.
Im Folgenden werden weitere Ausführungsformen der Erfindung unter Bezugnahme auf die Figuren 4 bis 8 beschrieben, wobei auch auf die Figuren 1 bis 4 verwiesen wird, wenn dies angebracht ist.
Figur 2 zeigt einen vertikalen Schnitt durch eine der im Folgenden zu den Figuren 4 bis 8 umschriebenen Isolationsgräben 10. Ausgangsmaterial ist jeweils die SOI-Scheibe bestehend aus der Trägerscheibe 20, der (dicken) aktiven Schicht 24 (Halbleiterschicht 24) und dem vergrabenen Oxid 22, das die Trägerscheibe 20 von der für aktive Bauelemente genutzten aktiven Schicht 24 isoliert. Auf die Seitenwände des geätzten Isolationsgrabens wird zunächst je eine Isolationsschicht 26, z.B. als Dielektrikum ein Siliziumdioxid, aufgebracht. Anschließend wird der verbliebene Inhalt des Isolationsgrabens mit einem Verfüllmatehal 28, z.B. Polysilizium, verfüllt und an der Oberfläche 28' eingeebnet.
Die Abscheidung der Verfüllschicht 28 zur Auffüllung des Isolationsgraben erfolgt z.B. durch chemisch physikalische Abscheideverfahren (CVD- oder PVD-Prozesse). Da bei der Abscheidung der Verfüllschicht der Isolationsgraben von beiden Grabenseiten her ausgefüllt wird, ist theoretisch eine Schichtdicke von mindestens der Hälfte der Breite 14 nötig, um den geraden Isolationsgraben ohne Kreuzungspunkte zu verfüllen.
Figur 4 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement 100 oder eine Entwurfsstruktur des Halbleiterbauelements 100, etwa in Form eines Layouts, das als Vorlage für die Herstellung des Bauelements dient. Im folgenden wird mit dem Bezugszeichen 100 das Halbleiterbauelement vorstanden, das individuelle Schaltungselemente, etwa Transistoren, Kondensatoren, Widerstände, und dergleichen aufweist, wie dies auch eingangs bereits beschrieben ist.
Das Halbleiterbauelement 100 weist Isolationsgräben 10 auf, die als geradlinige Abschnitte mit einer konstanten Breite 14 zu verstehen sind. Somit sind in Figur 4 vier Isolationsgräben 10a, 10b, 10c, 10d gezeigt.
Dabei ist ein Ende eines Isolationsgrabens als derjenige Schnitt 10s zu verstehen, ab welchem sich in Richtung zu einem Schnittbereich 110 die Breite 14 ändert und/oder zumindest an einem Rand der jeweilige Graben 10 nicht mehr geradlinig ist. Beispielsweise ändert sich für die Gräben 10a und 10b am Schnitt 10s die Breite, da eine Grabenseitenwand angewinkelt in Richtung zum Schnittbereich 110 weiter läuft. Ein Mittelpunkt 110c des Schnittbereichs 110 ist durch den Schnitt von Mittellinien 10m bzw. deren Fortsetzungen für jeden der Isolationsgräben 10 festgelegt. Das verbesserte Füllverhalten in Kombination mit einem stabileren mechanischen Aufbau wird durch das Vorsehen eines zentralen Halbleitergebiets 110a erreicht, das mit einem der lateral durch die Isolationsgräben 10a bis 10d voneinander getrennten Halbleitergebiete 12 verbunden ist und den Mittelpunkt 110c enthält.
In der gezeigten Ausführungsform ist das Halbleitergebiet 12a mit dem zentralen Gebiet 110a verbunden, bzw. das zentrale Gebiet 110a ist ein Teil des isolierten Gebiets 12a (nach Art einer Halbinsel mit Mindesterstreckung in die Mitte 110c des Treffpunkts (der Mündungszone)).
Die anderen isolierten Gebiete sind 12b, 12c und 12d. Sie werden oft auch gemeinsam 12 genannt. Jeweils zwei Gebiete werden durch einen Isoliergraben gegeneinander isoliert, z. B. Gebiet 12b von Gebiet 12c durch Graben 10c.
In der gezeigten Ausführungsform ragt ein stegförmig ausgebildetes Teil 40 als das Gebiet 110a mit einer Breite 42 von einer Ecke des Schnittbereichs 110, der in diesem Falle auf Grund der vier angrenzenden Isolationsgräben 10 als Kreuzung bezeichnet wird, in die Mitte der Kreuzung hinein. Dieser "Kreuzungssteg" 40 ist an einer Ecke der Kreuzung 110 mit dem lateral getrennten Halbleitergebiet 12a verbunden, wobei dieses auch als Insel bezeichnet werden kann. Wie zuvor mit Bezug zur Figur 2 erläutert ist, wird in einigen Ausführungsformen eine SOI-Struktur betrachtet, in der die "Inseln" 12 als 12a, 12b, 12c, 12d (links drehend) auf einer vergrabenen Schicht gebildet sind, z.B. der Schicht 22 von Figur 2. Die anderen drei Ecken der weiteren Halbleitergebiete 12 bzw. isolierten Inseln 12 der Kreuzung sind durch Gräben 110b im Schnittbereich 110 von dem Gebiet 110a und damit dem Gebiet 12a mit einer maximalen Breite 44a bis 44c von diesem Steg getrennt. Dadurch wird die auszufüllende Breite des Isolationsgrabens 110b innerhalb des Schnittbereichs 110 auf die Breite 44a, 44b sowie 44c reduziert und es können entsprechend dünnere Schichten zur Auffüllung des Schnittbereichs 110 und der Isolationsgräben 10 verwendet werden.
Dabei kann die Breite 44 jedoch nicht beliebig klein gestaltet werden, um Einflüsse auf die Ätzrate bei der Grabenätzung und die Erzeugung der Grabenisolationsschicht zu vermeiden. Zur Erzielung einer guten mechanischen Stabilität sollte die Breite 42 des Kreuzungssteges 40 möglichst groß sein. Zur Erzielung einer homogenen Grabenätzung sollten zumindest die Breiten 44a und 44b seitlich des Steges 40 im Kreuzungsbereich in etwa der Breite 14 des Grabens 10 außerhalb der Kreuzung entsprechen. Die Breite 44c an der Vorderseite des Kreuzungssteges 40 kann kleiner sein. Durch die Form des Steges wird bei den dickeren aktiven Schichten das Unterätzen gegenüber einer Insel wesentlich reduziert.
Ein weiteres Ausführungsbeispiel ist in Figur 5 gezeigt. Im Gegensatz zur Figur 4 sind die Ecken 50 der isolierten Inseln 12 abgeschrägt. Die Breite 52 des Grabens 110b im Kreuzungsbereich bzw. Schnittbereich 110 ist größer als in der in Figur 4 gezeigten Anordnung, allerdings ist sie nicht größer als die Breite 14. Alle Vorteile hinsichtlich der nötigen Schichtdicke der Verfüllschicht gelten damit nach wie vor.
Durch die Abschrägung wird eine Überhöhung eines angelegten elektrischen Feldes an den "Eckzonen" (die keine Ecken als solche mehr sind) der isolierten Inseln 12 vermieden. Die Spannungsfestigkeit von einer Insel 12 zur benachbarten Insel wird dadurch erhöht.
Weitere Ausführungsbeispiele sind in den Figuren 6 und 7 gezeigt. Diese unterscheiden sich von den in Figur 4 und 5 gezeigten Isolationsgraben- Kreuzungsstrukturen mit homogener Stegbreite 42 durch unterschiedliche Stegbreiten im Gebiet 110a in der Mitte der Kreuzung. So ist die Breite 62 im Zentrum, also um den Mittelpunkt 110c herum, eines Teils 60 des Gebiets 110a am größten und ist in einem Verbindungsstück 64 zur isolierten Insel 12a hin kleiner. Die Halbinsel an der Insel 12a erfährt eine geometrische Gestaltung, hat aber gleichwohl eine Mindestlänge als "bis zur Mitte" reichend.
Diese Gestaltung ist für "90°-Ecken" in Figur 6 gezeigt, wobei Figur 7 die entsprechende Anordnung mit den angefasten "Ecken" 50 zeigt. Abrundungen der Eckzonen sind auch möglich.
Figur 8 zeigt eine Anordnung, in der Schnittbereich 110 als eine Einmündung betrachtet werden kann. In diesem Falle münden drei Isolationsgräben 10a, 10b, 10c in den Bereich 110 ein. Ferner ist ein zentrales Gebiet mit dem getrennten (lateral isolierten) Halbleitergebiet 12f verbunden, das dem Ende des Isolationsgrabens 10b gegenüber liegt. Wie auch zuvor enthält das zentrale Gebiet den Mittelpunkt 110c.
In einer Ausführungsform (durchgezogene Linie) ist das zentrale Gebiet 110a" symmetrisch zur Mittelebene des Grabens 10b ausgebildet. In anderen Ausführungsformen (gestrichelte Linie) ist das zentrale Gebiet 110a' als ein Steg vorgesehen, der zum Gebiet 12c ausgerichtet ist.
Figuren 8a, 8b zeigen die zwei Formen aus Figur 8 in einzelnen Figuren.
Dabei kann eine geeignete Form des zentralen Gebiets ausgewählt werden, z.B. in Form eines Dreiecks, wie dies in der Figur 8b dargestellt ist. Auch können andere Formen angewendet werden, die eine stegartigen Abschnitt oder einen Verbindungsteil, wie dies in Fig. 7 als Abschnitt 64 gezeigt ist, aufweisen, so dass dieser stegartige Abschnitt zu der Längsrichtung des Isolationsgrabens ausgerichtet ist.
In anderen Varianten ist zusätzlich zu dem stegartigen Abschnitt (entsprechend dem Abschnitt 64) ein Endbereich vorgesehen, etwa in Form des Abschnitts 60 aus Figur 7. In diesem Falle erstreckt sich das zentrale Gebiet 110a in Form eines Stegs (als Verbindungsstück) und eines Endbereichs (vergleichbar den Abschnitten 64 bzw. 60 aus Figur 7) von dem Halbleitergebiet 12a (bis zumindest) zur Mitte, so dass der Mittelpunkt 110c im Verbindungsstück oder im Endbereich des zentralen Gebiets 110a liegt, wie dies explizit für ein Dreieck in Figur 8b dargestellt ist.
In anderen Ausführungsformen (gestrichelte Linie) ist das Gebiet als ein Steg oder ein Steg mit Endbereich mit größerer lateraler Abmessung vorgesehen, der nicht symmetrisch bezüglich der Mittellinie des Grabens 10b gestaltet ist, sondern angewinkelt verläuft. In dem gezeigten Beispiel verläuft der Steg angewinkelt zu dem Graben 10b, z.B. mit einer 45° Neigung.
Eine andere Form zeigt Figur 8c. Hier ist der Steg 110a* als ein in Längsrichtung des Grabens verlaufender Abschnitt vorgesehen. Er ist rechteckig und erstreckt sich gerade (im Bild nach unten zum Graben 10b). Auch diese Anordnung ist symmetrisch zur Mittelebene des Grabens 10b, wie das Dreieck von Figur 8b.
Durch die Reduzierung der Breite im Schnittbereich 110, als Kreuzungsbereich oder als Einmündungsbereich, wird erreicht, dass die zu verfüllende maximal auftretende Spaltbreite im Schnittbereich deutlich verkleinert wird, bevorzugt kleiner ist als die halbe Breite der Isolationsgräben. Somit wird zur lückenlosen Verfüllung nur noch eine Dicke der Verfüllschicht benötigt, die der halben Breite 14 entspricht. Dadurch können mit einer geringeren Dicke der abgeschiedenen Verfüllschicht die gesamten Isolationsgräben und der Schnittbereich lückenlos verfüllt werden. Ein "schmälerer" Graben bedeutet wiederum kürzere Prozesszeit für die Abscheidung, aber auch eine kürzere Prozesszeit für die anschließende Planarisierung, bei der weniger Material entfernt werden muss. Beides wirkt sich reduzierend auf die Fehlerquote und die Prozesskosten aus.
Eine weitere Ausführungsform betrifft eine geometrische Gestaltung in Form eines Layouts eines Halbleiterbauelements mit einem hohem Aspektverhältnis in der SOI- Technologie für aktive Schichten im Bereich größer 50 μm, wobei ein Kreuzungssteg 40 von einer Ecke der Kreuzung ausgehend in die Mitte der Kreuzung hineinragt, der an einer Ecke der Kreuzung mit einer der isolierten Inseln 12 verbunden ist, während die Ecken der drei anderen isolierten Inseln 12 der Kreuzung durch den Isolationsgraben 10 von diesem Steg getrennt sind. Die Breite des Isolationsgrabens 10 im Bereich des Kreuzungssteges ist kleiner oder gleich bezogen auf die Breite 14 des Isolationsgrabens 10 außerhalb der Kreuzung.
In einer Weiterbildung der vorhergehenden Ausführungsform haben die isolierten Inseln 12 an den Kreuzungsstellen "spitze" Ecken (90° Ecken) und der Kreuzungssteg 40 hat eine rechteckige Form mit der Breite 42. Die Abstände 44a bis 44c zwischen den spitzen Ecken der isolierten Inseln 12 und den spitzen Ecken des Kreuzungsstegs 40 sind kleiner oder gleich, bezogen auf die Breite 14 des Isolationsgrabens 10.
In einer weiteren Ausführungsform sind die isolierten Inseln 12 an den Kreuzungsstellen abgeschrägt und der Kreuzungssteg 40 hat eine rechteckige Form mit der Breite 42, wobei die Abschrägungen 50 zu den geraden Seiten des Kreuzungsstegs 40 parallel verlaufen und die Grabenbreiten im Kreuzungsbereich 42, 52, 53 zwischen den Abschrägungen 50 der isolierten Inseln 12 und den geraden Seiten des Kreuzungssteges 40 kleiner oder gleich sind bezogen auf die Breite 14 des Isolationsgrabens 10.
In einer weiteren Ausführungsform haben die isolierten Inseln 12 an den Kreuzungsstellen "spitze" Ecken (90°-Ecken) und der Kreuzungssteg hat eine inhomogene Breite, derart, dass der im Zentrum der Kreuzung liegende Stegteil 60 eine quadratische oder rechteckige Form mit einer Breite 62 hat und in einen schmaleren Stegteil 64 übergeht, und die Abstände 44a bis 44c zwischen den spitzen Ecken der isolierten Inseln 12 und den spitzen Ecken des Kreuzungsstegteils 60 kleiner oder gleich sind bezogen auf die Breite 14 des Isolationsgrabens 1.
In einer weiteren Ausführungsform sind die isolierten Inseln 12 an den Kreuzungsstellen abgeschrägt und der Kreuzungssteg hat eine inhomogene Breite, derart, dass der im Zentrum der Kreuzung liegende Stegteil 60 eine quadratische oder rechteckige Form mit einer Breite 62 hat und in einen schmaleren Stegteil 64 übergeht, und die Abschrägungen der Ecken 50 zu den geraden Seiten des Kreuzungsstegteils 60 parallel verlaufen und die Grabenbreiten im Kreuzungsbereich 52 bis 54 zwischen den Abschrägungen der Ecken 50 der isolierten Inseln 12 und den geraden Seiten des Kreuzungsstegteils 60 kleiner oder gleich sind bezogen auf die Breite 14 des Isolationsgrabens 10.
Eine weitere Ausführungsform betrifft eine geometrische Gestaltung oder ein Layout einer Einmündung von Isolationsgräben mit hohem Aspektverhältnis der SOI- Technologie für aktive Schichten im Bereich um > 50 μm. Dabei weist die dem einmündenden Teil des Isolationsgrabens gegenüberliegende isolierte Insel 12 an der Stelle, die der Mitte des einmündenden Teils des Isolationsgrabens gegenüber liegt, eine stegartige Ausbuchtung auf, welche die Breite des Isolationsgrabens 10 im Kreuzungsbereich verkleinert.
In einer Weiterbildung der vorhergehenden Ausführungsform ist die Gestalt der stegartigen Ausbuchtung der Gestalt der Ecken der isolierten Inseln 12 angepasst. Bezugszeichen
(gleiche Bezeichnungen für gleiche Elemente in unterschiedlichen Figuren)
10 (10a, 10b, 10c, 1 Od) Isolationsgraben
12 (12a, 12b, 12c, 12d) isolierte Insel bzw. lateral voneinander getrennte
Halbleitergebiete
14 Breite des Isolationsgrabens 16 diagonale Breite eines Isolationsspalts im Schnittbereich, etwa im Kreuzungspunkt bzw. Einmündungspunkt 18 Insel mit Kantenlänge 32
20 Trägerscheibe
22 vergrabenes Oxid
24 aktive SOI-Schicht
26 Isolationsschicht
28 Verfüllschicht
30 diagonale Breite des Isolationsgrabens zwischen Substratecke und Substratinsel
32 Kantenlänge der Insel
34 größte Breite zwischen Substratecke und Substratinsel
40 Kreuzungssteg
42 Breite des Kreuzungsstegs
44a, 44b, 44c reduzierte Isolationsgrabenbreite im Kreuzungsbereich
50 abgeschrägte Eckzone einer isolierten Insel
52 Isolationsspaltbreite im Kreuzungsbereich
53 Grabenbreite im Kreuzungsbereich
54 Grabenbreite im Kreuzungsbereich
60 Kreuzungsstegteil mit größerer Breite 62 größere Breite des Kreuzungssteges 64 Kreuzungsstegteil mit reduzierter Breite 100 Halbleiterbauelement bzw. Layout
110 Schnittbereich
110a zentrales Halbleitergebiet (auch 110a', 110a")
110b Isolationsspalt im Schnittbereich
110c Mittelpunkt des Schnittbereichs
10m Mittellinie des Isolationsgrabens
10s Ende des Isolationsgrabens, das an den Schnittbereich angrenzt

Claims

Ansprüche.
1. Halbleiterbauelement mit geradlinigen Isolationsgräben (10; 10a, 10b, 10c, 1 Od), die in einem Halbleitermaterial (24) ausgebildet sind und in diesem lateral voneinander isolierte Halbleitergebiete (12; 12a,12b,12c,12d) erzeugen, wobei jeder Isolationsgraben (10) eine einheitliche Breite (14) entlang seiner Längsrichtung, die durch eine Mittellinie (10m) repräsentierbar ist, besitzt; und
- mit einem Schnittbereich (110), in den mindestens drei der geradlinigen Isolationsgräben (10a,10b,10c) einmünden, wobei ein Mittelpunkt (110c) des Schnittbereichs (110) als Schnittpunkt der Fortsetzungen der
Mittellinien (10m) definiert ist;
- mit einem zentralen Halbleitergebiet (110a, 110a'), das im Schnittbereich (110) angeordnet und
- mit einem der voneinander lateral isolierten Halbleitergebiete (12a) verbunden ist,
- den Mittelpunkt (110c) des Schnittbereichs (110) enthält.
2. Halbleiterbauelement nach Anspruch 1 , wobei die Isolationsgräben ein Verhältnis von Grabentiefe zu Grabenbreite aufweisen, das zehn oder größer ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei eine Dicke des Halbleitermaterials 50μm oder mehr beträgt.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, welches eine vergrabene Isolierschicht (22) aufweist, auf der das Halbleitermaterial (24) ausgebildet ist (SOI-Technologie).
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei ein größter Abstand (44a, 44b, 44c) des zentralen Halbleitergebiets (110a) von jedem der lateral voneinandergetrennten Halbleitergebiete (12) kleiner ist als eine halbe Breite eines der einmündenden Isolationsgräben mit der größten Breite.
6. Halbleiterbauelement nach Anspruch 5, wobei alle Isolationsgräben die gleiche Breite besitzen.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei der Schnittbereich eine Kreuzung ist, in die vier Isolationsgräben einmünden oder zusammen treffen.
7a. Halbleiterbauelement nach einem der vorigen Ansprüche, wobei das zentrale Gebiet ein Kreuzungssteg ist, der mit nur einem der voneinander isolierten Halbleitergebiete (12) verbunden ist.
7b. Halbleiterbauelement nach einem der vorigen Ansprüche, wobei das Enthalten des Mittelpunktes einem Hineinragen des zentralen Gebiets in den Schnittbereich (110a) entspricht.
7c. Halbleiterbauelement nach einem der vorigen Ansprüche, wobei die anderen isolierten Halbleitergebiete (12b,12c,12d) von dem zentralen Halbleitergebiet beabstandet sind (getrennt sind).
7d. Halbleiterbauelement nach Anspruch 7c, wobei die Beabstandung im Schnittbereich (110a) gegeben ist.
8. Halbleiterbauelement nach Anspruch 7, wobei das zentrale Halbleitergebiet als ein Kreuzungssteg (40) von einer Ecke der Kreuzung ausgehend in die Mitte der Kreuzung hineinragt, der an einer Ecke der Kreuzung mit einem der lateral voneinander getrennten Halbleitergebiete verbunden ist, während die Ecken der drei anderen lateral voneinander getrennten Halbleitergebiete in der Kreuzung von diesem Steg getrennt sind.
9. Halbleiterbauelement nach Anspruch 8, wobei die lateral voneinander getrennten Halbleitergebiete an der Kreuzung spitze Ecken haben und der Kreuzungssteg (40) eine rechteckige Form mit einer Breite (42) hat und Abstände (44a,44b,44c) zwischen den spitzen Ecken der lateral voneinander getrennten Halbleitergebiete und den spitzen Ecken des Kreuzungsstegs (40) kleiner oder gleich sind bezogen auf die Breite (14) des Isolationsgrabens (10).
10. Halbleiterbauelement nach Anspruch 7, wobei die lateral voneinander getrennten Halbleitergebiete in der Kreuzung abgeschrägt sind und das zentrale Halbleitergebiet als Kreuzungssteg (40) eine rechteckige Form mit einer Breite (42) hat, wobei die Abschrägungen zu geraden Seiten des Kreuzungsstegs (40) parallel verlaufen und Abstände in der Kreuzung (42,52,53) zwischen den Abschrägungen der lateral voneinander getrennten Halbleitergebieten und den geraden Seiten des Kreuzungssteges (40) kleiner oder gleich sind bezogen auf eine Breite (14) des Isolationsgrabens (10).
11. Halbleiterbauelement nach Anspruch 7, wobei die lateral voneinander getrennten Halbleitergebiete an der Kreuzung spitze Ecken haben und das zentrale Halbleitergebiet als Kreuzungssteg eine inhomogene Breite hat, derart, dass der im Zentrum der Kreuzung liegende Stegteil (60) eine quadratische oder rechteckige Form mit einer Breite (62) hat und in einen schmaleren Stegteil (64) übergeht, und die Abstände (44a,44b,44c) zwischen den spitzen Ecken der lateral voneinander getrennten Halbleitergebiete und den spitzen Ecken des Kreuzungsstegteils (60) kleiner oder gleich sind bezogen auf eine Breite (14) des Isolationsgrabens (10).
12. Halbleiterbauelement nach Anspruch 7, wobei die lateral voneinander getrennten Halbleitergebiete in der Kreuzung abgeschrägt sind und das zentrale Halbleitergebiet in Form eines Kreuzungsstegs eine inhomogene Breite hat, derart, dass ein im Zentrum der Kreuzung liegender Stegteil (60) eine quadratische oder rechteckige Form mit einer Breite (62) hat und in einen schmäleren Stegteil (64) übergeht, und die Abschrägungen zu geraden Seiten des Kreuzungsstegteils (60) parallel verlaufen und Abstände in der Kreuzung (52,53,54) zwischen den Abschrägungen der lateral voneinander getrennten Halbleitergebiete und den geraden Seiten des Kreuzungsstegteils (60) kleiner oder gleich sind bezogen auf eine Breite (14) des Isolationsgrabens (10).
13. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei der Schnittbereich (110) eine Einmündung ist, in welche nur drei Isolationsgräben (10a,10b,10c) zur Bildung einer Mündungszone einmünden.
14. Halbleiterbauelement nach Anspruch 1 oder 13, wobei das zentrale Halbleitergebiet als eine stegartige Ausbuchtung ausgebildet ist, dessen Längsrichtung zu nur einem der einmündenden Isolationsgräben ausgerichtet ist.
15. Halbleiterbauelement nach Anspruch 14, wobei eine Gestalt eines vorderen Endes der stegartigen Ausbuchtung einer Gestalt zumindest einer Ecke eines lateral voneinander getrennten Halbleitergebietes angepasst ist.
16. Entwurfsstruktur für ein Halbleiterelement nach einem der Ansprüche 1 bis 15 oder 18 bis 22.
17. Verfahren zur Herstellung eines Treffpunkts von mehreren Isolationsgräben (10a,10b,10c,10d) und einer Entwurfsstruktur nach Anspruch 16.
18. Halbleiterbauelement nach Anspruch 13, wobei das zentrale Gebiet (11 Oa", 110a*) symmetrisch zu einer Mittelebene (10m) eines der drei einmündenden Isolationsgräben (10b) ausgebildet ist.
19. Halbleiterbauelement nach Anspruch 13, wobei das zentrale Halbleitergebiet eine stegartige Ausbuchtung aufweist, dessen Längsrichtung zu dem einen der drei einmündenden Isolationsgräben ausgerichtet ist.
20. Halbleiterbauelement nach Anspruch 13 oder 14, wobei eine Gestalt des zentralen Gebiets einer Gestalt von Eckzonen (50) zumindest eines der lateral voneinander getrennten (isolierten) Halbleitergebiete angepasst ist.
21. Halbleiterbauelement nach Anspruch 16 oder 13, wobei das zentrale Gebiet (11 Oa") in Form eines Dreiecks vorgesehen ist.
22. Halbleiterbauelement nach Anspruch 13, wobei das zentrale Gebiet (110a') asymmetrisch im Bezug auf jede Mittelebene jedes der drei einmündenden Isolationsgräben ausgebildet ist.
PCT/EP2009/057706 2008-06-19 2009-06-19 Halbleiterbauelement mit kreuzungen von isolationsgräben WO2009153356A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/999,658 US8530999B2 (en) 2008-06-19 2009-06-19 Semiconductor component with isolation trench intersections
DE112009001394T DE112009001394A5 (de) 2008-06-19 2009-06-19 Halbleiterbauelement mit Kreuzungen von Isolationsgräben

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008029235.4 2008-06-19
DE102008029235A DE102008029235B3 (de) 2008-06-19 2008-06-19 Kreuzungen von Isolationsgräben der SOI-Technologie

Publications (1)

Publication Number Publication Date
WO2009153356A1 true WO2009153356A1 (de) 2009-12-23

Family

ID=41051726

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2009/057706 WO2009153356A1 (de) 2008-06-19 2009-06-19 Halbleiterbauelement mit kreuzungen von isolationsgräben

Country Status (3)

Country Link
US (1) US8530999B2 (de)
DE (2) DE102008029235B3 (de)
WO (1) WO2009153356A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141231A (ja) * 2008-12-15 2010-06-24 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3046292B1 (fr) * 2015-12-24 2018-02-16 Aledia Circuit electronique comprenant des tranchees d'isolation electrique
KR20220070950A (ko) * 2020-11-23 2022-05-31 삼성전자주식회사 이미지 센서

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0317786A2 (de) * 1987-11-23 1989-05-31 Texas Instruments Incorporated Graben mit gleichbleibender Breite für die Herstellung von Substraten
JPH04127148A (ja) * 1990-09-19 1992-04-28 Hitachi Ltd マスクおよびそれを用いた半導体装置の製造方法
JPH04263454A (ja) * 1991-02-19 1992-09-18 Hitachi Ltd 半導体集積回路装置
JPH04274344A (ja) * 1991-03-01 1992-09-30 Matsushita Electron Corp 半導体装置の製造方法
JPH10135319A (ja) * 1996-10-31 1998-05-22 Toyota Motor Corp 半導体装置及びその製造方法
JPH10308443A (ja) * 1997-05-02 1998-11-17 Nec Corp 半導体集積回路装置
WO2005074021A1 (de) * 2004-01-31 2005-08-11 X-Fab Semiconductor Foundries Ag Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten
JP2008130826A (ja) * 2006-11-21 2008-06-05 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196373A (en) * 1990-08-06 1993-03-23 Harris Corporation Method of making trench conductor and crossunder architecture
US5448102A (en) * 1993-06-24 1995-09-05 Harris Corporation Trench isolation stress relief
US5734192A (en) * 1995-12-22 1998-03-31 International Business Machines Corporation Trench isolation for active areas and first level conductors
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4066574B2 (ja) * 1999-03-04 2008-03-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US6737346B2 (en) * 2002-08-29 2004-05-18 Micron Technology, Inc. Integrated circuit with modified metal features and method of fabrication therefor
DE102005059035B4 (de) * 2005-12-10 2007-11-08 X-Fab Semiconductor Foundries Ag Isolationsgrabenstrukturen für hohe Spannungen
DE102005059034B4 (de) * 2005-12-10 2007-10-11 X-Fab Semiconductor Foundries Ag SOI-Isolationsgrabenstrukturen

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0317786A2 (de) * 1987-11-23 1989-05-31 Texas Instruments Incorporated Graben mit gleichbleibender Breite für die Herstellung von Substraten
JPH04127148A (ja) * 1990-09-19 1992-04-28 Hitachi Ltd マスクおよびそれを用いた半導体装置の製造方法
JPH04263454A (ja) * 1991-02-19 1992-09-18 Hitachi Ltd 半導体集積回路装置
JPH04274344A (ja) * 1991-03-01 1992-09-30 Matsushita Electron Corp 半導体装置の製造方法
JPH10135319A (ja) * 1996-10-31 1998-05-22 Toyota Motor Corp 半導体装置及びその製造方法
JPH10308443A (ja) * 1997-05-02 1998-11-17 Nec Corp 半導体集積回路装置
WO2005074021A1 (de) * 2004-01-31 2005-08-11 X-Fab Semiconductor Foundries Ag Passivierung tiefer isolierender trenngraeben mit versenkten abdeckschichten
JP2008130826A (ja) * 2006-11-21 2008-06-05 Rohm Co Ltd 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141231A (ja) * 2008-12-15 2010-06-24 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
DE102008029235B3 (de) 2009-10-08
US8530999B2 (en) 2013-09-10
US20120098084A1 (en) 2012-04-26
DE112009001394A5 (de) 2011-06-30

Similar Documents

Publication Publication Date Title
EP2122671B1 (de) Halbleiteranordnung mit grabenkondensator und verfahren zu deren herstellung
DE102005059035B4 (de) Isolationsgrabenstrukturen für hohe Spannungen
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2238450B2 (de) Verfahren zur herstellung einer integrierten halbleiteranordnung
DE10303771B3 (de) Stegfeldeffekttransistor (FinFet) und Verfahren zur Herstellung von Stegfeldeffekttransistoren
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE4312468C2 (de) Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung
DE102010000892B4 (de) Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen
WO2009153356A1 (de) Halbleiterbauelement mit kreuzungen von isolationsgräben
WO2007065953A1 (de) Isolationsgrabenkreuzungsstruktur mit reduzierter spaltweite
DE4445565A1 (de) Säulen-Bipolartransistor und Verfahren zu seiner Herstellung
DE10259792A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
WO2007144416A1 (de) Mos-leistungstransistoren mit randabschluss mit geringem flächenbedarf
DE19714687C2 (de) Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur
DE10226965B4 (de) Integrierter Halbleiterspeicher und Herstellungsverfahren
DE10321494B4 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE10153187C1 (de) Herstellungsverfahren zum Herstellen einer räumlichen Struktur in einem Halbleitersubstrat und Halbleitersubstrat mit einer Einrichtung zum Ätzen einer räumlichen Struktur in dem Halbleitersubstrat
DE19938481B4 (de) Neue Technologie zur Bildung eines flaschenförmigen Tiefgrabens
DE10338481A1 (de) Halbleitereinrichtung
DE10034020A1 (de) Metallisierungsanordnung für Halbleiterstruktur und entsprechendes Herstellungsverfahren
DE19906291A1 (de) Halbleiterstruktur mit einer Leitbahn
DE112020005374T5 (de) Widerstandselement und elektronische vorrichtung
DE102007005140B4 (de) Verfahren zur Herstellung einer Bauelementstruktur mit einer Dielektrikumsschicht und Verfahren zur Herstellung eines Grabens in einem Halbleiterkörper
DE102004048745B4 (de) Verfahren zum Ausbilden einer Bitleitungsstruktur

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09765935

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12999658

Country of ref document: US

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112009001394

Country of ref document: DE

Effective date: 20110630

122 Ep: pct application non-entry in european phase

Ref document number: 09765935

Country of ref document: EP

Kind code of ref document: A1