CN102804337A - 通过分子键合来键合的方法 - Google Patents

通过分子键合来键合的方法 Download PDF

Info

Publication number
CN102804337A
CN102804337A CN2010800259548A CN201080025954A CN102804337A CN 102804337 A CN102804337 A CN 102804337A CN 2010800259548 A CN2010800259548 A CN 2010800259548A CN 201080025954 A CN201080025954 A CN 201080025954A CN 102804337 A CN102804337 A CN 102804337A
Authority
CN
China
Prior art keywords
wafer
wafers
contact force
lateral surface
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800259548A
Other languages
English (en)
Other versions
CN102804337B (zh
Inventor
C·拉加赫布兰夏德
M·布罗埃卡特
A·卡斯特克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102804337A publication Critical patent/CN102804337A/zh
Application granted granted Critical
Publication of CN102804337B publication Critical patent/CN102804337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Micromachines (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

一种在至少一个下方晶片(20)和上方晶片(30)之间通过分子键合来键合的方法包括将所述上方晶片放置在所述下方晶片上。根据本发明，对两个晶片(30，20)的至少其中之一的外周侧面(22，32)施加接触力(F)，以便在两个晶片之间引发键合波。

Description

通过分子键合来键合的方法
技术领域
本发明涉及通过将初始衬底上形成的至少一个层转移到最终衬底上来制造多层半导体晶片或衬底的领域，被转移的层对应于初始衬底的一部分。被转移的层还可以包括整个或一部分元件，或者包括多个微型元件。
背景技术
更具体而言，本发明涉及在层从被称为“施主衬底”的衬底转移到被称为“受主衬底”的最终衬底的过程中所出现的不均匀变形(heterogeneous deformation)的问题。特别是在需要将一层或多层微型元件转移到最终支撑衬底上的三维元件集成技术(3D集成)的情况下以及在电路转移的情况下或者在背光照明成像器件的制造当中，已经观察到这样的变形。被转移的一层或多层包括至少部分地制造在初始衬底上的微型元件(电子器件、光电器件等等)，所述层之后被堆叠到自身可能包括元件的最终衬底上。特别是由于同一层上存在的微型元件尺寸非常的小且数量很大，因此每个被转移的层都必须以相当高的精度定位在最终衬底上，以便与下面的层十分严格地对准。另外，在层被转移之后可能还需要对层进行处理，以便例如形成其他微型元件、使微型元件露出表面、制造互连等等。
但是，申请人已经观察到，在转移之后，有些情况下形成与转移之前所形成的微型元件对准的额外的微型元件是是非常困难的，甚至是不可能的。
参考图1A至图1E来描述这种未对准的现象，图1A至图1E中显示了制造三维结构的示例，包括将形成在初始衬底上的一层微型元件转移到最终衬底上以及键合之后在初始衬底的暴露表面上形成另一层微型元件。图1A和图1B显示了其上形成有第一系列微型元件11的初始衬底10。使用掩模通过光刻来形成微型元件11，以便限定与要制造的微型元件11相对应的图案的形成区域。
之后如图1C所示，使初始衬底10的包括微型元件11的表面与最终衬底20的一个表面紧密接触。通常是通过分子键合来实现初始衬底10与最终衬底20之间的键合。因此，在衬底10和衬底20之间的键合界面处获得隐埋的一层微型元件11。在键合之后，如图1D所示，减薄初始衬底10，以便去除该层微型元件11的上方存在的材料的一部分。于是，得到由最终衬底20和与初始衬底10的剩余部分相对应的层10a所组成的复合结构30。
如图1E所示，制造三维结构的下一个步骤是在被减薄的初始衬底10的暴露表面上形成第二层微型元件12，或者与层10a中所包括的元件(接触点、互连等等)对准地在暴露表面上执行额外的技术步骤。为了简单起见，在下文中，用术语“微型元件”来表示在必须精确控制定位的层之上或之中执行处理步骤所得到的器件或任意其他的图案。因此，这些微型元件可以是有源元件或者是无源元件，可以具有单一接触点或者具有互连。
因此，为了形成与隐埋的微型元件11对准的微型元件12，使用与形成微型元件11所使用的掩模相类似的光刻掩模。被转移的层(例如层10a)通常在微型元件的水平处和形成层的晶片的水平处都包括标记，在处理步骤中(例如光刻过程中所执行的处理步骤)，定位和对准工具会使用到这些标记。
但是，即使是在使用定位工具时，在某些微型元件11和12之间仍然会产生偏移，例如图1E中所表示的偏移Δ11、Δ22、Δ33、Δ44(分别对应于在微型元件对111/121、112/122、113/123和114/124之间观察到的偏移)。
这种偏移不是由可能源自于衬底的不精确组装的基本变换(平移、旋转或其组合)所导致的。这些偏移造成不均匀变形，这种不均匀变形是在初始衬底与最终衬底的组装中出现在来源于初始衬底的层中。事实上，这种变形导致某些微型元件11的局部的非均匀运动。另外，在转移之后形成在衬底的暴露表面上的某些微型元件12具有相对于所述微型元件11的位置变化，这些位置变化可以是几百纳米数量级的，甚至是微米数量级的。
两层微型元件11和12之间的所述未对准现象(也被称为“覆盖”)可能是短路、堆叠中的歪曲或者两层的微型元件之间的连接缺陷的来源。因此，当被转移的微型元件是由像素形成的成像器件并且转移后的处理步骤是为了在这些像素的每一个上形成滤色器时，在所述像素的某一些当中观察到着色功能的损失。
因此，所述未对准现象导致所制造的多层半导体晶片的质量和价值下降。由于对微型元件的小型化以及每一层的微型元件集成密度的要求不断提高，因此这种现象的影响变得愈加严重。
三维结构制造中的对准问题是已知的。Burns等人所著的文献“AWafer-Scale 3-D Circuit Integration Technology”，IEEE Transactions onElectron Devices，vol.53，No.10，Oct 2006，描述了一种检测键合的衬底之间的对准变化的方法。Haisma等人所著的文献“Silicon-WaferFabrication and(Potential)Applications of Direct-Bonded Silicon”，PhilipsJournal ofResearch，Vol.49，No.1/2，1995，强调了晶片平面度的重要性，特别是在抛光步骤中，以便获得优质的最终晶片，即微型元件之间具有最小可能数量的偏差(offset)。但是，这些文献只解决了晶片组装过程中的晶片定位问题。如上文所述，申请人已经观察到，即使两个晶片相接触时它们之间的对准是完美的(使用为了该用途设置的标记)，在引发键合波之后，也会出现某些微型元件的不均匀运动。
发明内容
本发明的目的在于，提供一种能够限制衬底转移到另一衬底的过程中出现的衬底中的不均匀变形的方案。
为此目的，本发明提出一种在至少一个下方晶片和上方晶片之间通过分子键合来键合的方法，包括将所述上方晶片放置在所述下方晶片的上方，在该方法中，根据本发明，对两个晶片的至少其中之一的外周侧面施加接触力，以便在两个晶片之间引发键合波。
通过本发明的方法，避免了用于引发接触力的施加工具与晶片的表面之间的机械接触。因此，减小了在晶片中造成的不均匀变形，同时在两个晶片整个相接触的表面上执行通过分子键合来键合，施加接触力所产生的垂直分量和/或振动能够引发键合波。
此外，通过对两个晶片其中之一的外周侧面施加接触力，即使引起了变形，这些变形也局限在晶片的边缘，即晶片的有用区域以外。
通过以这种方式使对晶片的表面的其中之一施加接触点以便产生通过分子键合来键合时通常所引起的变形最小化并且对其进行隔离，避免了后续形成其他层的微型元件过程中的未对准或者歪曲(覆盖)的风险。
根据本发明的一个特殊特征，使用至少一个止动器，以便在施加接触力期间将两个晶片保持在适当位置。当每个晶片包括诸如凹口或平面的对准键(key)时，止动器优选地放置在对准键处，以便维持在通过分子键合来键合之前放置两个晶片时所制造的两个晶片的细微对准。
止动器优选地布置在与用于施加接触力的区域在直径上对置的位置上。
取决于所使用的工具的尺寸和形状，所述接触力可以施加到单一晶片的外周侧面上或者同时施加到两个晶片的外周侧面上。
所述接触力可以定向在与晶片的平面基本平行的方向上，或者可以与晶片的平面形成角度。
可以在与晶片的平面形成-90°至+90°的范围内的角度的方向上对一个或全部两个晶片的侧面施加所述接触力。
通过控制接触力施加到一个或两个晶片上的角度，可以在一定程度上调节接触力的垂直分量。事实上，接触力的施加方向与晶片的平面之间的角度越大，垂直分量也越大，反之亦然。
根据本发明的一个方面，所述接触力是对所述上方晶片的外周侧面施加的，所述力定向在与所述上方晶片的平面形成大于0°且小于+45°的角度的方向上。
根据本发明的进一步的方面，所述接触力是对所述下方晶片的外周侧面施加的，所述力定向在与所述下方晶片的平面形成大于-45°且小于0°的角度的方向上。
通过限制接触力的施加方向与晶片的平面之间形成的角度，产生接触力的垂直分量，这意味着可以产生幅度小于接触力的幅度的键合波，意味着可以使晶片的表面上的变形和应力最小化。
根据本发明的另一方面，所施加的接触力的强度对应于小于2MPa(兆帕斯卡)的机械压强。
优选地，通过至少一个脉冲对两个晶片至少其中之一的外周侧面施加所述接触力。该脉冲可以重复一次或多次，直到引发键合波为止。
可以通过按压在一个或全部两个晶片的外周侧面上的工具来施加所述接触力。
用于按压到一个或全部两个晶片的侧面上的工具的端部优选地在其表面上包括选自于至少特氟纶硅树脂和聚合物的材料。
本发明还提供一种制造复合三维结构的方法，包括在第一晶片或衬底的一个表面上制造第一层微型元件的步骤以及将所述第一晶片的包括该层微型元件的表面键合到第二晶片或衬底上的步骤，该方法的特征在于，根据本发明的通过分子键合来键合的方法执行键合步骤。
使用本发明的通过分子键合来键合的方法意味着，在一层微型元件的转移过程中，可以消除或者限制覆盖现象，并且可以制造非常高质量的多层半导体晶片。微型元件的层可以特别包括图像传感器。
本发明还提供一种用于在至少一个下方晶片和上方晶片之间通过分子键合来键合的设备，包括衬底承载装置和用于施加接触力的施加工具，在该设备中，所述施加工具被设置为对两个晶片至少其中之一的外周侧面施加接触力，以便在两个晶片之间引发键合波。
根据本发明的一个特殊方面，该设备进一步包括至少一个止动器，所述止动器用于使两个晶片的外周侧面保持相对于彼此对准。
根据进一步的方面，所述衬底承载装置包括具有小于15微米的平面度缺陷的支撑平台。
附图说明
在下文中参考附图，通过非限制性示例给出了本发明的具体实施方式的描述，本发明的其他特征和优点将从中显现，其中：
图1A至图1E是显示现有技术三维结构的制造的示意图；
图2A和图2B是根据本发明的一种实施方式通过分子键合来键合的方法的示意图；
图2C显示了用于图2A的晶片的对准键(alignment key)的形状变化；
图3是显示根据本发明施加接触力所得到的垂直分量和水平分量的图解；
图4和图5是显示本发明的通过分子键合来键合的方法一种实施方式的示意图，其中晶片分别具有不同的倒角几何形状；
图6A至图6D是显示使用本发明的通过分子键合来键合的方法的三维结构的制造的示意图。
图7是显示图6A至图6D中显示的三维结构的制造过程中所执行的步骤的图表。
具体实施方式
本发明通常应用于的复合结构的制造，其至少包括通过将第一衬底或晶片分子键合到第二衬底或晶片来键合。
通过分子键合来键合本身是公知的技术。应回想起来的是，通过分子键合来键合的原理是基于使两个表面直接接触，即不需要使用特殊的材料(粘合剂、蜡、焊料等等)。这种操作要求要键合的表面是充分光滑的，没有颗粒或污染物，并且要求使表面互相之间充分接近到能够引发接触，典型地要接近到小于几纳米的距离。在这种情形下，两个表面之间的吸引力高到足以引起分子键合(两个要键合的表面的原子或分子之间的电子相互作用的一组吸引力(范德瓦尔兹力)所引起的键合)。
在与另一晶片紧密接触的晶片上引发接触点，以便从该接触点触发键合波的传播，由此来执行分子键合。在本文中，术语“键合波”表示从引发点传播的连接或分子键和前端；其对应于吸引力(范德瓦尔兹力)在两个晶片之间从接触点向整个紧密接触的表面(键合界面)的扩散。通常是通过向两个晶片其中之一的暴露表面施加机械压强来引发接触点。
申请人已经证明，在通过分子键合将单一晶片键合到另一个晶片的步骤之后，所述单一晶片中的某些图案或微型元件之间出现相对运动。更确切地讲，申请人所进行的实验已经表明，在接触点处，即在施加机械压强的区域出现应力(张应力和/或压应力)。这些应力是晶片中出现的不均匀变形的来源，因此是某些图案或微型元件相对于彼此的相对的且不等的运动的来源。
申请人已经观察到，变形主要位于接触点处或其周围，而且这些变形是弹性的。当该结果是由诸如触针(stylus)之类的工具在两个晶片的其中之一的表面上的机械接触所产生的时，这些变形可遍及绕接触点半径达15cm(厘米)的范围。因此，通过对两个晶片其中之一的暴露表面或暴露面之一施加接触点，可以在晶片的有用部分中，即在用于形成诸如微型元件的器件的部分中产生变形。
因此，本发明提出一种方案，这种方案意味着能够在两个晶片之间引发键合波，而不需要直接对两个晶片的其中之一的表面施加机械接触点。为此目的，根据本发明的方法，通过对两个晶片其中之一的外周侧面施加接触力，在两个晶片之间引发键合波。术语晶片的“外周侧面”(peripheral side)指的是晶片的位于晶片外周以及不与晶片的表面或面平行的任意部分。外周侧面可以对应于晶片的侧面或者对应于倾斜面或圆形面，当晶片在其表面的外周具有倒角时经常是这样，作用是促进晶片的制造并且避免如果这些面凸出的话可能发生的破裂，这种破裂是晶片表面处的颗粒污染物的来源。
可以使用工具来执行晶片外周侧面处的接触力的施加。在图2A中，将第一晶片或衬底20放置在包括衬底承载装置40的键合机器上。衬底承载装置40包括支撑平台40a，支撑平台40a优选地具有小于15微米的平面度缺陷。支撑平台40a例如通过与支撑平台40a联合的静电或抽吸系统或者简单地通过重力来保持第一晶片20，目的是通过分子键合将第一晶片组装到第二晶片或衬底30上。假如已经确定用于(静电或通过抽吸)保持晶片的联合系统不使晶片变形，从而不会引起覆盖的增加，则可以使用这种系统。一旦晶片20被保持在支撑平台上，晶片30的下表面或者面31就面对晶片20的上表面21放置(图2B)。
如下文所述，已经以已知的方式制备(抛光、清洁、疏水/亲水处理等等)了将要键合的晶片20和晶片30分别的表面21和表面31，以便能够进行分子键合。
根据本发明的一个方面，晶片20和30的外周侧面与止动器(chock)41相接触，特别是为了在接触力的施加过程中防止晶片相对于彼此偏移。
在这里所描述的示例中，晶片20和30均包括凹口形式的对准键23、33，其有助于晶片20和30在键合之前的定位(微观对准)。在该示例中，止动器41优选地在对准键23和33处与晶片20和30的侧面相接触，以便确保在接触力的施加过程中使得两个晶片之间的细微对准。止动器41具有使止动器41能够至少部分地深入到键23和33中的形状和/或尺寸。
图2C显示了另一示例，在该示例中，晶片30′和40′包括平面形式的对准键33′和23′。在该示例中，止动器41′优选地具有能够与键33′和23′良好接触的长方形形状。
如下文所述，优选地在一个或全部两个晶片的与止动器接触的外周侧面区域在直径上对置(diametrically opposite)的外周侧面区域施加接触力。在某些配置中，使用一个或多个额外的止动器。特别是当如图2A所示在键23和标记33处需要止动器41时，通常是这样。如果不能在一个或两个晶片的侧面的与止动器14在直径上对置的区域处施加接触力，例如因为所使用的键合机器的笨重，则使用额外的止动器42，止动器42将布置在与可用于施加接触力的区域在直径上对置的区域中。
在某些配置中，例如在接触力同时被施加到两个晶片的侧面的配置中，可能优选的是，不保持下方晶片紧贴支撑平台(例如通过抽吸或静电力)，而是简单地将下方晶片放置在平台上，一个或多个止动器是仅有的用于将晶片保持在适当装置。
在图2B中，使用工具50来执行用于分子键合的接触点的引发。如图2B中高度概括地显示的，工具50是包括自由端51的触针形式的，通过自由端51在两个晶片20、30的至少其中之一的外周侧面上施加接触力。
可以在与晶片的平面基本平行的方向上或者在与晶片的平面形成角度的方向上，该角度在-90°至+90°的范围内，对晶片的一个侧面或者同时对两个晶片的侧面施加接触力。
在此处所描述的实施方式中，使用工具50施加到两个晶片至少其中之一的外周侧面上的接触力是在与晶片的平面P形成角度方向上定向的，该角度优选地大于0°并且小于±45°。更确切地说，当接触力F被施加到上方晶片30的外周侧面32上时，工具50相对于晶片的平面P定向在大于0°且小于+45°的角度θF。类似地，当接触力F′被施加到上方晶片20的外周侧面22上时，工具50相对于晶片的平面P定向在小于-45°且大于0°的角度θF′。
从图3可以看出，当接触力被施加到上方晶片30的外周侧面32上时，接触力矢量的施加方向与晶片的平面之间形成的角度θF产生力的垂直分量FV，该垂直分量FV能够引发键合波。此外，该角度小于+45°，以便使由于与晶片的表面没有直接的机械接触而无法精确确定的垂直分量FV最小化。通过相对于晶片的平面将角度限制到小于45°的值，垂直于晶片的平面来施加的垂直分量FV的幅度或大小是接触力F的至少一半。
但是，应注意的是，也可以通过在与晶片的平面基本平行的方向上施加接触力来引发键合波。这时接触力导致使晶片更加接近并且能够引发键合波的振动。
根据本发明，通过选择局限在晶片的外周侧面上的用于施加接触力的点，使变形对晶片的质量的影响最小化。事实上，即使在施加接触力之后产生变形，所述变形也只遍及晶片的侧面处的严格区域上，该区域局限在晶片的有用部分以外。
为了进一步最小化晶片表面上的变形的出现，通过由接触力产生的垂直分量在晶片的表面上施加的机械压强优选地小于1MPa。为了获得对于垂直分量中的机械压强的这种限制，可以例如控制通过接触力F在晶片的外周侧面上施加的机械压强的值。可以通过将工具50连接到测力计52来控制接触力F的幅度或大小。已知工具50与晶片的外周侧面的接触面面积51a，该接触面面积51a例如可以在0.3mm2(平方毫米)至1mm2的范围内，则可以通过控制工具在晶片上施加的接触力F来控制所施加的机械压强(载荷＝机械压强×承载面面积)。如上文所述，由于与接触力相比，接触力的垂直分量的幅度以及因此晶片的表面处所施加的机械压强至少要除以2，因此其完全能够在晶片的外周侧面上施加小于2MPa的机械压强，以便确保晶片的表面上的机械压强小于1MPa。
此外，如图3所示，接触力F主要具有水平分量FH。使用工具施加的接触力以短暂脉冲(冲击)的形式来传递，脉冲长度典型地小于1秒钟或者小于半秒钟。如果在第一脉冲期间没有引发键合波，则可以重复该脉冲直到引发键合波为止。
承载工具(bearing tool)，更特别地，承载工具的用于与晶片的外周侧面相接触的端部可以用诸如特氟纶
Figure BDA0000118707800000101
硅树脂或聚合物之类的材料制造或者涂覆有这种材料。一般而言，工具的端部是由足够刚硬以能够以可靠的方式传递接触力的材料制成或者涂覆有这种材料。过于柔软的材料可能会变形，并且产生不准确的接触表面。此外，过于刚硬的材料可能会导致晶片上的缺陷(压印)的形成。
可以在键合机器或键合设备中自动执行本发明的通过分子键合来键合的方法。在这种情形下，机器包括与上文所述的衬底承载装置类似的衬底承载装置以及连接到致动器(例如千斤顶或机械手臂)的工具。机器还包括用于控制致动器的伺服控制系统。伺服控制系统以控制通过工具施加的接触力的施加角度的方式来控制致动器。通过伺服控制系统，也可以控制工具所施加的机械压强，伺服控制系统从力传感器接收数据，并且将该数据与预定载荷进行比较，其中所述预定载荷是想要施加的机械压强和承载元件的端部的表面积的函数。
键合设备可以进一步包括一个或多个止动器，所述止动器用于确保晶片之间的细微对准以及用于在接触力的施加过程中使晶片维持对准。
图4显示了本发明的通过分子键合来键合的方法在两个晶片320和330之间的应用，晶片320和330分别在其外周侧面322和332上包括斜面(chamfer)形状的倒角。以与上文所描述的方式相同的方式，通过使用工具350在两个晶片320、330其中之一的外周侧面上施加接触力F来引发键合波。
图5显示了本发明的通过分子键合来键合的方法在两个晶片420和430之间的应用，晶片420和430分别在其外周侧面422和432上包括圆形形状的倒角。如上文所述，通过使用工具450在两个晶片420、430其中之一的外周侧面上施加接触力F来引发键合波。
本发明的方法适用于与分子键合相容的任意类型的材料的组装，所述材料特别为半导体材料，例如硅、锗、玻璃、石英、蓝宝石等等。要组装的晶片可以特别具有100mm(毫米)、150mm、200mm或者300mm的直径。晶片也可以在其大部分表面上或者只在有限的区域上包括微型元件。
本发明的键合方法的一个特殊的但不是唯一的领域是制造三维结构的领域。
下面参考图6A至图6D及图7来描述根据本发明的一个实施方式通过将形成在初始衬底上的一层微型元件转移到最终衬底上来制造三维结构的方法。
制造三维结构开始是在初始晶片或衬底100的表面上形成第一系列的微型元件110(图6A，步骤S1)。微型元件110可以是完整的元件和/或只是其元件的一部分。初始衬底100可以是单层结构，例如硅层，或者也可以是多层结构，例如SOI型结构。使用能够限定用于形成与要制造的微型元件110对应的图案的区域的掩模，通过光刻来形成微型元件110。在通过光刻形成微型元件110的过程中，初始衬底100被保持在衬底承载装置120上。衬底承载装置包括支撑平台120a，例如通过与支撑平台120a联合的静电或抽吸系统，将初始衬底100保持紧贴在支撑平台120a上。
然后，为了通过分子键合来键合，将初始衬底100的包括微型元件110的表面面对最终晶片或衬底200的一个表面放置(步骤S2，图6B)。也可以在初始衬底100的包括微型元件110的表面上和/或在最终衬底200的将要与之紧密接触的表面上形成氧化物层，例如SiO2层。
根据本发明，使用工具250对最终衬底200的外周侧面210施加接触力F(步骤S3)。力F是在与衬底的平面形成大于0°且小于45°的角度的方向上施加的。施加到衬底200的侧面210上的机械压强优选地小于2MPa。
接触力的施加导致键合波在初始衬底100与最终衬底200之间的界面上的传播。之后，两个衬底在其整个相接触的表面(键合界面)上通过分子键合来键合在一起，在包含微型元件110的初始衬底100中没有变形或者几乎没有变形。因此，在衬底100和衬底200之间的键合界面处获得隐埋的一层微型元件110。
在步骤S2的一种变形中，将最终晶片或衬底200放置在衬底承载装置上，将具有微型元件的衬底100面对该衬底200放置。然后使用工具250对最终衬底200的外周侧面210和/或对衬底100的外周侧面施加接触力F。
在键合之后，如图6C所示，将初始衬底100减薄以去除该层微型元件110上方存在的材料的一部分(步骤S4)。当衬底100为SOI型衬底时，可以有利地利用隐埋绝缘层来限定剩余的层100a的厚度。于是得到由最终衬底200和与初始衬底100的剩余部分相对应的层100a形成的复合结构300。特别可以通过化学机械抛光(CMP)、化学蚀刻、或者沿着先前通过原子注入在衬底中形成的脆弱面分裂或断裂来减薄初始衬底100。
如图6D所示，制造三维结构的下一个步骤是在减薄的初始衬底100的暴露表面上形成第二层微型元件140(图6D，步骤S6)。微型元件140可以对应于微型元件110的互补部分以便形成完成的元件和/或对应于用于与微型元件140一同起作用的不同元件。为了形成与隐埋微型元件110对准的微型元件140，使用与形成微型元件110所使用的掩模相类似的光刻掩模。以与形成微型元件110类似的方式，将由最终衬底200和层100a形成的复合结构300保持在与装置120相同的衬底承载装置130的支撑平台130a上。然后，将光刻掩模应用到层100a的自由表面上。
在一种变形中，通过层的堆叠来形成三维结构，已通过本发明的组装方法来转移每一层，并且每一层均与直接相邻的层对准。
在另一种变形中，最终衬底200还包括微型元件。
本发明通过分子键合来键合的方法意味着，可以将初始衬底100键合到最终衬底上，而不会发生变形，或者至少可以减小变形，从而在初始衬底100转移到最终衬底200上之前和之后，在微型元件110中不再观察到明显的偏移。因此在晶片的整个表面上，可以以均匀的方式将所述残余偏移限制在小于200nm、甚至是小于100nm的值。于是，即使是在初始衬底转移之后，也容易与微型元件110对准地形成微型元件140，即使是具有较小尺寸(例如＜1μm(微米))的微型元件140。这意味着，例如，通过金属连接，可以使存在于两层中的微型元件或者存在于同一层的两个不同表面上的微型元件互连，从而使不良互连的风险最小化。
因此，本发明的方法意味着可以消除在电路层转移到另一层上或者支撑衬底上的过程中出现的覆盖现象，并且可以制造非常高的质量多层半导体晶片。

Claims (19)

1.一种在至少一个下方晶片(20)和上方晶片(30)之间通过分子键合来键合的方法，包括将所述上方晶片的下表面放置在所述下方晶片的上表面的上方，其特征在于，对两个晶片(30，20)的至少其中之一的外周侧面(22，32)施加接触力(F)，以便在两个晶片之间引发键合波，所述外周侧面对应于两个晶片其中之一的位于所述晶片的外周处以及不与所述晶片的表面平行的任意部分。
2.根据权利要求1所述的方法，其特征在于，两个晶片(20，32)的外周侧面(22，32)与至少一个止动器(41)相接触。
3.根据权利要求2所述的方法，其特征在于，两个晶片(20，30)的外周侧面(22，32)均包括对准键(23；33)，所述至少一个止动器在所述对准键处与所述侧面相接触。
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述接触力(F)是对两个晶片(20；30)其中之一的外周侧面(22；32)施加的，或者是同时对两个晶片(20，30)的外周侧面(22，32)施加的，所述接触力定向在与所述晶片的平面基本平行的方向上或者定向在与所述晶片的平面形成角度的方向上。
5.根据权利要求4所述的方法，其特征在于，所述角度在-90°至+90°的范围内。
6.根据权利要求4或权利要求5所述的方法，其特征在于，所述接触力(F)是对所述上方晶片(30)的外周侧面(32)施加的，所述力定向在与所述上方晶片(30)的平面形成大于0°且小于+45°的角度的方向上。
7.根据权利要求4或权利要求5所述的方法，其特征在于，所述接触力是对所述下方晶片(20)的外周侧面(22)施加的，所述力定向在与所述下方晶片(20)的平面形成大于-45°且小于0°的角度的方向上。
8.根据权利要求1至7中任一项所述的方法，其特征在于，所施加的接触力(F)的强度对应于小于2MPa的机械压强。
9.根据权利要求1至8中任一项所述的方法，其特征在于，通过一个或多个脉冲的方式对两个晶片(20，30)至少其中之一的外周侧面(22；32)施加所述接触力(F)。
10.根据权利要求1至9中任一项所述的方法，其特征在于，通过在两个晶片至少其中之一的外周侧面上按压工具(50)来施加所述接触力(F)。
11.一种制造复合三维结构的方法，包括在第一晶片(100)的一个表面上制造第一层微型元件(110)的步骤以及通过分子键合将所述第一晶片(100)的包括该层微型元件的表面键合到第二晶片(200)上的步骤，其特征在于，根据权利要求1至10中任一项所述的通过分子键合来键合的方法执行键合步骤。
12.根据权利要求11所述的方法，其特征在于，该方法在键合步骤之后包括减薄所述第一晶片(100)的步骤。
13.根据权利要求11或权利要求12所述的方法，其特征在于，该方法进一步包括在所述第一晶片(100)的与包括所述第一层微型元件(110)的表面相对置的表面上制造第二层微型元件(140)的步骤。
14.根据权利要求11至13中任一项所述的方法，其特征在于，该方法在键合步骤之前包括在所述第一晶片的包括所述第一层微型元件的表面上形成氧化物层的步骤。
15.根据权利要求11至14中任一项所述的方法，其特征在于，所述第一晶片为SOI型结构。
16.根据权利要求11至15中任一项所述的方法，其特征在于，至少所述第一层微型元件(110)包括图像传感器。
17.一种用于在至少一个下方晶片和上方晶片之间通过分子键合来键合的设备，包括衬底承载装置和用于施加接触力的施加工具，所述下方晶片被保持在支撑平台上，所述上方晶片的下表面面对所述下方晶片的上表面放置，其特征在于，所述施加工具被设置为对两个晶片至少其中之一的外周侧面施加接触力，以便在两个晶片之间引发键合波，所述外周侧面对应于两个晶片其中之一的位于所述晶片的外周处以及不与所述晶片的表面平行的任意部分。
18.根据权利要求17所述的设备，其特征在于，该设备进一步包括至少一个止动器，所述止动器用于使两个晶片的外周侧面保持相对于彼此对准。
19.根据权利要求17或权利要求18所述的设备，其特征在于，所述衬底承载装置包括具有小于15微米的平面度缺陷的支撑平台。
CN201080025954.8A 2009-06-26 2010-06-11 通过分子键合来键合的方法 Active CN102804337B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0954382 2009-06-26
FR0954382A FR2947380B1 (fr) 2009-06-26 2009-06-26 Procede de collage par adhesion moleculaire.
PCT/EP2010/058244 WO2010149512A1 (en) 2009-06-26 2010-06-11 A method of bonding by molecular bonding

Publications (2)

Publication Number Publication Date
CN102804337A true CN102804337A (zh) 2012-11-28
CN102804337B CN102804337B (zh) 2015-08-26

Family

ID=41507916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080025954.8A Active CN102804337B (zh) 2009-06-26 2010-06-11 通过分子键合来键合的方法

Country Status (9)

Country Link
US (1) US8927320B2 (zh)
EP (1) EP2446463B1 (zh)
JP (1) JP5448117B2 (zh)
KR (1) KR101668374B1 (zh)
CN (1) CN102804337B (zh)
FR (1) FR2947380B1 (zh)
SG (1) SG176610A1 (zh)
TW (1) TWI464794B (zh)
WO (1) WO2010149512A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091595A (zh) * 2016-11-22 2018-05-29 细美事有限公司 基板处理装置及基板处理方法
CN109560019A (zh) * 2017-09-26 2019-04-02 台湾积体电路制造股份有限公司 工件结合设备、控制结合波传播的方法以及工件结合系统
CN110767589A (zh) * 2019-10-31 2020-02-07 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
CN110767590A (zh) * 2019-10-31 2020-02-07 长春长光圆辰微电子技术有限公司 一种用硅片凹口对准键合两片硅片的方法
CN114725307A (zh) * 2022-06-09 2022-07-08 浙江宏禧科技有限公司 显示面板的制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
FR2972078A1 (fr) * 2011-02-24 2012-08-31 Soitec Silicon On Insulator Appareil et procédé de collage par adhésion moléculaire
JP2014093420A (ja) * 2012-11-02 2014-05-19 Toyota Motor Corp ウェハを支持ディスクに接着する治具、および、それを用いた半導体装置の製造方法
WO2014191033A1 (de) * 2013-05-29 2014-12-04 Ev Group E. Thallner Gmbh Vorrichtung und verfahren zum bonden von substraten
FR3036223B1 (fr) * 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
US11437344B2 (en) * 2020-03-27 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer bonding method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131968A (en) * 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
US5478782A (en) * 1992-05-25 1995-12-26 Sony Corporation Method bonding for production of SOI transistor device
US5545283A (en) * 1993-09-09 1996-08-13 Xerox Corporation Apparatus for bonding wafer pairs
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
US20040246795A1 (en) * 2003-06-09 2004-12-09 Shinichi Tomita SOI substrate and manufacturing method thereof
JP2006303087A (ja) * 2005-04-19 2006-11-02 Sumco Corp シリコンウェーハの貼り合わせ方法および貼り合わせ装置
US20070087531A1 (en) * 2005-10-14 2007-04-19 Silicon Genesis Corporation Method and apparatus for flag-less water bonding tool
US20070207566A1 (en) * 2006-03-06 2007-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
WO2008074688A1 (fr) * 2006-12-20 2008-06-26 E2V Semiconductors Procede de fabrication de capteur d'image a haute densite d'integration

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728694A (en) 1970-09-28 1973-04-17 Technovation Thin film ferroelectric device
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JPH05152181A (ja) 1991-11-28 1993-06-18 Fujitsu Ltd Ｓｏｉ基板の製造方法および製造装置
JP3321882B2 (ja) 1993-02-28 2002-09-09 ソニー株式会社 基板はり合わせ方法
JPH09148207A (ja) 1995-11-22 1997-06-06 Mitsubishi Heavy Ind Ltd 三次元ｌｓｉ積層装置
JPH09196933A (ja) 1996-01-19 1997-07-31 Canon Inc プローブとプローブの作製方法、及びプローブユニット、並びにこれを用いた情報記録再生装置
JPH10229162A (ja) * 1997-02-14 1998-08-25 Tokai Rika Co Ltd 両面回路基板及びその製造方法
JP3720515B2 (ja) 1997-03-13 2005-11-30 キヤノン株式会社 基板処理装置及びその方法並びに基板の製造方法
US5962792A (en) 1997-06-02 1999-10-05 The Penn State Research Foundation Beam strain gauge
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
JP4633874B2 (ja) * 1999-09-21 2011-02-16 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 貼り合せｓｏｉウェーハの接合装置
US6335263B1 (en) 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
JP2002190435A (ja) 2000-10-11 2002-07-05 Sumitomo Metal Ind Ltd 基板の接合処理方法及び接合処理装置
JP4698018B2 (ja) 2000-12-12 2011-06-08 日本碍子株式会社 接着体の製造方法、および接着剤
US20020127821A1 (en) 2000-12-28 2002-09-12 Kazuyuki Ohya Process for the production of thinned wafer
FR2821697B1 (fr) 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2837620B1 (fr) 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
US6969667B2 (en) 2002-04-01 2005-11-29 Hewlett-Packard Development Company, L.P. Electrical device and method of making
EP1495491B1 (de) 2002-04-15 2020-12-16 Schott AG Verfahren zum verbinden von substraten und verbundelement
EP1543564A2 (en) 2002-09-17 2005-06-22 Koninklijke Philips Electronics N.V. Camera device, method of manufacturing a camera device, wafer scale package
JP2004235465A (ja) 2003-01-30 2004-08-19 Tokyo Electron Ltd 接合方法、接合装置及び封止部材
US20040262772A1 (en) 2003-06-30 2004-12-30 Shriram Ramanathan Methods for bonding wafers using a metal interlayer
US7601236B2 (en) 2003-11-28 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US7084045B2 (en) 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2005061227A1 (ja) 2003-12-24 2005-07-07 Teijin Limited 積層体
US7318368B2 (en) 2004-02-11 2008-01-15 Tmc Design Corporation Radio frequency jammer
FR2866982B1 (fr) 2004-02-27 2008-05-09 Soitec Silicon On Insulator Procede de fabrication de composants electroniques
US7645635B2 (en) 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
US7429494B2 (en) 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7060592B2 (en) 2004-09-15 2006-06-13 United Microelectronics Corp. Image sensor and fabricating method thereof
EP1863631A2 (en) 2005-01-18 2007-12-12 Suss Micro Tec Inc. High-throughput bond tool
US7553695B2 (en) * 2005-03-17 2009-06-30 Hymite A/S Method of fabricating a package for a micro component
TWI310583B (en) 2005-07-01 2009-06-01 Touch Micro System Tech Method of thinning a wafer
JP5046366B2 (ja) 2005-10-20 2012-10-10 信越化学工業株式会社 接着剤組成物及び該接着剤からなる接着層を備えたシート
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
KR100968039B1 (ko) 2005-12-12 2010-07-07 가부시키가이샤 무라타 세이사쿠쇼 위치맞춤장치, 접합장치 및 위치맞춤방법
US7902039B2 (en) 2006-11-30 2011-03-08 Sumco Corporation Method for manufacturing silicon wafer
JP4458116B2 (ja) 2007-05-30 2010-04-28 住友電気工業株式会社 エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
JP4442671B2 (ja) 2007-09-21 2010-03-31 セイコーエプソン株式会社 接合膜付き基材、接合方法および接合体
FR2931014B1 (fr) * 2008-05-06 2010-09-03 Soitec Silicon On Insulator Procede d'assemblage de plaques par adhesion moleculaire
TWM351577U (en) * 2008-07-30 2009-02-21 Hermes Systems Inc Jig for assisting in calibrating position and semiconductor machine
FR2935537B1 (fr) 2008-08-28 2010-10-22 Soitec Silicon On Insulator Procede d'initiation d'adhesion moleculaire
FR2943177B1 (fr) 2009-03-12 2011-05-06 Soitec Silicon On Insulator Procede de fabrication d'une structure multicouche avec report de couche circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5131968A (en) * 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
US5478782A (en) * 1992-05-25 1995-12-26 Sony Corporation Method bonding for production of SOI transistor device
US5545283A (en) * 1993-09-09 1996-08-13 Xerox Corporation Apparatus for bonding wafer pairs
US5843832A (en) * 1995-03-01 1998-12-01 Virginia Semiconductor, Inc. Method of formation of thin bonded ultra-thin wafers
US20040246795A1 (en) * 2003-06-09 2004-12-09 Shinichi Tomita SOI substrate and manufacturing method thereof
JP2006303087A (ja) * 2005-04-19 2006-11-02 Sumco Corp シリコンウェーハの貼り合わせ方法および貼り合わせ装置
US20070087531A1 (en) * 2005-10-14 2007-04-19 Silicon Genesis Corporation Method and apparatus for flag-less water bonding tool
US20070207566A1 (en) * 2006-03-06 2007-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside illuminated image sensor
WO2008074688A1 (fr) * 2006-12-20 2008-06-26 E2V Semiconductors Procede de fabrication de capteur d'image a haute densite d'integration

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091595A (zh) * 2016-11-22 2018-05-29 细美事有限公司 基板处理装置及基板处理方法
CN108091595B (zh) * 2016-11-22 2021-12-28 细美事有限公司 基板处理装置及基板处理方法
CN109560019A (zh) * 2017-09-26 2019-04-02 台湾积体电路制造股份有限公司 工件结合设备、控制结合波传播的方法以及工件结合系统
CN109560019B (zh) * 2017-09-26 2020-11-24 台湾积体电路制造股份有限公司 工件结合设备、控制结合波传播的方法以及工件结合系统
CN110767589A (zh) * 2019-10-31 2020-02-07 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
CN110767590A (zh) * 2019-10-31 2020-02-07 长春长光圆辰微电子技术有限公司 一种用硅片凹口对准键合两片硅片的方法
CN114725307A (zh) * 2022-06-09 2022-07-08 浙江宏禧科技有限公司 显示面板的制备方法

Also Published As

Publication number Publication date
EP2446463A1 (en) 2012-05-02
JP5448117B2 (ja) 2014-03-19
TW201110211A (en) 2011-03-16
US20120164778A1 (en) 2012-06-28
SG176610A1 (en) 2012-01-30
FR2947380B1 (fr) 2012-12-14
FR2947380A1 (fr) 2010-12-31
TWI464794B (zh) 2014-12-11
KR20120047862A (ko) 2012-05-14
KR101668374B1 (ko) 2016-10-28
JP2012530370A (ja) 2012-11-29
CN102804337B (zh) 2015-08-26
US8927320B2 (en) 2015-01-06
WO2010149512A1 (en) 2010-12-29
EP2446463B1 (en) 2019-11-13

Similar Documents

Publication Publication Date Title
CN102804337B (zh) 通过分子键合来键合的方法
CN102017125A (zh) 起动分子键合的方法
KR101236219B1 (ko) 오버레이 오정렬이 감소된 직접 본딩 방법
US8232130B2 (en) Process for assembling wafers by means of molecular adhesion
TWI475640B (zh) 製造具有電路層轉移的多層結構之方法
US8338266B2 (en) Method for molecular adhesion bonding at low pressure
KR101238679B1 (ko) 저압에서의 분자 접착 접합 방법
WO2012113799A1 (en) Apparatus and method for direct wafer bonding
KR20110105860A (ko) 열팽창 계수의 국부적 적응을 갖는 헤테로구조를 제조하는 방법
WO2014049414A1 (en) Direct bonding process
US8357589B2 (en) Method of thinning a structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant