CN102969336B - 半导体晶片及具备该半导体晶片的叠层构造体 - Google Patents

半导体晶片及具备该半导体晶片的叠层构造体 Download PDF

Info

Publication number
CN102969336B
CN102969336B CN201210055411.1A CN201210055411A CN102969336B CN 102969336 B CN102969336 B CN 102969336B CN 201210055411 A CN201210055411 A CN 201210055411A CN 102969336 B CN102969336 B CN 102969336B
Authority
CN
China
Prior art keywords
mentioned
region
wiring layer
dielectric film
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210055411.1A
Other languages
English (en)
Other versions
CN102969336A (zh
Inventor
远藤光芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102969336A publication Critical patent/CN102969336A/zh
Application granted granted Critical
Publication of CN102969336B publication Critical patent/CN102969336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供半导体晶片及具备该半导体晶片的叠层构造体。根据一个实施方式，半导体晶片具备半导体基板和形成在半导体基板上的布线层。在该半导体晶片中，半导体基板具备位于半导体基板的外周部、且未被布线层覆盖的第1区域，布线层具备布线层的上表面大致平坦的第2区域，在第1区域形成了第1绝缘膜，第2区域的布线层的上表面和第1绝缘膜的上表面大致为同一面。

Description

半导体晶片及具备该半导体晶片的叠层构造体
关联申请
本申请享受以日本专利申请2011-189390号(申请日：2011年8月31日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体晶片及具备该半导体晶片的叠层构造体。
背景技术
近年来，作为得到三维多层构造的半导体模块的方法，虽然研究过将单片化了的半导体芯片接合进行叠层的手法，但是从叠层成本降低的观点来看，正研究着在成为半导体芯片之前预先将多个半导体晶片接合之后进行单片化。
而且，作为接合半导体晶片的方法，例举了使用羟基结合、等离子体活性化等手法的常温下的直接接合法，借助了树脂材料的树脂接合法等。
发明内容
本发明的实施方式提供半导体晶片及具备该半导体晶片的叠层构造体，可以增加能够由叠层的半导体晶片制造的半导体芯片的数量，而且，可以降低加工费用。
在一个实施方式中，半导体晶片具备半导体基板和形成在上述半导体基板上的布线层。上述半导体基板具备位于上述半导体基板的外周部、而且未被上述布线层覆盖的第1区域，上述布线层具备上述布线层的上表面大致平坦的第2区域，在上述第1区域形成了第1绝缘膜，上述第2区域的上述布线层的上表面和上述第1绝缘膜的上表面大致为同一面。
根据本发明的实施方式，可以提供增加能够由叠层的半导体晶片制造的半导体芯片的数量、而且可以降低加工费用的半导体晶片及具备该半导体晶片的叠层构造体。
附图说明
图1至图6是用于说明实施方式涉及的半导体器件的制造方法的图。
图7是用于说明实施方式涉及的半导体器件的制造方法的第1变化例的图。
图8是用于说明实施方式涉及的半导体器件的制造方法的第2变化例的图。
图9是用于说明对比例的半导体器件的制造方法的图。
具体实施方式
以下，参照附图来说明实施方式。但是，本发明不限于该实施方式。并且，对于全部附图的共同的部分附加共同的符号，并省略重复的说明。而且，附图是用于说明发明和促进其理解的示意图，其形状、尺寸、比例等存在与实际装置不同的地方，这些都可以斟酌以下的说明和公知技术适当地进行设计变更。
首先，说明半导体晶片1。详细而言，对于在半导体晶片1上形成布线层11、且与被接合半导体晶片2贴合之前的半导体晶片1上的各区域，使用示出了半导体晶片1的一例的图1进行说明。图1(a)是示出半导体晶片1的外周部侧的部分的剖面图，图1(b)是半导体晶片1的上表面图。
如图1(a)的剖面图所示，有关半导体晶片1，从半导体晶片1的中心到外周部51附近为止的中央部50处的其上表面1a大致平坦，其高度大致相同。在此，所谓“大致相同”，不仅意味着从半导体晶片1的背面进行测定而在数学上为相同高度的情况，而且还意味着包括在半导体晶片1的制造工序中存在工业上允许程度的高度的差异的情况。再者，半导体晶片1的外周部51处的上表面1a，平坦的区域结束，从图中所示的A点向半导体晶片1的外侧而带着圆形，且其高度徐徐变低，连接向半导体晶片1的侧面1b。
再者，在半导体晶片1的中央部50的一部分的上表面1a上，形成了由金属和绝缘体构成的布线层11。详细而言，该布线层11包括绝缘膜和该绝缘膜之中形成的布线。以下，将形成了布线层11的半导体晶片1的上表面1a的部分称为第4区域60，将未形成布线层11的半导体晶片1的上表面1a的部分称为第1区域61。并且，虽然存在于第1区域61形成了布线层11的情况，但是在该部分形成的布线层11是不完全的，所以在以下的说明中，在第1区域61形成的布线层11不视为布线层11，认为在第1区域61没有布线层11来处理。
而且，在上表面1a，在半导体晶片1的外周部51和中央部50之中的外周部51侧的部分，存在不能形成半导体元件或者未形成半导体元件的区域，在以下的说明中，将该区域称作边缘切除区域31。详细而言，在布线层11的蚀刻工序中形成将布线层11覆盖的蚀刻剂膜之时，为了防止蚀刻剂膜回流进入半导体晶片1的侧面1b和背面1c，而施以将蚀刻剂膜的外周部去除的边缘切除処理。因此，在半导体晶片1的外周部51和中央部50之中的外周部51侧的部分的布线层11上没有覆盖蚀刻剂膜，由此在该半导体晶片1的外周部51和中央部50之中的外周部51侧的部分之上形成的布线层11被蚀刻。因此，在该区域，存在不能形成半导体元件或者未形成半导体元件的边缘切除区域31。
半导体晶片1上的布线层11的厚度，在半导体晶片1的中央部50的中心部处大致一定，换而言之，半导体晶片1上的布线层11的上表面11a的高度，在半导体晶片1的中央部50的中心部处大致相同。在此，所谓“大致相同”与之前说明的同样，不仅意味着从半导体晶片1的上表面1a进行测定而在数学上为相同高度的情况，而且还意味着包括在半导体晶片1的制造工序中存在工业上允许程度的高度的差异的情况。在以下的说明中，该布线层11的厚度大致一定，而且，将大致平坦的区域称作布线层厚一定区域(第2区域)33。而且，在布线层厚一定区域33和边缘切除区域31之间，存在如下区域：从布线层厚一定区域33向边缘切除区域31(从布线层厚一定区域33向半导体晶片1的周边部)，布线层11的厚度徐徐降低的区域；换而言之，存在布线层11的上表面11a的高度徐徐降低的区域。在以下的说明中，将该区域称作布线层厚暂减区域(第3区域)32。
作为形成该布线层厚暂减区域32的理由，是缘于在半导体晶片1上形成布线层11的工序中，进行被称作CMP(Chemical Mechanical Polishing)的对布线层11的上表面11a进行研磨的研磨工序，但在进行该CMP之时，发生研磨倾斜(在研磨后的表面存在倾斜等)。即，从布线厚一定区域33向边缘切除区域31，布线层11的厚度因研磨倾斜而暂减。但是，该暂减的程度小到纳米级，所以在该布线层厚暂减区域32形成半导体元件、布线是可能的。
再者，如图1(b)所示，大致圆形的半导体晶片1具有凹槽40(在图1(b)中位于半导体晶片1的下端的切口)，再者，大致圆形的布线层11以与凹槽40的一部分重叠的方式，除了半导体晶片1的中央部50的外周侧以外，被形成在中央部50上。而且，边缘切除区域31形成为包括凹槽40的最内侧的部分(在以下的说明中，将该切口的前端称作凹槽40的前端41)。
在此，以制造三维叠层半导体模块时进行的、基于直接接合法的半导体晶片的接合为例进行说明，但本发明不限于以下的实施方式。
图1至图6是示出本实施方式的制造方法的图。详细而言，图1至图4的各(a)是半导体晶片1的外周部侧的部分的剖面图，图1至图4的各(b)是半导体晶片1的上表面图。而且，图5及图6是半导体晶片1的外周部侧的部分的剖面图。
首先，如图1(a)及(b)所示，准备形成了之前说明过的布线层11的半导体晶片1。该布线层11大致为圆形，除半导体晶片1的中央部50的外周侧以外，形成在中央部50上。
接着，如图2(a)及(b)所示，在半导体晶片1上，形成对从布线层11到半导体晶片1的外周部51为止进行覆盖的硅氧化物等氧化物、硅氮化物等氮化物构成的绝缘膜12。作为形成该绝缘膜12的方法，可以使用SOG(Spin On Glass)等塗布法、CVD (Chemical Vapor Deposition)等蒸镀法、溅射法等公知的方法，不特别限定形成方法。此时，图2(a)中的边缘切除区域31和布线层厚暂减区域32处的布线层11和绝缘膜12的厚度的合计，优选大于等于布线层厚一定区域33的布线层11的厚度，关于从半导体晶片1的上表面1a看到的绝缘膜12的上表面12a的高度，还优选位于布线层厚暂减区域32及边缘切除区域31处的部分的高度比位于布线层厚一定区域33处的部分的高度高。这是因为此后虽然使用CMP使绝缘膜12的上表面12a平坦化为大致一定的高度，但由于CMP具有沿着表面的形状进行研磨的倾向，所以如上所述地形成绝缘膜12，更易于使绝缘膜12的上表面12a平坦化。如图2(b)所示，到凹槽40的前端41的外侧为止形成绝缘膜12。
然后，使用CMP等研磨法来研磨该绝缘膜12的上表面12a，如图3(a)及(b)所示，使绝缘膜12的上表面12a平坦化。由此，除了边缘切除区域31的外周部附近的一部分以外，在位于边缘切除区域31的一部分处的绝缘膜12的上表面12a、和位于布线层厚暂减区域32及布线层一定区域33处的绝缘膜12的上表面12a或者布线层11的上表面11a，成为连续的一个平坦的面，而且，该面的高度跨整体大致相同。在此，所谓“大致相同”，不仅意味着跨整个面从半导体晶片1的上表面1a开始进行测定而在数学上为相同的高度的情况，还意味着包括在考虑了研磨时的稍许倾斜的基础上，存在此后的制造工序及制品所允许的数nm程度的高度的差异的情况。而且，如图3(a)所示，有关在边缘切除区域31的最外周形成的绝缘膜12的部分的上表面12a的高度，不为大致相同也可。
而且，详细而言，如图3(a)的剖面图所示，绝缘膜12的上表面12a大致平坦的区域的端部B，位于比半导体晶片1的上表面1a大致平坦的区域结束且带着圆形的位置A还靠近半导体晶片1的外侧。在图3(b)中，用距离半导体晶片1的外周最近的点划线来表示该端部B的位置。而且，如图3(b)所示，绝缘膜12的上表面12a大致平坦的区域，比凹槽40的前端41还靠近半导体晶片1的外侧形成，但不限于此，也可以在凹槽40的前端41的内侧(半导体晶片1的中心部侧)，使绝缘膜12的上表面12a大致平坦的区域结束。
这样，与示出形成绝缘膜12之前的状态的图1(a)相比较，在图3(a)中，设有绝缘膜12，从而，使位于布线层厚暂减区域32最上面的面即最上表面(绝缘膜12的上表面12a或者布线层11的上表面11a)大致为平坦，除了边缘切除区域31的最外周附近的一部分以外，位于边缘切除区域31的一部分处的绝缘膜12的上表面12a也大致平坦。因此，除了边缘切除区域31的外周部附近的一部分以外，位于边缘切除区域31的一部分处的绝缘膜12的上表面12a、和位于布线层厚暂减区域32及布线层一定区域33处的绝缘膜12的上表面12a或者布线层11的上表面11a，为连续的一个平坦的面，而且，该面的高度跨全体大致相同。
并且，在图3(a)及(b)中，位于布线层一定区域33的绝缘膜12通过研磨而被除去，绝缘膜12覆盖边缘切除区域31和布线层厚暂减区域32的一部分或者全体。换而言之，绝缘膜12对形成了布线层11的第4区域60的外周部和未形成布线层11的第1区域61进行覆盖。但是，不限于此，也可以如示出本实施方式的第1变化例的图7(a)及(b)那样，残余位于布线层一定区域33的绝缘膜12，绝缘膜12覆盖半导体晶片1的全体。即，也可以与之前说明过的实施方式一样，除了边缘切除区域31的外周部附近的一部分以外，位于边缘切除区域31的一部分处的绝缘膜12的上表面12a和位于布线层厚暂减区域32及布线层一定区域33处的绝缘膜12的上表面12a，为连续的一个平坦的面，而且，该面的高度跨整体大致相同。在此，所谓“大致相同”，如之前说明的那样，不仅意味着数学上相同的高度的情况，还意味着这包括存在制造工序及制品所允许的数nm程度的高度的差异的情况。而且，如图7(a)所示，有关在边缘切除区域31的最外周形成的绝缘膜12的部分的上表面12a的高度，不为大致相同也可。
接着，如图4(a)及(b)所示，通过研磨、基于切削机的切断、蚀刻等，对半导体晶片1的外周部51的最外周部分进行阶差加工，形成阶差加工区域34。如图4(b)所示，阶差加工形成于比凹槽40的前端41还靠内侧。关于阶差加工的详细情况，以后进行说明。
然后，如图5所示，将半导体晶片1和被接合半导体晶片2直接接合，形成叠层构造。详细而言，被接合半导体晶片2被叠层在半导体基板1的布线层11之上。作为将半导体晶片1接合于被接合半导体晶片2时的接合方法，使用利用了羟基结合、等离子体活性化等手法的常温下的直接接合法。作为其它接合方法，例举了例如借助了树脂材料的树脂接合法等，但树脂材料在耐热性方面存在问题，而从耐热性、接合位置精度的观点来看不优选，所以使用直接接合法。
接着，使接合的半导体晶片1和被接合半导体晶片2的叠层构造的厚度变薄。详细而言，如图6所示，对半导体晶片1的背面1c进行研削及研磨。
在此，例举出对比例，来说明形成阶差加工区域34的理由。该对比例是本发明人利用以前使用的直接接合法进行的半导体晶片的接合方法。
首先，使用图9来说明第1对比例。该图9是半导体晶片1的外周部侧的部分的剖面图。
在对比例中，如图9(a)所示，由于在半导体晶片1上不形成绝缘膜12，所以如之前所说明的那样，布线层11的上表面11a的高度不一定，详细而言，布线层厚一定区域33处的布线层11的上表面11a的高度、与边缘切除区域31和布线层厚暂减区域32处的布线层11的上表面11a的高度不同。
在此后的工序中，如图9(b)所示，若将对比例的半导体晶片1和被接合半导体晶片2直接接合，则在布线层厚暂减区域32及边缘切除区域31，形成半导体晶片1和被接合半导体晶片2不直接接触的非接合区域35。
此后，在对比例中，如图9(c)所示，虽然对半导体晶片1的背面1c进行研削及研磨，但由于该非接合区域35形成得较宽，所以在研削及研磨时，容易发生半导体晶片1断裂这样的问题。
因此，为了回避半导体晶片1的断裂，而对半导体晶片1的外周部进行阶差加工。
在对比例中，如图9(d)所示，通过研磨、基于切削机的切断、蚀刻等，对半导体晶片1的外周部进行阶差加工，形成阶差加工区域34。即，在对比例的相当于非接合区域35的区域(参照图9(b))，进行阶差加工。
在此后的工序中，如图9(e)所示，若将对比例的半导体晶片1和被接合半导体晶片2直接接合，则因为形成阶差加工区域34，而在半导体晶片1的外周部不发生非接合区域35。
接着，在对比例中，如图9(f)所示，虽然对半导体晶片1的背面1c进行研削及研磨，但由于在半导体晶片1的外周部不发生非接合区域35，所以可以防止半导体晶片1的外周部处的断裂。
并且，在对比例中，该阶差加工区域34需要到比布线层厚暂减区域32还靠近半导体晶片1的内侧(半导体晶片的中心部侧)为止进行，所以实际上必要的阶差加工区域34的宽度为例如数毫米左右。再者，在该阶差加工区域34，作为制品不能形成有効的半导体元件。
在本实施方式中，为了防止半导体晶片1的外周部处的断裂，而在半导体晶片1的外周部进行阶差加工。但是，在本实施方式中，通过设置绝缘膜12，从而在除了边缘切除区域31的外周部附近的一部分以外，位于边缘切除区域31的一部分处的绝缘膜12的上表面12a和位于布线层厚暂减区域32及布线层一定区域33处的绝缘膜12的上表面12a或者布线层11的上表面11a，为连续的一个平坦的面，而且，该面的高度跨全体而大致相同，所以如图4(a)及(b)所示，与对比例相比较，能够使阶差加工的加工宽度变小(参照图9(d))。
根据本实施方式，即使在具有布线层11的半导体晶片1，位于边缘切除区域31和布线层厚暂减区域32处的布线层11变薄，但由于形成绝缘膜12以补足其厚度，所以能够使除了边缘切除区域31的外周部附近的一部分以外，位于边缘切除区域31的一部分处的绝缘膜12的上表面12a和位于布线层厚暂减区域32及布线层一定区域33处的绝缘膜12的上表面12a或者布线层11的上表面11a，为连续的一个平坦的面，而且，该面的高度跨全体大致相同。因此，没有在直接接合半导体晶片1时产生的非接合区域35，能够使必要的阶差加工区域34的宽度变小。其结果，可以减少阶差加工有关的成本。再者，在本实施方式中，由于布线层厚暂减区域32也能够作为半导体元件的形成区域来使用，所以可以增加作为制品的有効的半导体芯片的获取数量。
而且，在本实施方式中，接合的半导体晶片1不限于2片，也可以接合多个半导体晶片1。以前，在叠层多个半导体晶片1时，为了防止半导体晶片1的外周部处的断裂，而越是在上叠层的半导体晶片1，越是有必要以更大的宽度来形成阶差加工区域34，但在本实施方式中，没有这样的必要，因此，可以避免减少作为制品的有効的半导体芯片的获取数量。
并且，在本实施方式中，虽然将半导体晶片1接合于被接合晶片2，但接合了半导体晶片1的晶片不特别限定，也可以如图8那样，将使用本实施方式同样加工的半导体晶片1彼此接合。
虽然说明了本发明的几个实施方式，但这些实施方式，是作为例子而提示的，没有限定发明范围的意图。那些新的实施方式，以其它各种方式被实施是可能的，在不脱离发明的要旨的范围内，可以进行各种省略、置换、变更。这些实施方式及其变化，被包含在发明的范围和要旨内，而且包含在权利要求书的范围所记载的发明及等同的范围内。

Claims (17)

1.一种半导体晶片，具备半导体基板和形成在上述半导体基板上的布线层，其中，
上述半导体基板具备位于上述半导体基板的外周部、且未被上述布线层覆盖的第1区域，
上述布线层具备上述布线层的上表面大致平坦的第2区域，
在上述第1区域形成了第1绝缘膜，
上述第2区域的上述布线层的上表面和上述第1绝缘膜的上表面大致为同一面，
在上述半导体基板的上述外周部具备形成有阶差的阶差加工区域。
2.如权利要求1所记载的半导体晶片，其中，
上述第2区域的上述布线层的上表面和上述第1绝缘膜的上表面的高度大致相同。
3.如权利要求1所记载的半导体晶片，其中，
上述第1绝缘膜的上表面大致平坦。
4.如权利要求1所记载的半导体晶片，其中，
上述半导体基板具备凹槽，上述第1绝缘膜形成于比上述凹槽的前端还靠近上述半导体基板的外周侧。
5.如权利要求1所记载的半导体晶片，其中，
上述布线层还具备位于上述第1区域和上述第2区域之间、且上述布线层的上表面的高度从上述第2区域向上述第1区域减小的第3区域，
在上述第3区域的上述布线层上形成了第2绝缘膜，
上述第2区域的上述布线层的上表面和上述第3区域的上述第2绝缘膜的上表面大致为同一面。
6.如权利要求5所记载的半导体晶片，其中，
上述第2区域的上述布线层的上表面和上述第3区域的上述第2绝缘膜的上表面的高度大致相同。
7.如权利要求5所记载的半导体晶片，其中，
上述第2绝缘膜的上表面大致平坦。
8.如权利要求1所记载的半导体晶片，其中，
上述半导体基板具备凹槽，上述第1绝缘膜的上表面大致平坦的区域形成于比上述凹槽的前端还靠近上述半导体基板的中心侧。
9.一种半导体晶片，具备半导体基板和形成在上述半导体基板上的布线层，
上述半导体基板具备位于上述半导体基板的外周部、且未被上述布线层覆盖的第1区域，
上述布线层具备上述布线层的上表面大致平坦的第2区域，以及位于上述第1区域和上述第2区域之间、且上述布线层的上表面的高度从上述第2区域向上述第1区域减小的第3区域，
在上述第2区域和上述第3区域，形成有第3绝缘膜，
上述第3绝缘膜的上表面大致平坦。
10.如权利要求9所记载的半导体晶片，其中，
在上述第1区域形成第1绝缘膜，上述第1绝缘膜的上表面和上述第3绝缘膜的上表面大致为同一面。
11.如权利要求10所记载的半导体晶片，其中，
上述第1绝缘膜的上表面和上述第3绝缘膜的上表面的高度大致相同。
12.如权利要求10所记载的半导体晶片，其中，
上述第1绝缘膜的上表面大致平坦。
13.如权利要求10所记载的半导体晶片，其中，
上述第1区域还具备在上述第1区域的形成了上述第1绝缘膜的面上形成了阶差的阶差加工区域。
14.如权利要求10所记载的半导体晶片，其中，
上述半导体基板具备凹槽，上述第1绝缘膜形成于比上述凹槽的前端还靠近上述半导体基板的外周侧。
15.如权利要求10所记载的半导体晶片，其中，
上述半导体基板具备凹槽，上述第1绝缘膜的上表面大致平坦的区域形成于比上述凹槽的前端还靠近上述半导体基板的中心侧。
16.一种叠层构造体，具备半导体晶片和被接合半导体晶片，
上述半导体晶片具备半导体基板和形成在上述半导体基板上的布线层，
上述半导体基板具备位于上述半导体基板的外周部、且未被上述布线层覆盖的第1区域，
上述布线层具备上述布线层的上表面大致平坦的第2区域，
在上述第1区域形成了第1绝缘膜，
上述第2区域的上述布线层的上表面和上述第1绝缘膜的上表面大致为同一面，
在上述半导体基板的上述外周部具备形成有阶差的阶差加工区域，
上述被接合半导体晶片被接合于在上述半导体晶片中大致为同一面的上述第2区域的上述布线层的上表面和上述第1绝缘膜的上表面。
17.如权利要求16所记载的叠层构造体，其中，
上述布线层还具备位于上述第1区域和上述第2区域之间、且上述布线层的上表面的高度从上述第2区域向上述第1区域减小的第3区域，
在上述第3区域的上述布线层上形成了第2绝缘膜，
上述第2区域的上述布线层的上表面和上述第3区域的上述第2绝缘膜的上表面大致为同一面。
CN201210055411.1A 2011-08-31 2012-03-05 半导体晶片及具备该半导体晶片的叠层构造体 Active CN102969336B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP189390/2011 2011-08-31
JP2011189390A JP5548173B2 (ja) 2011-08-31 2011-08-31 半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102969336A CN102969336A (zh) 2013-03-13
CN102969336B true CN102969336B (zh) 2015-05-20

Family

ID=47742479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210055411.1A Active CN102969336B (zh) 2011-08-31 2012-03-05 半导体晶片及具备该半导体晶片的叠层构造体

Country Status (4)

Country Link
US (1) US8766407B2 (zh)
JP (1) JP5548173B2 (zh)
CN (1) CN102969336B (zh)
TW (1) TWI464781B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230044334A (ko) * 2014-09-12 2023-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN105070668B (zh) * 2015-08-06 2019-03-12 武汉新芯集成电路制造有限公司 一种晶圆级芯片封装方法
KR102468793B1 (ko) * 2016-01-08 2022-11-18 삼성전자주식회사 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법
JP2021048303A (ja) 2019-09-19 2021-03-25 キオクシア株式会社 半導体装置
CN111739793A (zh) * 2020-08-06 2020-10-02 中芯集成电路制造(绍兴)有限公司 晶圆的键合方法及键合结构
JP7551433B2 (ja) 2020-10-05 2024-09-17 キオクシア株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177351A (ja) * 1992-12-02 1994-06-24 Toshiba Corp 半導体装置の製造方法
CN1223458A (zh) * 1998-01-13 1999-07-21 三菱电机株式会社 半导体衬底的处理方法和半导体衬底
US7018926B2 (en) * 2002-06-14 2006-03-28 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
JP2009099875A (ja) * 2007-10-19 2009-05-07 Sony Corp 半導体装置の製造方法
CN101853851A (zh) * 2009-03-31 2010-10-06 索尼公司 电容元件及其制造方法、固态成像器件以及成像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226305A (ja) 1992-02-10 1993-09-03 Hitachi Ltd 張合せウェハの製造方法
JP3935977B2 (ja) * 1995-05-16 2007-06-27 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ノッチ付き半導体ウェーハ
JP3496508B2 (ja) 1998-03-02 2004-02-16 三菱住友シリコン株式会社 張り合わせシリコンウェーハおよびその製造方法
JP2011258740A (ja) * 2010-06-09 2011-12-22 Toshiba Corp 半導体装置、カメラモジュールおよび半導体装置の製造方法
JP2012039005A (ja) 2010-08-10 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
JP2012174937A (ja) * 2011-02-22 2012-09-10 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハの貼り合わせ方法及び電子機器
JP2012221998A (ja) 2011-04-04 2012-11-12 Toshiba Corp 半導体装置ならびにその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177351A (ja) * 1992-12-02 1994-06-24 Toshiba Corp 半導体装置の製造方法
CN1223458A (zh) * 1998-01-13 1999-07-21 三菱电机株式会社 半导体衬底的处理方法和半导体衬底
US7018926B2 (en) * 2002-06-14 2006-03-28 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
JP2009099875A (ja) * 2007-10-19 2009-05-07 Sony Corp 半導体装置の製造方法
CN101853851A (zh) * 2009-03-31 2010-10-06 索尼公司 电容元件及其制造方法、固态成像器件以及成像装置

Also Published As

Publication number Publication date
TWI464781B (zh) 2014-12-11
US20130049210A1 (en) 2013-02-28
JP5548173B2 (ja) 2014-07-16
CN102969336A (zh) 2013-03-13
US8766407B2 (en) 2014-07-01
JP2013051354A (ja) 2013-03-14
TW201310501A (zh) 2013-03-01

Similar Documents

Publication Publication Date Title
CN102969336B (zh) 半导体晶片及具备该半导体晶片的叠层构造体
US7531415B2 (en) Multilayered CMP stop for flat planarization
US8765578B2 (en) Edge protection of bonded wafers during wafer thinning
EP2803081B1 (en) Integrating through substrate vias into middle-of-line layers of integrated circuits
US20120056323A1 (en) Semiconductor structure and method for manufacturing the same
CN111477603B (zh) 三维集成电路及其制造方法
TWI417958B (zh) 微電子總成及形成其之方法
CN1701433A (zh) 在半导体器件中形成浅沟槽隔离结构的方法
US11810786B2 (en) Method for fabricating semiconductor device
US20130140708A1 (en) Semiconductor device and method of fabricating the same
US9929290B2 (en) Electrical and optical via connections on a same chip
EP2765603A2 (en) Three-dimensional monolithic electronic-photonic integrated circuit
EP3916759B1 (en) Method for manufacturing a semiconductor device
CN102237295A (zh) 半导体结构及其制造方法
CN102693994B (zh) 背照式cmos图像传感器的背面处理方法
WO2022095799A1 (zh) 半导体器件及其制作方法
US11488820B2 (en) Method of fabricating layered structure
CN112466804A (zh) 一种半导体器件的制造方法及半导体器件
US20070054471A1 (en) Alignment mark and method of forming the same
CN112397519B (zh) 一种半导体器件及其制备方法
CN111785680B (zh) 熔断器的制造方法及器件
CN116759383B (zh) 半导体结构及其制备方法
US20230402405A1 (en) Protection layer for semiconductor device
CN102468211B (zh) 浅沟槽隔离结构形成方法
CN101937867A (zh) 半导体金属连线制作工艺中改善介质层膜厚均一性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170803

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211018

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.