JP2013051354A - 半導体基板及びその製造方法 - Google Patents

半導体基板及びその製造方法 Download PDF

Info

Publication number
JP2013051354A
JP2013051354A JP2011189390A JP2011189390A JP2013051354A JP 2013051354 A JP2013051354 A JP 2013051354A JP 2011189390 A JP2011189390 A JP 2011189390A JP 2011189390 A JP2011189390 A JP 2011189390A JP 2013051354 A JP2013051354 A JP 2013051354A
Authority
JP
Japan
Prior art keywords
wiring layer
region
semiconductor wafer
semiconductor substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011189390A
Other languages
English (en)
Other versions
JP5548173B2 (ja
Inventor
Mitsuyoshi Endo
藤 光 芳 遠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011189390A priority Critical patent/JP5548173B2/ja
Priority to US13/365,516 priority patent/US8766407B2/en
Priority to TW101106734A priority patent/TWI464781B/zh
Priority to CN201210055411.1A priority patent/CN102969336B/zh
Publication of JP2013051354A publication Critical patent/JP2013051354A/ja
Application granted granted Critical
Publication of JP5548173B2 publication Critical patent/JP5548173B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract


【課題】積層された半導体ウェハから製造することができる半導体チップの取り数を増やすことができ、且つ、半導体ウェハの加工費用を低減することができる半導体基板及びその製造方法を提供する。
【解決手段】本発明の実施形態にかかる半導体ウェハは、半導体基板と半導体基板上に形成された配線層とを有し、この半導体基板は、配線層に覆われた第１の領域と、半導体基板の外周部に形成され、且つ、配線層に覆われていない第２の領域とを有し、半導体基板の第２の領域に絶縁膜が形成され、配線層の上面と絶縁膜の上面とは略同一の面である。
【選択図】図３

Description

本発明の実施形態は、半導体基板及びその製造方法に関する。
近年、３次元多層構造の半導体モジュールを得る方法として、個片化された半導体チップを接合して積層する手法が検討されてきたが、積層コスト低減の観点から、半導体チップとする前に、あらかじめ複数の半導体ウェハを接合した後に、個片化することが検討されている。
また、半導体ウェハを接合する方法としては、水酸基結合やプラズマ活性化などの手法を用いた常温での直接接合法や樹脂材料を介した樹脂接合法等が挙げられる。
特開平１１−２５１２７７号公報 特開平５−２２６３０５号公報
本発明は、積層された半導体ウェハから製造することができる半導体チップの取り数を増やすことができ、且つ、半導体ウェハの加工費用を低減することができる半導体基板及びその製造方法を提供する。
本発明の実施形態によれば、半導体ウェハは、半導体基板と、前記半導体基板上に形成された配線層と、を備え、前記半導体基板は、前記配線層に覆われた第１の領域と、前記半導体基板の外周部に形成され、且つ、前記配線層に覆われていない第２の領域とを備え、前記半導体基板の前記第２の領域に絶縁膜が形成され、前記配線層の上面と前記絶縁膜の上面とは、略同一の面である。
実施形態にかかる半導体装置の製造方法を説明するための図（その１）である。 実施形態にかかる半導体装置の製造方法を説明するための図（その２）である。 実施形態にかかる半導体装置の製造方法を説明するための図（その３）である。 実施形態にかかる半導体装置の製造方法を説明するための図（その４）である。 実施形態にかかる半導体装置の製造方法を説明するための図（その５）である。 実施形態にかかる半導体装置の製造方法を説明するための図（その６）である。 実施形態にかかる半導体装置の製造方法の第１の変形例を説明するための図である。 実施形態にかかる半導体装置の製造方法の第２の変形例を説明するための図である。 比較例の半導体装置の製造方法を説明するための図である。
以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
まず、半導体ウェハ１について説明する。詳細には、半導体ウェハ１上に配線層１１が形成され、被接合半導体ウェハ２と貼り合される前の半導体ウェハ１上の各領域について、半導体ウェハ１の一例を示す図１を用いて説明する。図１（ａ）は、半導体ウェハ１の外周部側の部分を示す断面図であり、図１（ｂ）は、半導体ウェハ１の上面図である。
図１（ａ）の断面図に示されるように、半導体ウェハ１については、半導体ウェハ１の中心から外周部５１近傍までの中央部５０におけるその上面１ａはほぼ平坦であり、その高さは略同一である。ここで、略同一とは、半導体ウェハ１の裏面から測定して数学的に同一の高さである場合だけを意味するのはなく、半導体ウェハ１の製造工程において工業的に許容される程度の高さの違いがある場合も含むことを意味する。さらに、半導体ウェハ１の外周部５１における上面１ａは、平坦な領域が終わり、図中に示すＡ点から半導体ウェハ１の外側に向かって丸みを帯びつつ、その高さが徐々に低くなって、半導体ウェハ１の側面１ｂへと続いている。
さらに、半導体ウェハ１の中央部５０の一部の上面１ａ上には、金属と絶縁体とからなる配線層１１が形成されている。詳細には、この配線層１１は絶縁膜とその中に形成された配線とを含む。以下、配線層１１が形成されている半導体ウェハ１の上面１ａの部分を第１の領域６０と呼び、配線層１１が形成されていない半導体ウェハ１の上面１ａの部分を、第２の領域６１と呼ぶ。なお、第２の領域６１には配線層１１が形成されている場合もあるが、この部分に形成された配線層１１は不完全なものであるため、以下の説明においては、第２の領域６１に形成された配線層１１は、配線層１１と見なさず、第２の領域６１には配線層１１はないものとして取り扱う。
また、上面１ａにおいて、半導体ウェハ１の外周部５１と中央部５０のうちの外周部５１側の部分とには、半導体素子を形成することができない又は形成しない領域があり、以下の説明においては、この領域をエッジカット領域３１と呼ぶ。詳細には、配線層１１のエッチング工程において配線層１１を覆うレジスト膜を形成する際、レジスト膜が半導体ウェハ１の側面１ｂや裏面１ｃへ回り込むことを防止するために、レジスト膜の外周部を取り除くエッジカット処理が施される。そのため半導体ウェハ１の外周部５１と、中央部５０のうちの外周部５１側の部分との配線層１１にはレジスト膜が覆うことなく、よってこの半導体ウェハ１の外周部５１と、中央部５０のうちの外周部５１側の部分との上に形成された配線層１１がエッチングされてしまう。従って、この領域には半導体素子を形成することができない又は形成しないエッジカット領域３１が存在する。
半導体ウェハ１上の配線層１１の厚さは、半導体ウェハ１の中央部５０の中心部ではほぼ一定であり、言い換えると、半導体ウェハ１上の配線層１１の上面１１ａの高さは、半導体ウェハ１の中央部５０の中心部では略同一である。ここで、略同一とは、先の説明と同様に、半導体ウェハ１の上面１ａから測定して数学的に同一の高さである場合だけを意味するのはなく、半導体ウェハ１の製造工程において工業的に許容される程度の高さの違いがある場合も含むことを意味する。以下の説明においては、この配線層１１の厚さがほぼ一定であり、且つ、ほぼ平坦である領域を、配線層厚一定領域（第４の領域）３３と呼ぶ。また、配線層厚一定領域３３とエッジカット領域３１との間には、配線層厚一定領域３３からエッジカット領域３１にかけて（配線層厚一定領域３３から半導体ウェハ１の周辺部に向かって）、配線層１１の厚さが徐々に減っていく領域、言い換えると、配線層１１の上面１１ａの高さが徐々に低くなっていく領域があり、以下の説明においては、この領域を配線層厚暫減領域（第５の領域）３２と呼ぶ。
この配線層厚暫減領域３２が形成される理由としては、半導体ウェハ１上に配線層１１を形成する工程において、ＣＭＰ（Chemical Mechanical Polishing）と呼ばれる配線層１１の上面１１ａを研磨する研磨工程が行われるが、このＣＭＰの際に、研磨ダレ（研磨した表面に傾斜等が存在すること）が発生することに起因する。すなわち、配線厚一定領域３３からエッジカット領域３１にかけて、配線層１１の厚さは研磨ダレにより暫減していく。しかしながら、この暫減の程度はナノメートルオーダと小さいため、この配線層厚暫減領域３２には、半導体素子や配線を形成することは可能である。
さらに、図１（ｂ）に示すように、略円形の半導体ウェハ１は、ノッチ４０（図１（ｂ）において半導体ウェハ１の下端にある切り欠け）を有し、さらに、略円形の配線層１１は、ノッチ４０の一部に重なるように、半導体ウェハ１の中央部５０の外周側を除いて、中央部５０上に形成されている。また、エッジカット領域３１は、ノッチ４０の最も内側の部分（この切り欠けの先端を以下の説明では、ノッチ４０の先端４１と呼ぶ）を含むように形成される。
ここでは、３次元積層半導体モジュールを製造する際に行われる、直接接合法による半導体ウェハの接合を例に説明するが、本発明は、以下の実施形態に限定されるものではない。
図１から図６は、本実施形態の製造方法を示す図である。詳細には、図１から図４の各（ａ）は、半導体ウェハ１の外周部側の部分の断面図であり、図１から図４の各（ｂ）は、半導体ウェハ１の上面図である。また、図５及び図６は半導体ウェハ１の外周部側の部分の断面図である。
まず、図１（ａ）及び（ｂ）に示すように、先に説明したような配線層１１が形成された半導体ウェハ１を準備する。この配線層１１は、略円形であり、半導体ウェハ１の中央部５０の外周側を除いて、中央部５０上に形成されている。
次に、図２（ａ）及び（ｂ）に示すように、半導体ウェハ１上に、配線層１１から半導体ウェハ１の外周部５１までを覆うような、シリコン酸化物等の酸化物やシリコン窒化物等の窒化物からなる絶縁膜１２を形成する。この絶縁膜１２を形成する方法としては、ＳＯＧ（Spin On Glass）などの塗布法や、ＣＶＤ（Chemical Vapor Deposition）などの蒸着法やスパッタ法など、特に形成方法を限定することなく公知の方法を用いることができる。この際、図２（ａ）中のエッジカット領域３１と配線層厚暫減領域３２とにおける配線層１１と絶縁膜１２との厚さの合計が、配線層厚一定領域３３の配線層１１の厚さ以上になることが好ましく、半導体ウェハ１の上面１ａから見た絶縁膜１２の上面１２ａの高さに関して、配線層厚一定領域３３に位置する部分の高さよりも配線層厚暫減領域３２及びエッジカット領域３１に位置する部分の高さのほうが高くなっていることがさらに好ましい。この後にＣＭＰを用いて絶縁膜１２の上面１２ａをほぼ一定の高さに平坦化することとなるが、ＣＭＰは表面の形状に沿って研磨する傾向があるため、上記のように絶縁膜１２を形成したほうが、絶縁膜１２の上面１２ａを平坦化することが容易であるからである。図２（ｂ）に示すように、絶縁膜１２は、ノッチ４０の先端４１より外側にまで形成される。
そして、この絶縁膜１２の上面１２ａをＣＭＰ等の研磨法を用いて研磨し、図３（ａ）及び（ｂ）に示すように絶縁膜１２の上面１２ａを平坦化する。これにより、エッジカット領域３１の外周部近傍の一部を除いて、エッジカット領域３１の一部に位置する絶縁膜１２の上面１２ａと、配線層厚暫減領域３２及び配線層一定領域３３に位置する絶縁膜１２の上面１２ａもしくは配線層１１の上面１１ａとは、連続した１つの平坦な面となり、且つ、その面の高さは全体に亘って略同一となる。ここで、略同一とは、全面に亘って半導体ウェハ１の上面１ａから測定して数学的に同一の高さである場合だけを意味するのはなく、研磨の際のわずかな傾きを考慮したうえで、この後の製造工程及び製品として許容される数ｎｍ程度の高さの違いがある場合をも含むことを意味する。また、図３（ａ）に示されるように、エッジカット領域３１の最外周に形成された絶縁膜１２の部分の上面１２ａの高さについては、略同一でなくても良い。
また、詳細には、図３（ａ）の断面図に示すように、絶縁膜１２の上面１２ａがほぼ平坦であるような領域の端部Ｂは、半導体ウェハ１の上面１ａがほぼ平坦であるような領域が終わり丸みを帯び始める位置Ａよりも、半導体ウェハ１の外側に位置している。この端部Ｂの位置は、図３（ｂ）においては、半導体ウェハ１の外周に最も近い点線で示されている。また、図３（ｂ）に示すように、絶縁膜１２の上面１２ａがほぼ平坦であるような領域は、ノッチ４０の先端４１よりも半導体ウェハ１の外側に形成されているが、これに限定するものではなく、ノッチ４０の先端４１より内側（半導体ウェハ１の中心部側）で絶縁膜１２の上面１２ａがほぼ平坦である領域が終わっていても良い。
このように、絶縁膜１２を形成する前の状態を示す図１（ａ）と比べて、図３（ａ）においては、絶縁膜１２が設けられていることにより、配線層厚暫減領域３２の一番上に位置する面である最上面（絶縁膜１２の上面１２ａもしくは配線層１１の上面１１ａ）はほぼ平坦となり、エッジカット領域３１の最外周近傍の一部を除いて、エッジカット領域３１の一部に位置する絶縁膜１２の上面１２ａもほぼ平坦となる。従って、エッジカット領域３１の外周部近傍の一部を除いて、エッジカット領域３１の一部に位置する絶縁膜１２の上面１２ａと、配線層厚暫減領域３２及び配線層一定領域３３に位置する絶縁膜１２の上面１２ａもしくは配線層１１の上面１１ａとは、連続した１つの平坦な面となり、且つ、その面の高さは全体に亘って略同一となる。
なお、図３（ａ）及び（ｂ）においては、配線層一定領域３３に位置する絶縁膜１２は研磨により除去され、絶縁膜１２は、エッジカット領域３１と配線層厚暫減領域３２の一部又は全体を覆うものとなる。言い換えると、絶縁膜１２は、配線層１１が形成されている第１の領域６０の外周部と、配線層１１が形成されていない第２の領域６１とを覆うものとなる。しかしながら、これに限るものではなく、本実施形態の第１の変形例を示す図７（ａ）及び（ｂ）にように、配線層一定領域３３に位置する絶縁膜１２を残し、絶縁膜１２が半導体ウェハ１の全体を覆うようにしても良い。すなわち、先に説明した実施形態と同様に、エッジカット領域３１の外周部近傍の一部を除いて、エッジカット領域３１の一部に位置する絶縁膜１２の上面１２ａと、配線層厚暫減領域３２及び配線層一定領域３３に位置する絶縁膜１２の上面１２ａとは、連続した１つの平坦な面であり、且つ、その面の高さは全体に亘って略同一としても良い。ここで、略同一とは、先に説明したように、数学的に同一の高さである場合だけを意味するのはなく、製造工程及び製品として許容される数ｎｍ程度の高さの違いがある場合をも含むことを意味する。また、図７（ａ）に示されるように、エッジカット領域３１の最外周に形成された絶縁膜１２の部分の上面１２ａの高さについては、略同一でなくても良い。
次に、図４（ａ）及び（ｂ）に示すように、研磨、ダイサーによる切断、エッチング等により半導体ウェハ１の外周部５１の最外周部分に段差加工を行い、段差加工領域３４を形成する。図４（ｂ）に示すように、段差加工は、ノッチ４０の先端４１よりも内側に形成される。段差加工の詳細については、後で説明する。
そして、図５に示すように、半導体ウェハ１と被接合半導体ウェハ２とを直接接合し、積層構造を形成する。詳細には、被接合半導体ウェハ２は、半導体基板１の配線層１１の上に積層されることとなる。半導体ウェハ１を被接合半導体ウェハ２に接合する際の接合方法としては、水酸基結合やプラズマ活性化などの手法を用いた常温での直接接合法を用いる。他の接合方法として、例えば樹脂材料を介した樹脂接合法等が挙げられるが、樹脂材料は耐熱性に問題があり、耐熱性や接合位置精度の観点からは好ましくないため、直接接合法を用いる。
次に、接合した半導体ウェハ１と被接合半導体ウェハ２との積層構造の厚さを薄くする。詳細には、図６に示すように、半導体ウェハ１の裏面１ｃに対して研削及び研磨を行う。
ここで、比較例を挙げて、段差加工領域３４を形成する理由を説明する。この比較例は、本発明者が従来用いていた直接接合法による半導体ウェハの接合方法である。
まず、第１の比較例を、図９を用いて説明する。この図９は半導体ウェハ１の外周部側の部分の断面図である。
比較例においては、図９（ａ）に示すように、半導体ウェハ１上に絶縁膜１２を形成しないことから、先に説明したように配線層１１の上面１１ａの高さは一定ではなく、詳細には、配線層厚一定領域３３における配線層１１の上面１１ａの高さと、エッジカット領域３１と配線層厚暫減領域３２とにおける配線層１１の上面１１ａの高さとは異なる。
この後の工程において、図９（ｂ）に示すように、比較例の半導体ウェハ１と被接合半導体ウェハ２とを直接接合すると、配線層厚暫減領域３２及びエッジカット領域３１においては、半導体ウェハ１と被接合半導体ウェハ２とが直接接触することのない非接合領域３５が形成されてしまう。
この後、比較例においては、図９（ｃ）に示すように、半導体ウェハ１の裏面１ｃに対して研削及び研磨を行うこととなるが、この非接合領域３５が広く形成されてしまうことから、研削及び研磨の際に、容易に半導体ウェハ１が破断してしまうという問題が発生する。
従って、半導体ウェハ１の破断を回避するために、半導体ウェハ１の外周部に段差加工を行うこととなる。
比較例においては、図９（ｄ）に示すように、研磨、ダイサーによる切断、エッチング等により半導体ウェハ１の外周部に段差加工を行い、段差加工領域３４を形成する。すなわち、比較例における非接合領域３５にあたる領域（図９（ｂ）参照）に、段差加工を行うのである。
この後の工程において、図９（ｅ）に示すように、比較例の半導体ウェハ１と被接合半導体ウェハ２とを直接接合すると、段差加工領域３４を形成することにより、半導体ウェハ１の外周部に非接合領域３５が発生しない。
次に、比較例においては、図９（ｆ）に示されるように、半導体ウェハ１の裏面１ｃを研削及び研磨を行うこととなるが、半導体ウェハ１の外周部に非接合領域３５が発生しないことから、半導体ウェハ１の外周部での破断を防止することができる。
なお、比較例においては、この段差加工領域３４は、配線層厚暫減領域３２よりもさらに半導体ウェハ１の内側（半導体ウェハの中心部側）まで行う必要があり、実際に必要な段差加工領域３４の幅は、例えば数ミリ程度のものとなる。さらに、この段差加工領域３４には製品として有効な半導体素子を形成することができない。
本実施形態においても、半導体ウェハ１の外周部での破断を防止するために、半導体ウェハ１の外周部に段差加工を行う。しかしながら、本実施形態においては、絶縁膜１２を設けたことにより、エッジカット領域３１の外周部近傍の一部を除いて、エッジカット領域３１の一部に位置する絶縁膜１２の上面１２ａと、配線層厚暫減領域３２及び配線層一定領域３３に位置する絶縁膜１２の上面１２ａもしくは配線層１１の上面１１ａとは、連続した１つの平坦な面となり、且つ、その面の高さは全体に亘って略同一となるため、図４（ａ）及び（ｂ）に示すように、段差加工の加工幅は比較例と比べて小さくすることができる（図９（ｄ）参照）。
本実施形態によれば、配線層１１を有する半導体ウェハ１において、エッジカット領域３１と配線層厚暫減領域３２とに位置する配線層１１が薄くなっていても、その厚さを補うように絶縁膜１２を形成することから、エッジカット領域３１の外周部近傍の一部を除いて、エッジカット領域３１の一部に位置する絶縁膜１２の上面１２ａと、配線層厚暫減領域３２及び配線層一定領域３３に位置する絶縁膜１２の上面１２ａもしくは配線層１１の上面１１ａとは、連続した１つの平坦な面となり、且つ、その面の高さは全体に亘って略同一とすることができる。従って、半導体ウェハ１を直接接合する際に生じる非接合領域３５を無くし、必要とする段差加工領域３４の幅を小さくすることができる。その結果、段差加工にかかるコストを減らすことができる。さらに、本実施形態においては、配線層厚暫減領域３２も半導体素子の形成領域として使用することが可能であるため、製品として有効な半導体チップの取り数を増やすことができる。
また、本実施形態においては、接合する半導体ウェハ１は２枚に限るものではなく、複数の半導体ウェハ１を接合しても良い。従来は、複数の半導体ウェハ１を積層させる場合には、半導体ウェハ１の外周部での破断を防止するために、上に積層される半導体ウェハ１ほど、より大きな幅で段差加工領域３４を形成する必要があったが、本実施形態においては、このような必要はなく、従って、製品として有効な半導体チップの取り数を減らすことを避けることができる。
なお、本実施形態においては、半導体ウェハ１を被接合ウェハ２に接合しているが、半導体ウェハ１が接合されるウェハは特に限定されるものではなく、図８のように、本実施形態を用いて同じように加工された半導体ウェハ１どうしを接合しても良い。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体ウェハ
２ 被接合半導体ウェハ
１１ 配線層
１２ 絶縁膜
３１ エッジカット領域
３２ 配線層厚暫減領域（第５の領域）
３３ 配線層厚一定領域（第４の領域）
３４ 段差加工領域
３５ 非接合領域
４０ ノッチ
４１ ノッチの先端
５０ 半導体ウェハの中央部
５１ 半導体ウェハの外周部
６０ 第１の領域
６１ 第２の領域

Claims (9)

  1. 半導体基板と、
    前記半導体基板上に形成された配線層と、を備え、
    前記半導体基板は、前記配線層に覆われた第１の領域と、前記半導体基板の外周部に形成され、且つ、前記配線層に覆われていない第２の領域とを備え、
    前記半導体基板の前記第２の領域に絶縁膜が形成され、
    前記配線層の上面と前記絶縁膜の上面とは略同一の面である、
    ことを特徴とする半導体ウェハ。
  2. 前記配線層の上面と前記絶縁膜の上面との高さは同じである、
    ことを特徴とする請求項１に記載の半導体ウェハ。
  3. 半導体基板と、
    前記半導体基板上に形成された配線層と、を備え、
    前記半導体基板は、前記配線層に覆われた第１の領域と、前記半導体基板の外周部に形成され、且つ、前記配線層に覆われていない第２の領域とを備え、
    前記第１の領域の配線層において、前記第１の領域から前記第２の領域に向かって層厚が減少する第３の領域を備え、
    前記第３の領域の前記配線層上に絶縁膜が形成され、
    前記第１の領域における前記配線層の上面と前記絶縁膜の上面とは、略同一の面である、
    ことを特徴とする半導体ウェハ。
  4. 半導体基板と、
    前記半導体基板上に形成された配線層と、を備え、
    前記配線層は、前記配線層の上面がほぼ平坦であり、且つ、その高さが略同一であるような第４の領域と、前記第４の領域から前記半導体基板の周辺部に向かって、前記配線層の上面の高さが減少する第５の領域と、を備え、
    前記第５の領域の前記配線層上に絶縁膜が形成され、
    前記第４の領域における前記配線層の上面と前記第５の領域の前記絶縁膜の上面とは、略同一の面である、
    ことを特徴とする半導体ウェハ。
  5. 半導体基板と、
    前記半導体基板上に形成された配線層と、を備え、
    前記配線層は、前記配線層の上面がほぼ平坦であり、その高さが略同一である第４の領域と、前記第４の領域から前記半導体基板の周辺部に向かって、前記配線層の上面の高さが減少する第５の領域と、を備え、
    前記第４の領域及び前記第５の領域の前記配線層上に絶縁膜が形成され、前記絶縁膜の上面がほぼ平坦であり、且つ、その高さが略同一である、
    ことを特徴とする半導体ウェハ。
  6. 前記半導体基板の外周部には、段差が形成された段差加工領域をさらに備えることを特徴とする、請求項１から５のいずれか１つに記載の半導体ウェハ。
  7. 前記絶縁膜は、酸化物もしくは窒化物からなることを特徴とする請求項１から６のいずれか１つに記載の半導体ウェハ。
  8. 請求項１から７のいずれか１つに記載の半導体ウェハと、
    前記半導体ウェハにおいて略同一である前記配線層の上面と前記絶縁膜の上面とに接するように接合された被接合半導体ウェハとを、
    備えることを特徴とする積層構造体。
  9. 半導体基板の中央部に第１の領域に配線層を形成し、
    前記半導体基板の外周部に位置し、且つ、前記配線層に覆われていない第２の領域に絶縁膜を形成し、
    前記絶縁膜を研磨することにより、前記配線層の上面と略同一の面であるような前記絶縁膜の上面を形成する、
    ことを特徴とする半導体ウェハの製造方法。
JP2011189390A 2011-08-31 2011-08-31 半導体基板及びその製造方法 Active JP5548173B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011189390A JP5548173B2 (ja) 2011-08-31 2011-08-31 半導体基板及びその製造方法
US13/365,516 US8766407B2 (en) 2011-08-31 2012-02-03 Semiconductor wafer and laminate structure including the same
TW101106734A TWI464781B (zh) 2011-08-31 2012-03-01 A semiconductor wafer and a laminated structure having the same
CN201210055411.1A CN102969336B (zh) 2011-08-31 2012-03-05 半导体晶片及具备该半导体晶片的叠层构造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011189390A JP5548173B2 (ja) 2011-08-31 2011-08-31 半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013051354A true JP2013051354A (ja) 2013-03-14
JP5548173B2 JP5548173B2 (ja) 2014-07-16

Family

ID=47742479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011189390A Active JP5548173B2 (ja) 2011-08-31 2011-08-31 半導体基板及びその製造方法

Country Status (4)

Country Link
US (1) US8766407B2 (ja)
JP (1) JP5548173B2 (ja)
CN (1) CN102969336B (ja)
TW (1) TWI464781B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106688028B (zh) * 2014-09-12 2019-10-11 株式会社半导体能源研究所 显示装置
CN105070668B (zh) * 2015-08-06 2019-03-12 武汉新芯集成电路制造有限公司 一种晶圆级芯片封装方法
KR102468793B1 (ko) * 2016-01-08 2022-11-18 삼성전자주식회사 반도체 웨이퍼, 반도체 구조체 및 이를 제조하는 방법
JP2021048303A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 半導体装置
CN111739793A (zh) * 2020-08-06 2020-10-02 中芯集成电路制造(绍兴)有限公司 晶圆的键合方法及键合结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022697A (ja) * 2002-06-14 2004-01-22 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2009099875A (ja) * 2007-10-19 2009-05-07 Sony Corp 半導体装置の製造方法
JP2012174937A (ja) * 2011-02-22 2012-09-10 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハの貼り合わせ方法及び電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226305A (ja) 1992-02-10 1993-09-03 Hitachi Ltd 張合せウェハの製造方法
JPH06177351A (ja) * 1992-12-02 1994-06-24 Toshiba Corp 半導体装置の製造方法
JP3935977B2 (ja) * 1995-05-16 2007-06-27 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ノッチ付き半導体ウェーハ
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
JP3496508B2 (ja) 1998-03-02 2004-02-16 三菱住友シリコン株式会社 張り合わせシリコンウェーハおよびその製造方法
JP2010239001A (ja) * 2009-03-31 2010-10-21 Sony Corp 容量素子とその製造方法および固体撮像装置と撮像装置
JP2011258740A (ja) * 2010-06-09 2011-12-22 Toshiba Corp 半導体装置、カメラモジュールおよび半導体装置の製造方法
JP2012039005A (ja) 2010-08-10 2012-02-23 Toshiba Corp 半導体装置およびその製造方法
JP2012221998A (ja) 2011-04-04 2012-11-12 Toshiba Corp 半導体装置ならびにその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022697A (ja) * 2002-06-14 2004-01-22 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2009099875A (ja) * 2007-10-19 2009-05-07 Sony Corp 半導体装置の製造方法
JP2012174937A (ja) * 2011-02-22 2012-09-10 Sony Corp 半導体装置、半導体装置の製造方法、半導体ウエハの貼り合わせ方法及び電子機器

Also Published As

Publication number Publication date
TWI464781B (zh) 2014-12-11
CN102969336B (zh) 2015-05-20
CN102969336A (zh) 2013-03-13
JP5548173B2 (ja) 2014-07-16
TW201310501A (zh) 2013-03-01
US8766407B2 (en) 2014-07-01
US20130049210A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
JP5548173B2 (ja) 半導体基板及びその製造方法
TWI388050B (zh) 半導體裝置的製造方法、半導體裝置以及晶圓
US9287222B1 (en) Integrated semiconductor device and method for fabricating the same
JP5591181B2 (ja) 半導体チップの製造方法
JP2015115446A (ja) 半導体装置の製造方法
KR20160052330A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2010267933A (ja) ダミーパターンの配置方法及びダミーパターンを備えた半導体装置
JP2008277564A (ja) マイクロトランスの製造方法
JP5179365B2 (ja) マイクロ電子組立体及びこれを形成するための方法
TW201921520A (zh) 半導體裝置之製造方法及半導體裝置
JP4722999B2 (ja) マイクロエレクトロニクスアセンブリ及びその製造方法
JP6190953B2 (ja) 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法
US8754532B2 (en) Semiconductor device and manufacturing method thereof
JP6210170B2 (ja) 半導体装置の製造方法
US20180247822A1 (en) Method Of Fabricating A Semiconductor Wafer Including A Through Substrate Via (TSV) And A Stepped Support Ring On A Back Side Of The Wafer
JP2008270465A (ja) マイクロトランスの製造方法
US20130049230A1 (en) Stacking method and stacking carrier
JP6335132B2 (ja) 半導体装置、および、半導体装置の製造方法
CN107017219B (zh) 半导体装置及其制造方法
JP5876893B2 (ja) 半導体装置及びその製造方法
JP2011054914A (ja) 半導体装置の製造方法および半導体ウエハ
EP3483927A1 (en) Semiconductor packaging structure and manufacturing method therefor
JP2005101181A (ja) 半導体装置のおよびその製造方法
JP6195483B2 (ja) 積層ウェーハの加工方法
JP2009218503A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140131

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140418

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140516

R151 Written notification of patent or utility model registration

Ref document number: 5548173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350