JP2004022697A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2004022697A JP2004022697A JP2002173691A JP2002173691A JP2004022697A JP 2004022697 A JP2004022697 A JP 2004022697A JP 2002173691 A JP2002173691 A JP 2002173691A JP 2002173691 A JP2002173691 A JP 2002173691A JP 2004022697 A JP2004022697 A JP 2004022697A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- area
- polishing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000005498 polishing Methods 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims description 19
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000002708 enhancing effect Effects 0.000 claims 1
- 239000002002 slurry Substances 0.000 abstract description 21
- 238000007517 polishing process Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 235000019589 hardness Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
【解決手段】ウエハエッジ形状の仕様として、ウエハ平面端102からウエハ端103までの球面形状の長さを800〜1000μmとしたウエハ100を使用し、CMP研磨時にウエハ100−研磨パッド105間の接触角を小さくし、CMP研磨レートのウエハ面内均一性を高める。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体素子の製造方法、詳しくはCMP処理を有するLSIデバイスの製造方法に関するものである。
【0002】
【従来の技術】
図3は従来のCVD酸化膜を成膜したROS(Roll off starting point:ウエハ平面端からウエハ端の長さ)の短いウエハの部分断面図、図4はそのウエハにおけるCMPを実施した際の研磨レートのウエハ面内分布を表す図である。
【0003】
図3において、1はウエハ、2はそのウエハの平面領域、3はウエハ平面端、4はウエハ端、5はそのROSである。
【0004】
図3、図4の例では、研磨レートの分布はウエハエッジ部にて高い特徴を持っていることが判る。結論として、従来技術では面内にて研磨レートが一律でないことを表している。理想としては研磨レートの面内均一性が良好であることが望ましく、均一性が悪い状況でデバイスのCMP処理を実際に行うと、研磨後の被研磨膜の残膜厚が不均一になるという問題があった。
【0005】
加えて、図4は硬度の異なる研磨パッドを用いた場合の、研磨レートのウエハ面内分布を表している。現在、一般的に使用されている軟質な研磨パッド(図4実線)に比べ、硬質なパッド(図4破線)では研磨レートの面内均一性が悪いことが判る。デバイスチップ内部の平坦性を改善するのに硬質パッドは有効であることが明らかになっているが、研磨レートのウエハ面内均一性が悪化することが問題になっていため、従来の軟質パッドなみに均一性を改善する必要がある。
【0006】
【発明が解決しようとする課題】
上記した研磨レートのウエハ面内均一性を悪化させる原因の1つとして、ウエハ平面全体への研磨スラリーの供給不足が想定されている。
【0007】
図3に示すように、従来のウエハ端の断面形状はウエハ表面における平面を極力確保する目的から、ウエハ端約0.7mm(700μm)まで平面を有しており、そのウエハ平面端3からウエハ端4においては半球面を有している。
【0008】
ウエハ平面端3からウエハ端4の長さ(ROS)が小さいために、ウエハ−研磨パッド間の接触角は大きくなり、ウエハ中心に向けて流れようとする研磨スラリーを堰き止める現象が生じ、そのため研磨スラリー供給不足が生じるという問題があった。
【0009】
本発明は、上記状況に鑑み、ウエハ−研磨パッド間の接触角を小さくし、CMP研磨レートの均一性を改善することにより、研磨スラリー供給不足を解消することができる半導体素子の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔1〕半導体素子の製造方法において、ウエハエッジ形状の仕様として、ウエハ平面端からウエハ端までの球面形状の長さを800〜1000μmとしたウエハを使用し、CMP研磨時にウエハ−研磨パッド間の接触角を小さくし、CMP研磨レートのウエハ面内均一性を改善するようにする。
【0011】
〔2〕ウエハの有効チップ領域全体においてレジストパターンを形成する工程と、レジストの無いチップ未使用領域に対してドライまたはウエットのエッチング技術を用いて、有効チップ領域全体とチップ未使用領域の間に段差を形成する工程と、前記段差を有した構造のウエハを用いてCMP工程を施すことにより、CMP研磨レートのウエハ面内均一性を改善するようにする。
【0012】
〔3〕半導体素子の製造方法において、ウエハの有効チップ領域においてチップサイズと同じ寸法のレジストパターンをチップ上に形成する工程と、有効チップ領域に隣接する未使用領域においてチップサイズと同じ寸法のレジストパターンをダミーチップとして形成する工程を合わせて実施し、その後、レジストの無いチップ未使用領域に対してドライまたはウエットのエッチング技術を用いて、有効チップ領域ならびに有効チップ領域に隣接する未使用領域とそれ以外の領域の間に段差を形成する工程と、前記段差を有した構造のウエハを用いてCMP工程を施すことにより、CMP研磨レートのウエハ面内均一性を改善するようにする。
【0013】
〔4〕半導体素子の製造方法において、ウエハの有効チップ領域間に存在するグリッドライン部に対して溝深さ数十μmの設定でダイシングを実施し、グリッドラインに溝を形成する工程と、前記溝を有した構造のウエハを用いてCMP工程を施すことにより、CMP研磨レートのウエハ面内均一性を改善するようにした。
【0014】
【発明の実施の形態】
以下、本発明の実施例について図面を参照しながら説明する。
【0015】
図1は本発明の第1実施例を示すROSの長いウエハの研磨態様を示す図、図2は本発明の第1実施例を示すROSの長いウエハのCMPを実施した際の研磨レートのウエハ面内分布図である。
【0016】
図1において、100はウエハ、101はそのウエハの平面領域(有効チップ領域)、102はウエハ平面端、103はウエハ端、104はROS(平面端からウエハ端の長さであり、ここでは、800〜1000μm)、105は研磨パッドである。
【0017】
この実施例では、ウエハエッジ形状の仕様として、ROS104は、例えば800μmと長くする。つまり、従来の700μmのROSより長く、つまり、800〜1000μmとして、ウエハ−研磨パッド間の接触角が小さくなるように改善し、このウエハを用いて、CMPを実施する。
【0018】
このように、第1実施例を構成したので、以下のような効果を奏することができる。
【0019】
この実施例では、ウエハ−研磨パッド間の接触角が小さいため、ウエハ平面全体への研磨スラリーの供給不足が改善される。そのため、研磨レートのウエハ面内均一性の改善を図ることが可能になる。
【0020】
図2に示した本発明の第1実施例のROSの長いウエハの研磨レート分布図と図4に示した従来のROSの短いウエハの研磨レート分布図を対比すると明らかなように、両者の硬質、軟質パッドにおける研磨レートの面内分布を調べた結果、本発明の実施例のROSの長い仕様のウエハの方が、従来のROSの短い仕様のウエハより均一性が良好であることが分かる。特に、硬質パッド(点線)ではウエハ面内均一性の改善効果がさらに大きくなっていることが分かる。
【0021】
次に、本発明の第2実施例について説明する。
【0022】
図5は本発明の第2実施例を示すウエハの全体平面図であり、図5(a)はウエハの有効チップ領域を示す平面図、図5(b)はそのウエハの有効チップ領域へのレジストパターンを示す平面図、図6はそのウエハの要部断面図である。
【0023】
この実施例では、図5(a)に示したウエハ200の有効チップ領域201において、図5(b)に示すように、レジストパターン204を形成し、その後、レジストの無いチップ未使用領域202に対してドライまたはウエットのエッチング技術を用いて、ウエハ200の有効チップ領域201の表面とチップ未使用領域202の間に段差203(図6参照)を形成する加工を実施する。その段差203を有した構造のウエハを用いてCMP工程を実施する。
【0024】
このように、第2実施例を構成したので、以下のような効果を奏することができる。
【0025】
ウエハ200の有効チップ領域201とチップ未使用領域202の間に段差203を設けることにより、有効チップ領域201での研磨スラリー回り込みは従来の段差無しの構造に比べ改善される。このため、CMP研磨レートのウエハ面内均一性の改善が図られ、ウエハ研磨後の残膜厚均一性の改善が期待できる。
【0026】
次に、本発明の第3実施例について説明する。
【0027】
図7は本発明の第3実施例を示すウエハの全体平面図であり、図7(a)はウエハの有効チップ領域を示す平面図、図7(b)はダミーチップを付加した状態を示すウエハの平面図、図8はそのウエハの要部断面図である。
【0028】
この実施例では、ウエハ300上の有効チップ領域301において、チップサイズと同じ寸法のレジストパターン305をチップ上に形成する。その際、有効チップ領域301に隣接する未使用領域302においてチップサイズと同じ寸法のレジストパターンをダミーチップ304として、図7(b)に示すように、同配列で形成する。
【0029】
その後、レジストの無いチップ未使用領域307とグリッドライン306に対してドライまたはウエットのエッチング技術を用いて、有効チップ領域301の平面ならびにダミーチップ304を配置した領域と、レジストの無いチップ未使用領域307の間に段差303を形成する加工を実施する。この段差303を有した構造のウエハを用いてCMP工程を実施する。
【0030】
このように、第3実施例を構成したので、以下のような効果を奏することができる。
【0031】
有効チップ領域301に隣接する未使用領域302においてチップサイズと同じ寸法のレジストパターンをダミーチップ304として同配列で形成するようにしたので、有効チップ領域と未使用領域との間に段差が形成されることはなく、チップ全てにおいて安定した研磨レートが期待できる。
【0032】
また、レジストの無いウエハの未使用領域307に段差303を設けることで、有効チップ領域301での研磨スラリー回り込みは従来技術の段差無しの構造に比べ改善することができる。なおかつ、グリッドライン306において段差303が形成されているため、この段差303内部にて研磨スラリーを流すことが可能になる。
【0033】
したがって、第2実施例よりもさらにCMP研磨レートの面内均一性の改善が図られ、研磨後の残膜厚均一性改善が期待できる。また、第2の実施例ではウエハエッジ付近の有効チップを対象に研磨レートが上昇する懸念があったが、第3の実施例では、有効チップに隣接する未使用領域においてダミーチップを配置して、有効チップ領域と未使用領域の間に段差を形成しないため、有効チップ全てにおいて安定した研磨レートが期待できる。
【0034】
次に、本発明の第4実施例について説明する。
【0035】
図9は本発明の第4実施例を示すウエハの全体平面図であり、図9(a)はウエハの有効チップ領域を示す平面図、図9(b)はグリッドラインを有するウエハの平面図、図10はそのウエハの要部断面図である。
【0036】
この実施例では、ウエハ400上の有効チップ領域401間に存在するグリッドライン402に対して溝深さ数十μmの設定でダイシングを実施し、グリッドライン402に溝403を形成する。この溝403を有した構造のウエハを用いてCMP工程を実施する。
【0037】
このように、第4実施例を構成したので、以下のような効果を奏することができる。
【0038】
ウエハ400の有効チップ領域401とチップ未使用領域404の間に段差405を設けることで、有効チップ領域401での研磨スラリー回り込みは、従来技術の段差無しの構造に比べ改善することができる。かつ、グリッドライン402においても、ダイシングの実施による溝403が形成されているため、この溝403内部にて研磨スラリーを流すことが可能になる。第3実施例に比べホトリソの工程が削減できるためコスト低減が期待できる。
【0039】
また、溝403の形成にダイシングを用いるため、エッチングに比べ、短時間で深い溝が形成できる。溝403の深さが深いほど研磨スラリーの溝403内部流量が増えるため、結果としてはさらにCMP研磨レートのウエハ面内均一性の改善が図られ、研磨後の残膜厚均一性改善が期待できる。
【0040】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【0041】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【0042】
(1)ウエハ−研磨パッド間の接触角が小さいため、ウエハ平面全体への研磨スラリーの供給不足が改善される。そのため、研磨レートのウエハ面内均一性の改善を図ることが可能になる。
【0043】
(2)ウエハの有効チップ領域とチップ未使用領域の間に段差を設けることにより、有効チップ領域での研磨スラリー回り込みは従来の段差無しの構造に比べ改善される。このため、CMP研磨レートのウエハ面内均一性の改善が図られ、ウエハ研磨後の残膜厚均一性の改善が期待できる。
【0044】
(3)有効チップ領域に隣接する未使用領域においてチップサイズと同じ寸法のレジストパターンをダミーチップとして同配列で形成するようにしたので、ウエハの有効チップ領域とチップ未使用領域の間に段差が形成されることはなく、チップ全てにおいて安定した研磨レートが期待できる。
【0045】
また、レジストの無いウエハの未使用領域に段差を設けることで、有効チップ領域での研磨スラリー回り込みは従来技術の段差無しの構造に比べ改善することができる。
【0046】
(4)ウエハの有効チップ領域とチップ未使用領域の間に段差を設けることで、有効チップ領域での研磨スラリー回り込みは、従来技術の段差無しの構造に比べ改善することができる。かつ、グリッドラインにおいても、ダイシングの実施による溝が形成されているため、この溝の内部にて研磨スラリーを流すことが可能になる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示すROSの長いウエハの研磨態様を示す図である。
【図2】本発明の第1実施例を示すROSの長いウエハのCMPを実施した際の研磨レートのウエハ面内分布図である。
【図3】従来のCVD酸化膜を成膜したROSの短いウエハの部分断面図である。
【図4】従来のウエハにおけるCMPを実施した際の研磨レートのウエハ面内分布を表す図である。
【図5】本発明の第2実施例を示すウエハの全体平面図である。
【図6】本発明の第2実施例を示すウエハの要部断面図である。
【図7】本発明の第3実施例を示すウエハの全体平面図である。
【図8】本発明の第3実施例を示すウエハの要部断面図である。
【図9】本発明の第4実施例を示すウエハの全体平面図である。
【図10】本発明の第4実施例を示すウエハの要部断面図である。
【符号の説明】
100,200,300,400 ウエハ
101,201,301,401 平面領域(有効チップ領域)
102 ウエハ平面端
103 ウエハ端
104 ROS(平面端からウエハ端の長さ)
105 研磨パッド
204,305 レジストパターン
202,307 レジストの無いチップ未使用領域
203,303,405 段差
302 有効チップ領域に隣接する未使用領域
304 ダミーチップ
306,402 グリッドライン
403 溝
404 チップ未使用領域
Claims (4)
- ウエハエッジ形状の仕様として、ウエハ平面端からウエハ端までの球面形状の長さを800〜1000μmとしたウエハを使用し、CMP研磨時にウエハ−研磨パッド間の接触角を小さくし、CMP研磨レートのウエハ面内均一性を高めることを特徴とする半導体素子の製造方法。
- ウエハの有効チップ領域全体においてレジストパターンを形成する工程と、レジストの無いチップ未使用領域に対してドライまたはウエットのエッチング技術を用いて、有効チップ領域全体とチップ未使用領域の間に段差を形成する工程と、前記段差を有した構造のウエハを用いてCMP工程を施すことを特徴とする半導体素子の製造方法。
- ウエハの有効チップ領域においてチップサイズと同じ寸法のレジストパターンをチップ上に形成する工程と、有効チップ領域に隣接する未使用領域においてチップサイズと同じ寸法のレジストパターンをダミーチップとして形成する工程を合わせて実施し、その後、レジストの無いチップ未使用領域に対してドライまたはウエットのエッチング技術を用いて、有効チップ領域なら44有効チップ領域に隣接する未使用領域とそれ以外の領域の間に段差を形成する工程と、前記段差を有した構造のウエハを用いてCMP工程を施すことを特徴とする半導体素子の製造方法。
- ウエハの有効チップ領域間に存在するグリッドラインに対して溝の深さ数十μmの設定でダイシングを実施し、グリッドラインに溝を形成する工程と、前記溝を有した構造のウエハを用いてCMP工程を施すことを特徴とする半導体素子の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002173691A JP3558624B2 (ja) | 2002-06-14 | 2002-06-14 | 半導体素子の製造方法 |
US10/366,442 US7018926B2 (en) | 2002-06-14 | 2003-02-14 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002173691A JP3558624B2 (ja) | 2002-06-14 | 2002-06-14 | 半導体素子の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004089170A Division JP2004200725A (ja) | 2004-03-25 | 2004-03-25 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004022697A true JP2004022697A (ja) | 2004-01-22 |
JP3558624B2 JP3558624B2 (ja) | 2004-08-25 |
Family
ID=29727932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002173691A Expired - Fee Related JP3558624B2 (ja) | 2002-06-14 | 2002-06-14 | 半導体素子の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7018926B2 (ja) |
JP (1) | JP3558624B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013051354A (ja) * | 2011-08-31 | 2013-03-14 | Toshiba Corp | 半導体基板及びその製造方法 |
JP2019119006A (ja) * | 2018-01-05 | 2019-07-22 | 株式会社ディスコ | 加工方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9136105B2 (en) * | 2008-06-30 | 2015-09-15 | United Microelectronics Corp. | Bevel etcher |
US9728415B2 (en) * | 2013-12-19 | 2017-08-08 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of wafer thinning involving edge trimming and CMP |
US10464184B2 (en) * | 2014-05-07 | 2019-11-05 | Applied Materials, Inc. | Modifying substrate thickness profiles |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0385732A (ja) | 1989-08-29 | 1991-04-10 | Sharp Corp | 回路パターン形成用ガラス基板 |
JP2812405B2 (ja) * | 1991-03-15 | 1998-10-22 | 信越半導体株式会社 | 半導体基板の製造方法 |
JPH0562951A (ja) | 1991-09-02 | 1993-03-12 | Fujitsu Ltd | 接着型soi基板用支持基板 |
JPH05181161A (ja) | 1991-12-27 | 1993-07-23 | Matsushita Electric Ind Co Ltd | パターン形成用ガラス基板 |
US5624299A (en) | 1993-12-27 | 1997-04-29 | Applied Materials, Inc. | Chemical mechanical polishing apparatus with improved carrier and method of use |
US5679610A (en) | 1994-12-15 | 1997-10-21 | Kabushiki Kaisha Toshiba | Method of planarizing a semiconductor workpiece surface |
US5926713A (en) | 1996-04-17 | 1999-07-20 | Advanced Micro Devices, Inc. | Method for achieving global planarization by forming minimum mesas in large field areas |
US5948697A (en) | 1996-05-23 | 1999-09-07 | Lsi Logic Corporation | Catalytic acceleration and electrical bias control of CMP processing |
JPH09323261A (ja) | 1996-05-31 | 1997-12-16 | Fujitsu Ltd | ウェハー研磨装置及びそれを用いた半導体装置の製造方法 |
JPH11162896A (ja) | 1997-11-28 | 1999-06-18 | Naoetsu Electronics Co Ltd | シリコン半導体ウエハ |
JPH11168040A (ja) | 1997-12-04 | 1999-06-22 | Advanced Display Inc | パターン形成用基板およびその製法 |
US6117778A (en) * | 1998-02-11 | 2000-09-12 | International Business Machines Corporation | Semiconductor wafer edge bead removal method and tool |
JP2000021882A (ja) | 1998-07-01 | 2000-01-21 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
JP2001338852A (ja) | 2000-05-30 | 2001-12-07 | Nippon Steel Corp | 端部に段差と曲面を有する半導体ウェーハとその加工方法 |
-
2002
- 2002-06-14 JP JP2002173691A patent/JP3558624B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-14 US US10/366,442 patent/US7018926B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013051354A (ja) * | 2011-08-31 | 2013-03-14 | Toshiba Corp | 半導体基板及びその製造方法 |
JP2019119006A (ja) * | 2018-01-05 | 2019-07-22 | 株式会社ディスコ | 加工方法 |
JP6991663B2 (ja) | 2018-01-05 | 2022-01-12 | 株式会社ディスコ | 加工方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3558624B2 (ja) | 2004-08-25 |
US7018926B2 (en) | 2006-03-28 |
US20030232502A1 (en) | 2003-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4836304B2 (ja) | 半導体装置 | |
KR100190048B1 (ko) | 반도체 소자의 소자 분리 방법 | |
TW398053B (en) | Manufacturing of shallow trench isolation | |
JP2000349145A (ja) | 半導体装置 | |
JP3558624B2 (ja) | 半導体素子の製造方法 | |
JP5113974B2 (ja) | マイクロ電子デバイスにおける均一な研磨の方法 | |
TW200409229A (en) | Apparatus and method for fabricating semiconductor devices | |
US6545336B2 (en) | Semiconductor device, and method of manufacturing the same | |
JP2011086771A (ja) | 半導体装置およびその製造方法 | |
US7189155B2 (en) | Polishing body, polishing apparatus, semiconductor device, and semiconductor device manufacturing method | |
US6824452B1 (en) | Polishing pad and process of chemical mechanical use thereof | |
JPH11135617A (ja) | 素子分離領域の形成方法 | |
JP2002158198A (ja) | 半導体素子の製造方法 | |
JP2004200725A (ja) | 半導体素子の製造方法 | |
JP2004063774A (ja) | 残膜厚分布の推定方法、残膜厚分布の推定方法を利用したパターニング用マスクの設計方法、及び、残膜厚分布の推定方法を利用して設計されたパターニング用マスクを用いた半導体素子の製造方法 | |
KR100781871B1 (ko) | 반도체 소자 격리막 형성 방법 | |
JP4786697B2 (ja) | 半導体装置 | |
JP2915419B2 (ja) | 半導体装置及びその製造方法 | |
JP3418386B2 (ja) | 半導体装置の製造方法 | |
US20080125018A1 (en) | Solution for fixed abrasive chemical mechanical polishing process and fixed abrasive chemical mechanical polishing method | |
JP3141938B2 (ja) | 半導体装置の製造方法 | |
JP2000294557A (ja) | 研磨して使用する電子装置 | |
JPH08192353A (ja) | 半導体ウェーハの研磨装置およびその製造方法 | |
US20060252266A1 (en) | Cmp process of high selectivity | |
TW548735B (en) | Dummy pattern for application on CMP process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |