JPH11168040A - パターン形成用基板およびその製法 - Google Patents

パターン形成用基板およびその製法

Info

Publication number
JPH11168040A
JPH11168040A JP33397997A JP33397997A JPH11168040A JP H11168040 A JPH11168040 A JP H11168040A JP 33397997 A JP33397997 A JP 33397997A JP 33397997 A JP33397997 A JP 33397997A JP H11168040 A JPH11168040 A JP H11168040A
Authority
JP
Japan
Prior art keywords
substrate
pattern
resist
pattern forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33397997A
Other languages
English (en)
Inventor
Kazuo Shudo
和夫 首藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Display Inc
Original Assignee
Advanced Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Display Inc filed Critical Advanced Display Inc
Priority to JP33397997A priority Critical patent/JPH11168040A/ja
Publication of JPH11168040A publication Critical patent/JPH11168040A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 レジストが基板端面に付着するのを防止する
ことができるパターン形成用基板およびその製法を提供
する。 【解決手段】 ガラス基板1の上面および/または下面
において、外周の端面3から所定距離だけ内側の少なく
ともパターン形成領域4となる部分に凹部2を形成する
ことにより、当該パターン形成領域4の周囲に段差部5
が形成されてなるパターン形成用基板。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はパターン形成用基板
およびその製法に関する。さらに詳しくは基板表面にT
FTアレイなどの所定の回路パターンを形成するために
フォトエッチングのためのレジストをスピンコーティン
グするばあいにレジストが基板端面に付着するのを防止
することができるパターン形成用基板およびその製法に
関する。
【0002】
【従来の技術】従来より、液晶表示装置のTFTアレイ
基板などのパターンを有する基板を製造するばあい、基
板表面において、導電性または半導電性などの各種の特
性を有する薄膜を用いて、TFTアレイなどの所定のパ
ターンを形成している。かかるパターンを形成するため
に、従来より、微細なパターンを加工することができる
フォトエッチングによって、パターンを形成している。
【0003】フォトエッチングでは、レジストを基板表
面に一様に塗布するために、一般的にスピンコーティン
グによってレジストを塗布している。
【0004】スピンコーティングでは、基板を真空チャ
ックステージ上に真空吸引によって吸着させ、ついで基
板表面に液状のレジストを滴下し、そののち、比較的低
速(200rpm程度)の第1速度で、真空チャックス
テージおよび基板を回転させることにより、遠心力の作
用でレジストが基板表面に一様に塗布される。最後に、
比較的高速(1000rpm程度)の第2速度で、真空
チャックステージおよび基板を回転させることにより、
遠心力の作用で余分なレジストを基板から振り切ること
により、スピンコーティングが完了する。
【0005】スピンコーティングでは、余分なレジスト
を完全に振り切るのが望ましいが、実際にはスピンコー
ティング後にも余分なレジストがある程度基板表面に残
留する。基板表面に残る余分なレジストは、パターニン
グ欠陥不良などの種々の問題を発生させる。そこで、従
来より、余分なレジストに対する対策として種々の手段
が提案されている。
【0006】たとえば、図7に示されるように、特開平
3−85732号公報に記載される回路パターン形成用
ガラス基板は、基板31外周の端面32から所定の距離
だけ内側の部分に、基板外周に沿ってループ状の凹溝3
3が形成されたものである。この凹溝33の部分では表
面張力が低減するためレジストが振り切りやすくなり、
余分なレジストの盛り上がりを防止することができる。
【0007】さらに、図8に示されるように、特開平5
−181161号公報に記載されるパターン形成用ガラ
ス基板は、ガラス基板41の外周エッジに沿って一定角
度のテーパ部42が形成されたものである。このテーパ
部42によって、ガラス基板41の外周部における余分
なレジストの盛り上がりを防止することができる。ま
た、ガラス基板41の下面へレジストが回り込んで付着
するのを防止することができるので、スピンコータなど
の装置の汚染を防止することもできる。
【0008】
【発明が解決しようとする課題】しかし、図7〜8に示
される基板では、スピンコーティングのときに基板の外
周の端面(図7の端面32および図8のテーパ部42が
それぞれ対応する)にレジストが回り込んで付着すると
いう問題がある。
【0009】基板端面にレジストが付着すれば、基板端
面と露光装置などの装置とが接触する場所などにおいて
レジストかすが発生してパターン欠陥不良の原因になる
ばあいがある。
【0010】したがって、従来では基板の端面に付着し
たレジストを除去するために、基板端面を洗浄するため
のエッジリンス工程が必要である。
【0011】本発明はかかる問題を解消するためになさ
れたものであり、レジストが基板端面に付着するのを防
止することができるパターン形成用基板およびその製法
を提供することを目的とする。
【0012】
【課題を解決するための手段】本発明のパターン形成用
基板は、上面および/または下面において、外周の端面
から所定距離だけ内側の少なくともパターン形成領域と
なる部分に凹部を形成することにより、当該パターン形
成領域の周囲に段差部が形成されてなることを特徴とす
るものである。
【0013】前記段差部の基板外周からの幅が1〜2m
m程度であるのが好ましい。
【0014】前記凹部のパターン形成領域における深さ
が0.1〜0.5mm程度であるのが好ましい。
【0015】前記凹部の底面と段差部の内壁面とのあい
だの境界部分が曲面によって形成されてなるのが好まし
い。
【0016】前記凹部のパターン形成領域における表面
粗さが0.01〜0.05mm程度であるのが好まし
い。
【0017】本発明のパターン形成用基板の製法は、基
板の上面および/または下面において、外周の端面に沿
って所定幅のループ状部分にレジスト膜を形成し、当該
ループ状部分よりも内側の少なくともパターン形成領域
を含む部分を所定の深さだけエッチングし、ついで前記
レジスト膜を除去することを特徴とする。
【0018】本発明のパターン形成用基板の製法は、前
記パターン形成用基板を用いたパターンを有する基板で
あって、前記パターン形成領域に、レジストのスピンコ
ーティングを含むフォトエッチングによって、所定のパ
ターンが形成されてなることを特徴とするものである。
【0019】本発明は、基板の上面および/または下面
において、外周の端面から所定距離だけ内側の少なくと
もパターン形成領域となる部分に凹部を形成することに
より、当該パターン形成領域の周囲に段差部が形成され
た基板を採用したことに主たる特徴がある。それによっ
て、かかるパターン形成領域に所定のパターンを形成す
るばあい、フォトエッチングのためにレジストをスピン
コーティングしたときに余分なレジストは、段差部を乗
り上げて基板から飛び出すため、基板の端面にレジスト
が付着しない。
【0020】しかも、段差部における基板外周の端面か
ら凹部までの幅は一定距離(1〜2mm程度)確保され
ているため、パターン形成領域を含む凹部内部のレジス
トが段差部の上面をつたって基板外周の端面まで到達す
ることがない。
【0021】
【発明の実施の形態】つぎに図面を参照しながら本発明
のパターン形成用基板およびその製法を詳細に説明す
る。図1は本発明のパターン形成用基板の一実施の形態
を示す断面説明図であり、図2〜5は本発明のパターン
形成用基板の製法の一実施の形態を示す断面工程説明図
および図6は図1のパターン形成用基板を用いてTFT
アレイ基板を製造する際のフォトエッチングのためにレ
ジストをスピンコーティングする過程を示す断面説明図
である。
【0022】なお、図1(a)および図2〜6に示され
る基板は、わかり易くするためにガラス基板1および段
差部5と比較して凹部2を誇張して描いているが、図1
(b)には、実際の寸法を考慮して凹部2が描かれてい
る。
【0023】図1(a)に示されるパターン形成用基板
は、ガラス基板1の上面において、外周の端面3から所
定距離だけ内側の少なくともパターン形成領域4となる
部分に凹部2を形成することにより、当該パターン形成
領域4の周囲に段差部5が形成されたものである。
【0024】以上のように、パターン形成領域4の周囲
に段差部5が形成されるように凹部2を形成することに
よって、パターン形成領域4に所定のパターンを形成す
るばあい、フォトエッチングのためにレジストをスピン
コーティングしたときに、余分なレジストは段差部5を
乗り上げてガラス基板1から飛び出すため、ガラス基板
1の端面3にレジストが付着しない。
【0025】また、図1(b)に示されるように、ガラ
ス基板1の厚さTが0.7mmのばあいにおいて、パタ
ーン形成領域4の広さを考慮しつつ段差部5におけるガ
ラス基板1の外周の端面3から凹部3までの幅Wは一定
距離1〜2mm程度、好ましくは2mm程度に設定され
ているため、パターン形成領域4を含む凹部2の内部の
レジストが段差部5の上面をつたってガラス基板1外周
の端面3まで到達することがない。したがって、ガラス
基板1の端面3のレジストの付着を確実に防止すること
ができる。
【0026】しかも、図1(b)に示されるように、凹
部2のパターン形成領域4における深さDは、凹部2の
内部のレジストが段差部5を乗り上げてガラス基板1か
ら良好に飛び出すことができるぐらい深く、一方、基板
割れに影響しない程度に浅いような深さとして、たとえ
ば0.1〜0.5mm程度、好ましくは0.1mm程度
に設定される。
【0027】また、図1(b)に示されるように、前記
凹部2の底面2aと段差部5の内壁面5aとのあいだの
境界部分6が曲面によって形成されているため、かかる
境界部分6にレジストが残りにくいなどの利点を奏する
ことができる。
【0028】図1(a)に示される凹部2の底面2aに
おけるパターン形成領域4は、パターン形成に影響しな
い程度平らになるように形成され、表面粗さ(いわゆる
フラット性)が0.01〜0.05mm程度、好ましく
は0.01mm程度に設定される。
【0029】図1に示されるパターン形成基板は、以下
のようにして製造される。
【0030】まず、図2〜3に示されるように、ガラス
基板1の上面において、基板外周の端面3に沿って所定
の幅のループ状の部分だけレジスト膜7を形成する。レ
ジスト膜7は、たとえば、フォトエッチングなどの通常
の方法により形成される。
【0031】ついで、図4に示されるように、ループ状
のレジスト膜7が形成された部分よりも内側の少なくと
もパターン形成領域4を含む部分を所定の深さだけウェ
ットエッチングなどの通常の方法でエッチングして凹部
2を形成する。このとき、レジスト膜7の下にある部分
は、エッチングされずに残るため、段差部5となる。
【0032】最後に、図5に示されるように、前記レジ
スト膜7(図4参照)をはくり液やアッシングなどの通
常の方法で除去することにより、パターン形成基板をう
ることができる。
【0033】また、図1のパターン形成基板を用いて、
TFTアレイ基板などのパターンを有する基板を製造す
るばあい、フォトエッチングによって、所定のパターン
をパターン形成領域4に形成することにより、製造す
る。
【0034】フォトエッチングでは、図6に示されるス
ピンコータによって、レジストをガラス基板1の上面に
スピンコーティングする工程が行なわれる。図6におい
て、8は真空チャックステージ、9はカップ、10はレ
ジストを供給するためのレジストノズルである。
【0035】図6において、スピンコーティング、すな
わちガラス基板1を回転させてレジストを塗布するとき
に、余分なレジストが回転中に、凹部2によって(具体
的には、図1(b)の段差部5の内壁面5aによって)
振り切られるので、ガラス基板1の端面3へのレジスト
の回り込みが生じることがない。
【0036】なお、本実施の形態では、凹部2がガラス
基板1の上面のみに形成された例をあげて説明したが、
本発明はこれに限定されるものではなく、下面にも形成
してもよく、ガラス基板1の上面および下面に凹部2を
形成してもよい。
【0037】また、本実施の形態では、基板の例とし
て、ガラス基板を例をあげて説明したが、本発明はこれ
に限定されるものではなく、レジストのスピンコーティ
ングを含むフォトエッチングによりパターン形成する基
板であれば、半導体製造用のシリコンウエハなどいかな
る基板にも適用することができる。
【0038】
【発明の効果】本発明によれば、基板の端面のレジスト
付着を防止することができるので、露光装置などの装置
の汚染を防止することができる。しかも、エッジリンス
工程が不要になる。
【0039】したがって、従来において基板の端面に付
着したレジストと露光装置などの装置との接触面で発生
していたレジストかすがまったくなくなる。そのため、
基板のパターン形成領域に形成される所定のパターンの
欠陥も発生しなくなる。その結果、TFTアレイ基板な
どのパターンを有する基板の製品品質の安定性を向上さ
せることができる。
【0040】さらに、エッジリンスの工程が不要となる
ので、かかるエッジリンス用の装置ユニットが省略でき
る。また、エッジリンスで使用していたシンナーなどの
薬品が不要となるので、材料費用が削減でき、コストア
ップが期待できる。
【図面の簡単な説明】
【図1】本発明のパターン形成用基板の一実施の形態を
示す断面説明図である。
【図2】本発明のパターン形成用基板の製法の一実施の
形態を示す断面工程説明図
【図3】本発明のパターン形成用基板の製法の一実施の
形態を示す断面工程説明図
【図4】本発明のパターン形成用基板の製法の一実施の
形態を示す断面工程説明図
【図5】本発明のパターン形成用基板の製法の一実施の
形態を示す断面工程説明図
【図6】図1のパターン形成用基板を用いてTFTアレ
イ基板を製造する際のフォトエッチングのためにレジス
トをスピンコーティングする過程を示す断面説明図であ
る。
【図7】従来の回路パターン形成用ガラス基板の部分拡
大断面図である。
【図8】従来のパターン形成用ガラス基板の部分拡大断
面図である。
【符号の説明】
1 ガラス基板 2 凹部 3 端面 4 パターン形成領域 5 段差部 7 レジスト膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 上面および/または下面において、外周
    の端面から所定距離だけ内側の少なくともパターン形成
    領域となる部分に凹部を形成することにより、当該パタ
    ーン形成領域の周囲に段差部が形成されてなるパターン
    形成用基板。
  2. 【請求項2】 前記段差部の基板外周からの幅が1〜2
    mm程度である請求項1記載のパターン形成用基板。
  3. 【請求項3】 前記凹部のパターン形成領域における深
    さが0.1〜0.5mm程度である請求項1または2記
    載のパターン形成用基板。
  4. 【請求項4】 前記凹部の底面と段差部の内壁面とのあ
    いだの境界部分が曲面によって形成されてなる請求項
    1、2または3記載のパターン形成用基板。
  5. 【請求項5】 前記凹部のパターン形成領域における表
    面粗さが0.01〜0.05mm程度である請求項1、
    2、3または4記載のパターン形成用基板。
  6. 【請求項6】 基板の上面および/または下面におい
    て、外周の端面に沿って所定幅のループ状部分にレジス
    ト膜を形成し、当該ループ状部分よりも内側の少なくと
    もパターン形成領域を含む部分を所定の深さだけエッチ
    ングし、ついで前記レジスト膜を除去することを特徴と
    するパターン形成用基板の製法。
JP33397997A 1997-12-04 1997-12-04 パターン形成用基板およびその製法 Pending JPH11168040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33397997A JPH11168040A (ja) 1997-12-04 1997-12-04 パターン形成用基板およびその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33397997A JPH11168040A (ja) 1997-12-04 1997-12-04 パターン形成用基板およびその製法

Publications (1)

Publication Number Publication Date
JPH11168040A true JPH11168040A (ja) 1999-06-22

Family

ID=18272141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33397997A Pending JPH11168040A (ja) 1997-12-04 1997-12-04 パターン形成用基板およびその製法

Country Status (1)

Country Link
JP (1) JPH11168040A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018926B2 (en) 2002-06-14 2006-03-28 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
US7022614B2 (en) 2002-04-18 2006-04-04 Oki Electric Industry Co., Ltd. Method of etching back of semiconductor wafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022614B2 (en) 2002-04-18 2006-04-04 Oki Electric Industry Co., Ltd. Method of etching back of semiconductor wafer
US7018926B2 (en) 2002-06-14 2006-03-28 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US6534384B2 (en) Method for manufacturing SOI wafer including heat treatment in an oxidizing atmosphere
US6291315B1 (en) Method for etching trench in manufacturing semiconductor devices
US7319073B2 (en) Method of reducing silicon damage around laser marking region of wafers in STI CMP process
US6090688A (en) Method for fabricating an SOI substrate
JPH10223497A (ja) 貼り合わせ基板の作製方法
JPH11168040A (ja) パターン形成用基板およびその製法
KR20000047991A (ko) 웨이퍼 에지상에 흑색 실리콘이 형성되는 것을 방지하기위한 방법 및 장치
US20040067654A1 (en) Method of reducing wafer etching defect
JPH07240360A (ja) 薬液塗布装置
JPH08274286A (ja) Soi基板の製造方法
JPH03101128A (ja) 半導体チップの製造方法
JPH04206626A (ja) 周辺レジスト除去方法
JPS60161767A (ja) 自動回転塗布機
JP2793554B2 (ja) 半導体装置の製造方法
JPH0341716A (ja) 半導体装置の製造方法
KR100615083B1 (ko) 스핀 코터 및 이를 이용한 웨이퍼 에지 포토레지스트 제거방법
JPH10312980A (ja) 半導体装置の製造方法
KR20070069891A (ko) 웨이퍼 에지의 드롭 파티클 감소 방법
KR100798802B1 (ko) 반도체소자의 소자분리막 형성방법
JPH02237066A (ja) 半導体装置の製造方法
KR100214080B1 (ko) 반도체 장치 제조방법
JP3677956B2 (ja) 半導体装置の製造方法
KR100618768B1 (ko) 반도체 소자의 제조 방법
US20020106445A1 (en) Chemical liquid coating device and chemical liquid coating method
JP2003273004A (ja) 半導体装置の製造方法