JP3558624B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP3558624B2 JP3558624B2 JP2002173691A JP2002173691A JP3558624B2 JP 3558624 B2 JP3558624 B2 JP 3558624B2 JP 2002173691 A JP2002173691 A JP 2002173691A JP 2002173691 A JP2002173691 A JP 2002173691A JP 3558624 B2 JP3558624 B2 JP 3558624B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- polishing
- area
- effective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 description 62
- 239000002002 slurry Substances 0.000 description 21
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 235000019589 hardness Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の製造方法、詳しくはＣＭＰ処理を有するＬＳＩデバイスの製造方法に関するものである。
【０００２】
【従来の技術】
図３は従来のＣＶＤ酸化膜を成膜したＲＯＳ（Ｒｏｌｌ ｏｆｆ ｓｔａｒｔｉｎｇ ｐｏｉｎｔ：ウエハ平面端からウエハ端の長さ）の短いウエハの部分断面図、図４はそのウエハにおけるＣＭＰを実施した際の研磨レートのウエハ面内分布を表す図である。
【０００３】
図３において、１はウエハ、２はそのウエハの平面領域、３はウエハ平面端、４はウエハ端、５はそのＲＯＳである。
【０００４】
図３、図４の例では、研磨レートの分布はウエハエッジ部にて高い特徴を持っていることが判る。結論として、従来技術では面内にて研磨レートが一律でないことを表している。理想としては研磨レートの面内均一性が良好であることが望ましく、均一性が悪い状況でデバイスのＣＭＰ処理を実際に行うと、研磨後の被研磨膜の残膜厚が不均一になるという問題があった。
【０００５】
加えて、図４は硬度の異なる研磨パッドを用いた場合の、研磨レートのウエハ面内分布を表している。現在、一般的に使用されている軟質な研磨パッド（図４実線）に比べ、硬質なパッド（図４破線）では研磨レートの面内均一性が悪いことが判る。デバイスチップ内部の平坦性を改善するのに硬質パッドは有効であることが明らかになっているが、研磨レートのウエハ面内均一性が悪化することが問題になっていたため、従来の軟質パッドなみに均一性を改善する必要がある。
【０００６】
【発明が解決しようとする課題】
上記した研磨レートのウエハ面内均一性を悪化させる原因の１つとして、ウエハ平面全体への研磨スラリーの供給不足が想定されている。
【０００７】
図３に示すように、従来のウエハ端の断面形状はウエハ表面における平面を極力確保する目的から、ウエハ端約０．７ｍｍ（７００μｍ）まで平面を有しており、そのウエハ平面端３からウエハ端４においては半球面を有している。
【０００８】
ウエハ平面端３からウエハ端４の長さ（ＲＯＳ）５が小さいために、ウエハ−研磨パッド間の接触角は大きくなり、ウエハ中心に向けて流れようとする研磨スラリーを堰き止める現象が生じ、そのため研磨スラリーの供給不足が生じるという問題があった。
【０００９】
本発明は、上記状況に鑑み、ウエハ−研磨パッド間の接触角を小さくし、ＣＭＰ研磨レートの均一性を改善することにより、研磨スラリー供給不足を解消することができる半導体素子の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体素子の製造方法において、ウエハエッジ形状の仕様として、ウエハ平面端からウエハ端までの面取り長を８００〜１０００μｍとしたウエハを使用し、ＣＭＰ研磨時にウエハ−研磨パッド間の接触角を小さくし、ＣＭＰ研磨レートのウエハ面内均一性を改善するようにする。
【００１１】
〔２〕ウエハの有効チップ領域全体においてレジストパターンを形成する工程と、レジストの無いチップ未使用領域に対してドライまたはウエットのエッチング技術を用いて、有効チップ領域全体とチップ未使用領域の間に段差を形成する工程と、前記段差を有した構造のウエハを用いてＣＭＰ工程を施すことにより、ＣＭＰ研磨レートのウエハ面内均一性を改善するようにする。
【００１２】
〔３〕半導体素子の製造方法において、ウエハの有効チップ領域においてチップサイズと同じ寸法のレジストパターンをチップ上に形成する工程と、有効チップ領域に隣接する未使用領域においてチップサイズと同じ寸法のレジストパターンをダミーチップとして形成する工程を合わせて実施し、その後、レジストの無いチップ未使用領域に対してドライまたはウエットのエッチング技術を用いて、有効チップ以外のチップ未使用領域ならびにウエハの有効チップ領域間に存在するグリッドライン部に段差を形成する工程と、前記段差を有した構造のウエハを用いて、ＣＭＰ工程を施すことにより、ＣＭＰ研磨レートのウエハ面内均一性を改善するようにする。
【００１３】
【発明の実施の形態】
以下、本発明の実施例について図面を参照しながら説明する。
【００１４】
図１は本発明の第１実施例を示すＲＯＳの長いウエハの研磨態様を示す図、図２は本発明の第１実施例を示すＲＯＳの長いウエハのＣＭＰを実施した際の研磨レートのウエハ面内分布図である。
【００１５】
図１において、１００はウエハ、１０１はそのウエハの平面領域（有効チップ領域）、１０２はウエハ平面端、１０３はウエハ端、１０４はＲＯＳ（平面端１０２からウエハ端１０３までの長さであり、ここでは、８００〜１０００μｍ）、１０５は研磨パッドである。
【００１６】
この実施例では、ウエハエッジ形状の仕様として、ＲＯＳ１０４は、例えば８００μｍと長くする。つまり、従来の７００μｍのＲＯＳより長く、８００〜１０００μｍとして、ウエハ−研磨パッド間の接触角が小さくなるように改善し、このウエハを用いて、ＣＭＰを実施する。
【００１７】
このように、第１実施例を構成したので、以下のような効果を奏することができる。
【００１８】
この実施例では、ウエハ−研磨パッド間の接触角が小さいため、ウエハ平面全体への研磨スラリーの供給不足が改善される。そのため、研磨レートのウエハ面内均一性の改善を図ることが可能になる。
【００１９】
図２に示した本発明の第１実施例のＲＯＳの長いウエハの研磨レート分布図と図４に示した従来のＲＯＳの短いウエハの研磨レート分布図を対比すると明らかなように、両者の硬質、軟質パッドにおける研磨レートの面内分布を調べた結果、本発明の実施例のＲＯＳの長い仕様のウエハの方が、従来のＲＯＳの短い仕様のウエハより均一性が良好であることが分かる。特に、硬質パッド（点線）ではウエハ面内均一性の改善効果がさらに大きくなっていることが分かる。
【００２０】
次に、本発明の第２実施例について説明する。
【００２１】
図５は本発明の第２実施例を示すウエハの全体平面図であり、図５（ａ）はウエハの有効チップ領域を示す平面図、図５（ｂ）はそのウエハの有効チップ領域へのレジストパターンを示す平面図、図６はそのウエハの要部断面図である。
【００２２】
この実施例では、図５（ａ）に示したウエハ２００の有効チップ領域２０１において、図５（ｂ）に示すように、レジストパターン２０４を形成し、その後、レジストの無いチップ未使用領域２０２に対してドライまたはウエットのエッチング技術を用いて、ウエハ２００の有効チップ領域２０１の表面とチップ未使用領域２０２の間に段差２０３（図６参照）を形成する加工を実施する。その段差２０３を有した構造のウエハを用いてＣＭＰ工程を実施する。
【００２３】
このように、第２実施例を構成したので、以下のような効果を奏することができる。
【００２４】
ウエハ２００の有効チップ領域２０１とチップ未使用領域２０２の間に段差２０３を設けることにより、有効チップ領域２０１での研磨スラリー回り込みは従来の段差無しの構造に比べ改善される。このため、ＣＭＰ研磨レートのウエハ面内均一性の改善が図られ、ウエハ研磨後の残膜厚均一性の改善が期待できる。
【００２５】
次に、本発明の第３実施例について説明する。
【００２６】
図７は本発明の第３実施例を示すウエハの全体平面図であり、図７（ａ）はウエハの有効チップ領域を示す平面図、図７（ｂ）はダミーチップを付加した状態を示すウエハの平面図、図８はそのウエハの要部断面図である。
【００２７】
この実施例では、ウエハ３００上の有効チップ領域３０１において、チップサイズと同じ寸法のレジストパターン３０５をチップ上に形成する。その際、有効チップ領域３０１に隣接する未使用領域３０２においてチップサイズと同じ寸法のレジストパターンをダミーチップ３０４として、図７（ｂ）に示すように、同配列で形成する。
【００２８】
その後、レジストの無いチップ未使用領域３０７とグリッドライン３０６に対してドライまたはウエットのエッチング技術を用いて、有効チップ領域３０１の平面ならびにダミーチップ３０４を配置した領域と、レジストの無いチップ未使用領域３０７の間に段差３０３を形成する加工を実施する。この段差３０３を有した構造のウエハを用いてＣＭＰ工程を実施する。
【００２９】
このように、第３実施例を構成したので、以下のような効果を奏することができる。
【００３０】
有効チップ領域３０１に隣接する未使用領域３０２においてチップサイズと同じ寸法のレジストパターンをダミーチップ３０４として同配列で形成するようにしたので、有効チップ領域と未使用領域との間に段差が形成されることはなく、チップ全てにおいて安定した研磨レートが期待できる。
【００３１】
また、レジストの無いウエハの未使用領域３０７に段差３０３を設けることで、有効チップ領域３０１での研磨スラリー回り込みは従来技術の段差無しの構造に比べ改善することができる。なおかつ、グリッドライン３０６において段差３０３が形成されているため、この段差３０３内部にて研磨スラリーを流すことが可能になる。
【００３２】
したがって、第２実施例よりもさらにＣＭＰ研磨レートの面内均一性の改善が図られ、研磨後の残膜厚均一性改善が期待できる。また、第２の実施例ではウエハエッジ付近の有効チップを対象に研磨レートが上昇する懸念があったが、第３の実施例では、有効チップに隣接する未使用領域においてダミーチップを配置して、有効チップ領域と未使用領域の間に段差を形成しないため、有効チップ全てにおいて安定した研磨レートが期待できる。
【００３３】
次に、本発明の第４実施例について説明する。
【００３４】
図９は本発明の第４実施例を示すウエハの全体平面図であり、図９（ａ）はウエハの有効チップ領域を示す平面図、図９（ｂ）はグリッドラインを有するウエハの平面図、図１０はそのウエハの要部断面図である。
【００３５】
この実施例では、ウエハ４００上の有効チップ領域４０１間に存在するグリッドライン４０２に対して溝深さ数十μｍの設定でダイシングを実施し、グリッドライン４０２に溝４０３を形成する。この溝４０３を有した構造のウエハを用いてＣＭＰ工程を実施する。
【００３６】
このように、第４実施例を構成したので、以下のような効果を奏することができる。
【００３７】
ウエハ４００の有効チップ領域４０１とチップ未使用領域４０４の間に段差４０５を設けることで、有効チップ領域４０１での研磨スラリー回り込みは、従来技術の段差無しの構造に比べ改善することができる。かつ、グリッドライン４０２においても、ダイシングの実施による溝４０３が形成されているため、この溝４０３内部にて研磨スラリーを流すことが可能になる。第３実施例に比べホトリソの工程が削減できるためコスト低減が期待できる。
【００３８】
また、溝４０３の形成にダイシングを用いるため、エッチングに比べ、短時間で深い溝が形成できる。溝４０３の深さが深いほど研磨スラリーの溝４０３内部流量が増えるため、結果としてはさらにＣＭＰ研磨レートのウエハ面内均一性の改善が図られ、研磨後の残膜厚均一性改善が期待できる。
【００３９】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００４０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【００４１】
（１）ウエハ−研磨パッド間の接触角が小さいため、ウエハ平面全体への研磨スラリーの供給不足が改善される。そのため、研磨レートのウエハ面内均一性の改善を図ることが可能になる。
【００４２】
（２）ウエハの有効チップ領域とチップ未使用領域の間に段差を設けることにより、有効チップ領域での研磨スラリー回り込みは従来の段差無しの構造に比べ改善される。このため、ＣＭＰ研磨レートのウエハ面内均一性の改善が図られ、ウエハ研磨後の残膜厚均一性の改善が期待できる。
【００４３】
（３）有効チップ領域に隣接する未使用領域においてチップサイズと同じ寸法のレジストパターンをダミーチップとして同配列で形成するようにしたので、ウエハの有効チップ領域とチップ未使用領域の間に段差が形成されることはなく、チップ全てにおいて安定した研磨レートが期待できる。
【００４４】
また、レジストの無いウエハの未使用領域に段差を設けることで、有効チップ領域での研磨スラリー回り込みは従来技術の段差無しの構造に比べ改善することができる。
【００４５】
（４）ウエハの有効チップ領域とチップ未使用領域の間に段差を設けることで、有効チップ領域での研磨スラリー回り込みは、従来技術の段差無しの構造に比べ改善することができる。かつ、グリッドラインにおいても、ダイシングの実施による溝が形成されているため、この溝の内部にて研磨スラリーを流すことが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すＲＯＳの長いウエハの研磨態様を示す図である。
【図２】本発明の第１実施例を示すＲＯＳの長いウエハのＣＭＰを実施した際の研磨レートのウエハ面内分布図である。
【図３】従来のＣＶＤ酸化膜を成膜したＲＯＳの短いウエハの部分断面図である。
【図４】従来のウエハにおけるＣＭＰを実施した際の研磨レートのウエハ面内分布を表す図である。
【図５】本発明の第２実施例を示すウエハの全体平面図である。
【図６】本発明の第２実施例を示すウエハの要部断面図である。
【図７】本発明の第３実施例を示すウエハの全体平面図である。
【図８】本発明の第３実施例を示すウエハの要部断面図である。
【図９】本発明の第４実施例を示すウエハの全体平面図である。
【図１０】本発明の第４実施例を示すウエハの要部断面図である。
【符号の説明】
１００，２００，３００，４００ ウエハ
１０１，２０１，３０１，４０１ 平面領域（有効チップ領域）
１０２ ウエハ平面端
１０３ ウエハ端
１０４ ＲＯＳ（平面端からウエハ端の長さ）
１０５ 研磨パッド
２０４，３０５ レジストパターン
２０２，３０７ レジストの無いチップ未使用領域
２０３，３０３，４０５ 段差
３０２ 有効チップ領域に隣接する未使用領域
３０４ ダミーチップ
３０６，４０２ グリッドライン
４０３ 溝
４０４ チップ未使用領域
【発明の属する技術分野】
本発明は、半導体素子の製造方法、詳しくはＣＭＰ処理を有するＬＳＩデバイスの製造方法に関するものである。
【０００２】
【従来の技術】
図３は従来のＣＶＤ酸化膜を成膜したＲＯＳ（Ｒｏｌｌ ｏｆｆ ｓｔａｒｔｉｎｇ ｐｏｉｎｔ：ウエハ平面端からウエハ端の長さ）の短いウエハの部分断面図、図４はそのウエハにおけるＣＭＰを実施した際の研磨レートのウエハ面内分布を表す図である。
【０００３】
図３において、１はウエハ、２はそのウエハの平面領域、３はウエハ平面端、４はウエハ端、５はそのＲＯＳである。
【０００４】
図３、図４の例では、研磨レートの分布はウエハエッジ部にて高い特徴を持っていることが判る。結論として、従来技術では面内にて研磨レートが一律でないことを表している。理想としては研磨レートの面内均一性が良好であることが望ましく、均一性が悪い状況でデバイスのＣＭＰ処理を実際に行うと、研磨後の被研磨膜の残膜厚が不均一になるという問題があった。
【０００５】
加えて、図４は硬度の異なる研磨パッドを用いた場合の、研磨レートのウエハ面内分布を表している。現在、一般的に使用されている軟質な研磨パッド（図４実線）に比べ、硬質なパッド（図４破線）では研磨レートの面内均一性が悪いことが判る。デバイスチップ内部の平坦性を改善するのに硬質パッドは有効であることが明らかになっているが、研磨レートのウエハ面内均一性が悪化することが問題になっていたため、従来の軟質パッドなみに均一性を改善する必要がある。
【０００６】
【発明が解決しようとする課題】
上記した研磨レートのウエハ面内均一性を悪化させる原因の１つとして、ウエハ平面全体への研磨スラリーの供給不足が想定されている。
【０００７】
図３に示すように、従来のウエハ端の断面形状はウエハ表面における平面を極力確保する目的から、ウエハ端約０．７ｍｍ（７００μｍ）まで平面を有しており、そのウエハ平面端３からウエハ端４においては半球面を有している。
【０００８】
ウエハ平面端３からウエハ端４の長さ（ＲＯＳ）５が小さいために、ウエハ−研磨パッド間の接触角は大きくなり、ウエハ中心に向けて流れようとする研磨スラリーを堰き止める現象が生じ、そのため研磨スラリーの供給不足が生じるという問題があった。
【０００９】
本発明は、上記状況に鑑み、ウエハ−研磨パッド間の接触角を小さくし、ＣＭＰ研磨レートの均一性を改善することにより、研磨スラリー供給不足を解消することができる半導体素子の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体素子の製造方法において、ウエハエッジ形状の仕様として、ウエハ平面端からウエハ端までの面取り長を８００〜１０００μｍとしたウエハを使用し、ＣＭＰ研磨時にウエハ−研磨パッド間の接触角を小さくし、ＣＭＰ研磨レートのウエハ面内均一性を改善するようにする。
【００１１】
〔２〕ウエハの有効チップ領域全体においてレジストパターンを形成する工程と、レジストの無いチップ未使用領域に対してドライまたはウエットのエッチング技術を用いて、有効チップ領域全体とチップ未使用領域の間に段差を形成する工程と、前記段差を有した構造のウエハを用いてＣＭＰ工程を施すことにより、ＣＭＰ研磨レートのウエハ面内均一性を改善するようにする。
【００１２】
〔３〕半導体素子の製造方法において、ウエハの有効チップ領域においてチップサイズと同じ寸法のレジストパターンをチップ上に形成する工程と、有効チップ領域に隣接する未使用領域においてチップサイズと同じ寸法のレジストパターンをダミーチップとして形成する工程を合わせて実施し、その後、レジストの無いチップ未使用領域に対してドライまたはウエットのエッチング技術を用いて、有効チップ以外のチップ未使用領域ならびにウエハの有効チップ領域間に存在するグリッドライン部に段差を形成する工程と、前記段差を有した構造のウエハを用いて、ＣＭＰ工程を施すことにより、ＣＭＰ研磨レートのウエハ面内均一性を改善するようにする。
【００１３】
【発明の実施の形態】
以下、本発明の実施例について図面を参照しながら説明する。
【００１４】
図１は本発明の第１実施例を示すＲＯＳの長いウエハの研磨態様を示す図、図２は本発明の第１実施例を示すＲＯＳの長いウエハのＣＭＰを実施した際の研磨レートのウエハ面内分布図である。
【００１５】
図１において、１００はウエハ、１０１はそのウエハの平面領域（有効チップ領域）、１０２はウエハ平面端、１０３はウエハ端、１０４はＲＯＳ（平面端１０２からウエハ端１０３までの長さであり、ここでは、８００〜１０００μｍ）、１０５は研磨パッドである。
【００１６】
この実施例では、ウエハエッジ形状の仕様として、ＲＯＳ１０４は、例えば８００μｍと長くする。つまり、従来の７００μｍのＲＯＳより長く、８００〜１０００μｍとして、ウエハ−研磨パッド間の接触角が小さくなるように改善し、このウエハを用いて、ＣＭＰを実施する。
【００１７】
このように、第１実施例を構成したので、以下のような効果を奏することができる。
【００１８】
この実施例では、ウエハ−研磨パッド間の接触角が小さいため、ウエハ平面全体への研磨スラリーの供給不足が改善される。そのため、研磨レートのウエハ面内均一性の改善を図ることが可能になる。
【００１９】
図２に示した本発明の第１実施例のＲＯＳの長いウエハの研磨レート分布図と図４に示した従来のＲＯＳの短いウエハの研磨レート分布図を対比すると明らかなように、両者の硬質、軟質パッドにおける研磨レートの面内分布を調べた結果、本発明の実施例のＲＯＳの長い仕様のウエハの方が、従来のＲＯＳの短い仕様のウエハより均一性が良好であることが分かる。特に、硬質パッド（点線）ではウエハ面内均一性の改善効果がさらに大きくなっていることが分かる。
【００２０】
次に、本発明の第２実施例について説明する。
【００２１】
図５は本発明の第２実施例を示すウエハの全体平面図であり、図５（ａ）はウエハの有効チップ領域を示す平面図、図５（ｂ）はそのウエハの有効チップ領域へのレジストパターンを示す平面図、図６はそのウエハの要部断面図である。
【００２２】
この実施例では、図５（ａ）に示したウエハ２００の有効チップ領域２０１において、図５（ｂ）に示すように、レジストパターン２０４を形成し、その後、レジストの無いチップ未使用領域２０２に対してドライまたはウエットのエッチング技術を用いて、ウエハ２００の有効チップ領域２０１の表面とチップ未使用領域２０２の間に段差２０３（図６参照）を形成する加工を実施する。その段差２０３を有した構造のウエハを用いてＣＭＰ工程を実施する。
【００２３】
このように、第２実施例を構成したので、以下のような効果を奏することができる。
【００２４】
ウエハ２００の有効チップ領域２０１とチップ未使用領域２０２の間に段差２０３を設けることにより、有効チップ領域２０１での研磨スラリー回り込みは従来の段差無しの構造に比べ改善される。このため、ＣＭＰ研磨レートのウエハ面内均一性の改善が図られ、ウエハ研磨後の残膜厚均一性の改善が期待できる。
【００２５】
次に、本発明の第３実施例について説明する。
【００２６】
図７は本発明の第３実施例を示すウエハの全体平面図であり、図７（ａ）はウエハの有効チップ領域を示す平面図、図７（ｂ）はダミーチップを付加した状態を示すウエハの平面図、図８はそのウエハの要部断面図である。
【００２７】
この実施例では、ウエハ３００上の有効チップ領域３０１において、チップサイズと同じ寸法のレジストパターン３０５をチップ上に形成する。その際、有効チップ領域３０１に隣接する未使用領域３０２においてチップサイズと同じ寸法のレジストパターンをダミーチップ３０４として、図７（ｂ）に示すように、同配列で形成する。
【００２８】
その後、レジストの無いチップ未使用領域３０７とグリッドライン３０６に対してドライまたはウエットのエッチング技術を用いて、有効チップ領域３０１の平面ならびにダミーチップ３０４を配置した領域と、レジストの無いチップ未使用領域３０７の間に段差３０３を形成する加工を実施する。この段差３０３を有した構造のウエハを用いてＣＭＰ工程を実施する。
【００２９】
このように、第３実施例を構成したので、以下のような効果を奏することができる。
【００３０】
有効チップ領域３０１に隣接する未使用領域３０２においてチップサイズと同じ寸法のレジストパターンをダミーチップ３０４として同配列で形成するようにしたので、有効チップ領域と未使用領域との間に段差が形成されることはなく、チップ全てにおいて安定した研磨レートが期待できる。
【００３１】
また、レジストの無いウエハの未使用領域３０７に段差３０３を設けることで、有効チップ領域３０１での研磨スラリー回り込みは従来技術の段差無しの構造に比べ改善することができる。なおかつ、グリッドライン３０６において段差３０３が形成されているため、この段差３０３内部にて研磨スラリーを流すことが可能になる。
【００３２】
したがって、第２実施例よりもさらにＣＭＰ研磨レートの面内均一性の改善が図られ、研磨後の残膜厚均一性改善が期待できる。また、第２の実施例ではウエハエッジ付近の有効チップを対象に研磨レートが上昇する懸念があったが、第３の実施例では、有効チップに隣接する未使用領域においてダミーチップを配置して、有効チップ領域と未使用領域の間に段差を形成しないため、有効チップ全てにおいて安定した研磨レートが期待できる。
【００３３】
次に、本発明の第４実施例について説明する。
【００３４】
図９は本発明の第４実施例を示すウエハの全体平面図であり、図９（ａ）はウエハの有効チップ領域を示す平面図、図９（ｂ）はグリッドラインを有するウエハの平面図、図１０はそのウエハの要部断面図である。
【００３５】
この実施例では、ウエハ４００上の有効チップ領域４０１間に存在するグリッドライン４０２に対して溝深さ数十μｍの設定でダイシングを実施し、グリッドライン４０２に溝４０３を形成する。この溝４０３を有した構造のウエハを用いてＣＭＰ工程を実施する。
【００３６】
このように、第４実施例を構成したので、以下のような効果を奏することができる。
【００３７】
ウエハ４００の有効チップ領域４０１とチップ未使用領域４０４の間に段差４０５を設けることで、有効チップ領域４０１での研磨スラリー回り込みは、従来技術の段差無しの構造に比べ改善することができる。かつ、グリッドライン４０２においても、ダイシングの実施による溝４０３が形成されているため、この溝４０３内部にて研磨スラリーを流すことが可能になる。第３実施例に比べホトリソの工程が削減できるためコスト低減が期待できる。
【００３８】
また、溝４０３の形成にダイシングを用いるため、エッチングに比べ、短時間で深い溝が形成できる。溝４０３の深さが深いほど研磨スラリーの溝４０３内部流量が増えるため、結果としてはさらにＣＭＰ研磨レートのウエハ面内均一性の改善が図られ、研磨後の残膜厚均一性改善が期待できる。
【００３９】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００４０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【００４１】
（１）ウエハ−研磨パッド間の接触角が小さいため、ウエハ平面全体への研磨スラリーの供給不足が改善される。そのため、研磨レートのウエハ面内均一性の改善を図ることが可能になる。
【００４２】
（２）ウエハの有効チップ領域とチップ未使用領域の間に段差を設けることにより、有効チップ領域での研磨スラリー回り込みは従来の段差無しの構造に比べ改善される。このため、ＣＭＰ研磨レートのウエハ面内均一性の改善が図られ、ウエハ研磨後の残膜厚均一性の改善が期待できる。
【００４３】
（３）有効チップ領域に隣接する未使用領域においてチップサイズと同じ寸法のレジストパターンをダミーチップとして同配列で形成するようにしたので、ウエハの有効チップ領域とチップ未使用領域の間に段差が形成されることはなく、チップ全てにおいて安定した研磨レートが期待できる。
【００４４】
また、レジストの無いウエハの未使用領域に段差を設けることで、有効チップ領域での研磨スラリー回り込みは従来技術の段差無しの構造に比べ改善することができる。
【００４５】
（４）ウエハの有効チップ領域とチップ未使用領域の間に段差を設けることで、有効チップ領域での研磨スラリー回り込みは、従来技術の段差無しの構造に比べ改善することができる。かつ、グリッドラインにおいても、ダイシングの実施による溝が形成されているため、この溝の内部にて研磨スラリーを流すことが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すＲＯＳの長いウエハの研磨態様を示す図である。
【図２】本発明の第１実施例を示すＲＯＳの長いウエハのＣＭＰを実施した際の研磨レートのウエハ面内分布図である。
【図３】従来のＣＶＤ酸化膜を成膜したＲＯＳの短いウエハの部分断面図である。
【図４】従来のウエハにおけるＣＭＰを実施した際の研磨レートのウエハ面内分布を表す図である。
【図５】本発明の第２実施例を示すウエハの全体平面図である。
【図６】本発明の第２実施例を示すウエハの要部断面図である。
【図７】本発明の第３実施例を示すウエハの全体平面図である。
【図８】本発明の第３実施例を示すウエハの要部断面図である。
【図９】本発明の第４実施例を示すウエハの全体平面図である。
【図１０】本発明の第４実施例を示すウエハの要部断面図である。
【符号の説明】
１００，２００，３００，４００ ウエハ
１０１，２０１，３０１，４０１ 平面領域（有効チップ領域）
１０２ ウエハ平面端
１０３ ウエハ端
１０４ ＲＯＳ（平面端からウエハ端の長さ）
１０５ 研磨パッド
２０４，３０５ レジストパターン
２０２，３０７ レジストの無いチップ未使用領域
２０３，３０３，４０５ 段差
３０２ 有効チップ領域に隣接する未使用領域
３０４ ダミーチップ
３０６，４０２ グリッドライン
４０３ 溝
４０４ チップ未使用領域
Claims (1)
- エッジ部分が面取り加工されたウエハの有効チップ領域においてチップサイズと同じ寸法のレジストパターンをチップ上に形成する工程と、有効チップ領域に隣接するチップ未使用領域においてチップサイズと同じ寸法のレジストパターンをダミーチップとして形成する工程を合わせて実施し、その後、レジストの無いチップ未使用領域に対してドライまたはウエットのエッチング技術を用いて、有効チップ領域以外のチップ未使用領域ならびにウエハの有効チップ領域間に存在するグリットライン部に段差を形成する工程と、前記段差を有した構造のウエハを用いてCMP工程を施すことを特徴とする半導体素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173691A JP3558624B2 (ja) | 2002-06-14 | 2002-06-14 | 半導体素子の製造方法 |
| US10/366,442 US7018926B2 (en) | 2002-06-14 | 2003-02-14 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002173691A JP3558624B2 (ja) | 2002-06-14 | 2002-06-14 | 半導体素子の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004089170A Division JP2004200725A (ja) | 2004-03-25 | 2004-03-25 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022697A JP2004022697A (ja) | 2004-01-22 |
| JP3558624B2 true JP3558624B2 (ja) | 2004-08-25 |
Family
ID=29727932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002173691A Expired - Fee Related JP3558624B2 (ja) | 2002-06-14 | 2002-06-14 | 半導体素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7018926B2 (ja) |
| JP (1) | JP3558624B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9136105B2 (en) * | 2008-06-30 | 2015-09-15 | United Microelectronics Corp. | Bevel etcher |
| JP5548173B2 (ja) * | 2011-08-31 | 2014-07-16 | 株式会社東芝 | 半導体基板及びその製造方法 |
| US9728415B2 (en) * | 2013-12-19 | 2017-08-08 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of wafer thinning involving edge trimming and CMP |
| US10464184B2 (en) * | 2014-05-07 | 2019-11-05 | Applied Materials, Inc. | Modifying substrate thickness profiles |
| JP6991663B2 (ja) * | 2018-01-05 | 2022-01-12 | 株式会社ディスコ | 加工方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0385732A (ja) | 1989-08-29 | 1991-04-10 | Sharp Corp | 回路パターン形成用ガラス基板 |
| JP2812405B2 (ja) * | 1991-03-15 | 1998-10-22 | 信越半導体株式会社 | 半導体基板の製造方法 |
| JPH0562951A (ja) | 1991-09-02 | 1993-03-12 | Fujitsu Ltd | 接着型ｓｏｉ基板用支持基板 |
| JPH05181161A (ja) | 1991-12-27 | 1993-07-23 | Matsushita Electric Ind Co Ltd | パターン形成用ガラス基板 |
| US5624299A (en) * | 1993-12-27 | 1997-04-29 | Applied Materials, Inc. | Chemical mechanical polishing apparatus with improved carrier and method of use |
| US5679610A (en) | 1994-12-15 | 1997-10-21 | Kabushiki Kaisha Toshiba | Method of planarizing a semiconductor workpiece surface |
| US5926713A (en) * | 1996-04-17 | 1999-07-20 | Advanced Micro Devices, Inc. | Method for achieving global planarization by forming minimum mesas in large field areas |
| US5948697A (en) * | 1996-05-23 | 1999-09-07 | Lsi Logic Corporation | Catalytic acceleration and electrical bias control of CMP processing |
| JPH09323261A (ja) | 1996-05-31 | 1997-12-16 | Fujitsu Ltd | ウェハー研磨装置及びそれを用いた半導体装置の製造方法 |
| JPH11162896A (ja) | 1997-11-28 | 1999-06-18 | Naoetsu Electronics Co Ltd | シリコン半導体ウエハ |
| JPH11168040A (ja) | 1997-12-04 | 1999-06-22 | Advanced Display Inc | パターン形成用基板およびその製法 |
| US6117778A (en) * | 1998-02-11 | 2000-09-12 | International Business Machines Corporation | Semiconductor wafer edge bead removal method and tool |
| JP2000021882A (ja) | 1998-07-01 | 2000-01-21 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| JP2001338852A (ja) | 2000-05-30 | 2001-12-07 | Nippon Steel Corp | 端部に段差と曲面を有する半導体ウェーハとその加工方法 |
-
2002
- 2002-06-14 JP JP2002173691A patent/JP3558624B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-14 US US10/366,442 patent/US7018926B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030232502A1 (en) | 2003-12-18 |
| JP2004022697A (ja) | 2004-01-22 |
| US7018926B2 (en) | 2006-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4836304B2 (ja) | 半導体装置 | |
| KR100190048B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| TW398053B (en) | Manufacturing of shallow trench isolation | |
| JP3558624B2 (ja) | 半導体素子の製造方法 | |
| JP5113974B2 (ja) | マイクロ電子デバイスにおける均一な研磨の方法 | |
| TW200409229A (en) | Apparatus and method for fabricating semiconductor devices | |
| US6545336B2 (en) | Semiconductor device, and method of manufacturing the same | |
| US7189155B2 (en) | Polishing body, polishing apparatus, semiconductor device, and semiconductor device manufacturing method | |
| US6190999B1 (en) | Method for fabricating a shallow trench isolation structure | |
| US6824452B1 (en) | Polishing pad and process of chemical mechanical use thereof | |
| JPH11135617A (ja) | 素子分離領域の形成方法 | |
| JP2002158198A (ja) | 半導体素子の製造方法 | |
| JP2008200771A (ja) | 基体研磨方法、半導体装置及びその製造方法 | |
| US6284647B1 (en) | Method to improve the uniformity of chemical mechanical polishing | |
| KR100781871B1 (ko) | 반도체 소자 격리막 형성 방법 | |
| JP2004200725A (ja) | 半導体素子の製造方法 | |
| JP2915419B2 (ja) | 半導体装置及びその製造方法 | |
| JP3141938B2 (ja) | 半導体装置の製造方法 | |
| KR100536805B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH08192353A (ja) | 半導体ウェーハの研磨装置およびその製造方法 | |
| US20060252266A1 (en) | Cmp process of high selectivity | |
| JP2009081453A (ja) | 半導体装置 | |
| CN116110799A (zh) | 一种晶圆键合结构及其形成方法 | |
| US7294573B1 (en) | Method for controlling poly 1 thickness and uniformity in a memory array fabrication process | |
| JP2000176825A (ja) | 半導体ウエハ用研磨パッドおよび研磨装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |