JPH11135617A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPH11135617A JPH11135617A JP31623997A JP31623997A JPH11135617A JP H11135617 A JPH11135617 A JP H11135617A JP 31623997 A JP31623997 A JP 31623997A JP 31623997 A JP31623997 A JP 31623997A JP H11135617 A JPH11135617 A JP H11135617A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- film
- oxide film
- abrasive grains
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 ＣＭＰによるトレンチ素子分離形成におい
て、エッチバック等の工程を増すことなく、生産性を確
保したまま、マイクロ・ディッシングを２０ｎｍ以下に
抑制してトレンチ素子分離部の平坦性を向上する研磨方
法を提供する。 【解決手段】 ＣＭＰによるトレンチ素子分離形成にお
いて、半導体基板１上に形成されたシリコン窒化膜４パ
ターンをマスクにして、半導体基板１に素子分離用トレ
ンチ部２を形成し、つぎに全面にシリコン酸化膜３を堆
積し、シリコン酸化膜３に研磨を施す際、研磨の前半に
粒子径の大きな研磨砥粒５からなるスラリーを用いて、
シリコン酸化膜３の表面の位置が素子分離周辺のシリコ
ン窒化膜膜４の表面の位置に近づく時点まで高い研磨速
度で研磨する工程と、シリコン窒化膜４が現れる前の平
坦性が最良になる時点で粒子径の小さな研磨砥粒５′か
らなるスラリーに切り替えて研磨する工程とを具備す
る。
て、エッチバック等の工程を増すことなく、生産性を確
保したまま、マイクロ・ディッシングを２０ｎｍ以下に
抑制してトレンチ素子分離部の平坦性を向上する研磨方
法を提供する。 【解決手段】 ＣＭＰによるトレンチ素子分離形成にお
いて、半導体基板１上に形成されたシリコン窒化膜４パ
ターンをマスクにして、半導体基板１に素子分離用トレ
ンチ部２を形成し、つぎに全面にシリコン酸化膜３を堆
積し、シリコン酸化膜３に研磨を施す際、研磨の前半に
粒子径の大きな研磨砥粒５からなるスラリーを用いて、
シリコン酸化膜３の表面の位置が素子分離周辺のシリコ
ン窒化膜膜４の表面の位置に近づく時点まで高い研磨速
度で研磨する工程と、シリコン窒化膜４が現れる前の平
坦性が最良になる時点で粒子径の小さな研磨砥粒５′か
らなるスラリーに切り替えて研磨する工程とを具備す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、高集積半導体メモ
リ等の超微細構造を有するデバイス製造に用いられるト
レンチ素子分離形成のＣＭＰ（Chemical Mechanical Po
lishing ）の研磨方法に関する。
リ等の超微細構造を有するデバイス製造に用いられるト
レンチ素子分離形成のＣＭＰ（Chemical Mechanical Po
lishing ）の研磨方法に関する。
【０００２】
【従来の技術】従来の素子分離領域の形成方法において
は、半導体基板上にストッパ膜をパターニング形成し
て、このストッパ膜をマスクにして半導体基板に溝を形
成し、溝が埋るよう全面に酸化膜を堆積し、５０ｎｍ程
度の粒径の砥粒を用いて、ストッパ膜を研摩ストッパと
して、前記酸化膜に化学的機械研摩を施し、その後スト
ッパ膜を除去していた。
は、半導体基板上にストッパ膜をパターニング形成し
て、このストッパ膜をマスクにして半導体基板に溝を形
成し、溝が埋るよう全面に酸化膜を堆積し、５０ｎｍ程
度の粒径の砥粒を用いて、ストッパ膜を研摩ストッパと
して、前記酸化膜に化学的機械研摩を施し、その後スト
ッパ膜を除去していた。
【０００３】このようなＣＭＰによるトレンチ素子分離
の形成において、研磨布の弾性変形による１０μｍ以下
のトレンチ素子分離部でのマイクロ・ディッシングの発
生が一般的に知られており、トレンチ素子分離を用いた
高集積半導体メモリのメモリーセル部では５０ｎｍ程度
の段差が生じて平坦化の障害となっている（例えば、So
lid State Technology１９９７年７月版１８７頁〜１９
２頁の『CMP dishingeffects in shallow trench isola
tion 』）。
の形成において、研磨布の弾性変形による１０μｍ以下
のトレンチ素子分離部でのマイクロ・ディッシングの発
生が一般的に知られており、トレンチ素子分離を用いた
高集積半導体メモリのメモリーセル部では５０ｎｍ程度
の段差が生じて平坦化の障害となっている（例えば、So
lid State Technology１９９７年７月版１８７頁〜１９
２頁の『CMP dishingeffects in shallow trench isola
tion 』）。
【０００４】また、特開平７−８６２１５号公報に開示
されているように、粒子径がストッパ膜２４の膜厚より
小さい研磨砥粒２７を用いて、被研磨膜２５を研磨する
方法もある。
されているように、粒子径がストッパ膜２４の膜厚より
小さい研磨砥粒２７を用いて、被研磨膜２５を研磨する
方法もある。
【０００５】
【発明が解決しようとする課題】従来のような、粒径５
０ｎｍ程度の比較的大きい砥粒での研磨方法では、スト
ッパ膜の露出と共にマイクロ・ディッシング量が急速に
増加するので、研磨停止時間の管理が困難で、特にスト
ッパ膜面積が小さいパターンにおいては、ストッパ膜で
研摩が終了できずにストッパ膜をも研摩してしまい、表
面段差が悪化するため、結果的に、ストッパ膜パターン
に依って、埋込み酸化膜の高さが不均一になる。する
と、面内で段差が生じたり、あるいは、その後ゲート配
線を形成してパターニング形成する際、ハレーションが
起きるという問題があった。
０ｎｍ程度の比較的大きい砥粒での研磨方法では、スト
ッパ膜の露出と共にマイクロ・ディッシング量が急速に
増加するので、研磨停止時間の管理が困難で、特にスト
ッパ膜面積が小さいパターンにおいては、ストッパ膜で
研摩が終了できずにストッパ膜をも研摩してしまい、表
面段差が悪化するため、結果的に、ストッパ膜パターン
に依って、埋込み酸化膜の高さが不均一になる。する
と、面内で段差が生じたり、あるいは、その後ゲート配
線を形成してパターニング形成する際、ハレーションが
起きるという問題があった。
【０００６】また、マイクロディッシングにより埋込み
酸化膜表面がへこむので、結果的に埋込み酸化膜表面の
平坦性が落ち、その後のゲート配線のパターニングの
際、埋込み酸化膜上に導電膜のエッチング残りが発生す
るという問題があった。研磨工程前半から小さい研磨砥
粒を使用するため研磨速度が低く生産性が低下する問題
があった。
酸化膜表面がへこむので、結果的に埋込み酸化膜表面の
平坦性が落ち、その後のゲート配線のパターニングの
際、埋込み酸化膜上に導電膜のエッチング残りが発生す
るという問題があった。研磨工程前半から小さい研磨砥
粒を使用するため研磨速度が低く生産性が低下する問題
があった。
【０００７】本発明は、マイクロ・ディッシング量を抑
制して、制御性の高い研摩を行うことができ、高歩留り
の半導体装置の製造方法を提供することを目的とする。
制して、制御性の高い研摩を行うことができ、高歩留り
の半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の素子分離領域の
形成方法は、半導体基板上にストッパ用膜を形成する第
一の工程と、前記ストッパ用膜をマスクにして、前記半
導体基板に溝を形成する第二の工程と、前記第二の工程
後、前記半導体基板上に、前記溝が埋るよう酸化膜を形
成する第三の工程と、前記酸化膜を、第一の粒径の砥粒
を含むスラリーを用いて研摩する第四の工程と、前記第
四の工程後、前記第一の粒径よりも小さい第二の粒径の
砥粒を含むスラリーを用いて、前記ストッパ用膜が露出
するよう前記酸化膜を研摩する第五の工程と、前記第五
の工程後、前記ストッパ膜を除去する第六の工程と、を
備えることを特徴とする。
形成方法は、半導体基板上にストッパ用膜を形成する第
一の工程と、前記ストッパ用膜をマスクにして、前記半
導体基板に溝を形成する第二の工程と、前記第二の工程
後、前記半導体基板上に、前記溝が埋るよう酸化膜を形
成する第三の工程と、前記酸化膜を、第一の粒径の砥粒
を含むスラリーを用いて研摩する第四の工程と、前記第
四の工程後、前記第一の粒径よりも小さい第二の粒径の
砥粒を含むスラリーを用いて、前記ストッパ用膜が露出
するよう前記酸化膜を研摩する第五の工程と、前記第五
の工程後、前記ストッパ膜を除去する第六の工程と、を
備えることを特徴とする。
【０００９】また、本発明の素子分離領域の形成方法に
おいて、前記第一の砥粒の平均粒径が、５０ｎｍ以上で
あり、前記第二の砥粒の平均粒径が、１５ｎｍ以下であ
ることを特徴とする。また、本発明の素子分離領域の形
成方法において、前記第四の工程での研摩に用いるスラ
リーは、コロイダルシリカあるいはヒュームドシリカを
含み、前記第五の工程での研摩に用いるスラリーは、コ
ロイダルシリカを含むことを特徴とする。また、本発明
の素子分離領域の形成方法において、前記ストッパ用膜
は、窒化膜であることを特徴とする。
おいて、前記第一の砥粒の平均粒径が、５０ｎｍ以上で
あり、前記第二の砥粒の平均粒径が、１５ｎｍ以下であ
ることを特徴とする。また、本発明の素子分離領域の形
成方法において、前記第四の工程での研摩に用いるスラ
リーは、コロイダルシリカあるいはヒュームドシリカを
含み、前記第五の工程での研摩に用いるスラリーは、コ
ロイダルシリカを含むことを特徴とする。また、本発明
の素子分離領域の形成方法において、前記ストッパ用膜
は、窒化膜であることを特徴とする。
【００１０】
【発明の実施の形態】以下、図１を用いて、本発明の素
子分離領域の形成方法を説明する。図１に示すようにシ
リコンウェハ等の半導体基板１上に、シリコン酸化膜
（図示せず）およびシリコン窒化膜４を順次形成してパ
ターニングする。このパターニングされた積層膜をマス
クとして半導体基板１にトレンチ部２を形成し、全面
に、トレンチ部２が埋るようシリコン酸化膜３を形成す
る（図１（ａ））。このとき、シリコン酸化膜３膜厚
は、トレンチ部２の深さ＋シリコン窒化膜４の膜厚＋５
０〜１００ｎｍ程度にする。
子分離領域の形成方法を説明する。図１に示すようにシ
リコンウェハ等の半導体基板１上に、シリコン酸化膜
（図示せず）およびシリコン窒化膜４を順次形成してパ
ターニングする。このパターニングされた積層膜をマス
クとして半導体基板１にトレンチ部２を形成し、全面
に、トレンチ部２が埋るようシリコン酸化膜３を形成す
る（図１（ａ））。このとき、シリコン酸化膜３膜厚
は、トレンチ部２の深さ＋シリコン窒化膜４の膜厚＋５
０〜１００ｎｍ程度にする。
【００１１】つぎに、平均粒径が５０ｎｍ程度以上のコ
ロイダルシリカあるいはヒュームドシリカ等の砥粒５を
含むスラリーを用いて、研磨布６を半導体基板１に向か
って押圧する。シリコン酸化膜３に、シリコン窒化膜４
が露出する直前まで、第一次の化学的機械研摩を施す
（図１（ｂ））。
ロイダルシリカあるいはヒュームドシリカ等の砥粒５を
含むスラリーを用いて、研磨布６を半導体基板１に向か
って押圧する。シリコン酸化膜３に、シリコン窒化膜４
が露出する直前まで、第一次の化学的機械研摩を施す
（図１（ｂ））。
【００１２】つぎに、第一次の研磨が進行しシリコン窒
化膜４が露出する前に平坦性が最良となる時点で、砥粒
径の大きい研磨砥粒５から砥粒径の小さい研磨砥粒５’
のスラリーに切り換えて、第二次の研磨をシリコン酸化
膜３に施す（図１（ｃ））。このスラリーの切換のタイ
ミングは、シリコン酸化膜３が、その下部にパターンが
形成されておらず単一層の場合の研磨速度を用いて計算
される研磨時間の６０〜８０％に設定する。この第二の
研磨に用いる用いるスラリーは、コロイダルシリカで一
次粒子の平均粒子径が１５ｎｍ以下の研磨砥粒を含む。
化膜４が露出する前に平坦性が最良となる時点で、砥粒
径の大きい研磨砥粒５から砥粒径の小さい研磨砥粒５’
のスラリーに切り換えて、第二次の研磨をシリコン酸化
膜３に施す（図１（ｃ））。このスラリーの切換のタイ
ミングは、シリコン酸化膜３が、その下部にパターンが
形成されておらず単一層の場合の研磨速度を用いて計算
される研磨時間の６０〜８０％に設定する。この第二の
研磨に用いる用いるスラリーは、コロイダルシリカで一
次粒子の平均粒子径が１５ｎｍ以下の研磨砥粒を含む。
【００１３】第二の研磨の際、シリコン窒化膜４の表面
が現れて研磨速度が遅くなるが、トレンチ部分２のシリ
コン酸化膜３は研磨砥粒５を介し研磨布６からの圧力を
受けて研磨が進む。このとき研磨砥粒５の粒子径が小さ
いほど研磨圧力が伝達される領域が狭まり、マイクロ・
ディッシングが抑制され、平坦性が向上する。すなわ
ち、研磨粒子を小さくすることにより、研磨面の加工変
質層を浅くする効果がある。また、研磨粒子を小さくす
ることにより研磨速度が低下するため、ストッパ膜４の
シニングが２０ｎｍ以下に抑制され、研磨終了時間管理
を容易にする効果もある。
が現れて研磨速度が遅くなるが、トレンチ部分２のシリ
コン酸化膜３は研磨砥粒５を介し研磨布６からの圧力を
受けて研磨が進む。このとき研磨砥粒５の粒子径が小さ
いほど研磨圧力が伝達される領域が狭まり、マイクロ・
ディッシングが抑制され、平坦性が向上する。すなわ
ち、研磨粒子を小さくすることにより、研磨面の加工変
質層を浅くする効果がある。また、研磨粒子を小さくす
ることにより研磨速度が低下するため、ストッパ膜４の
シニングが２０ｎｍ以下に抑制され、研磨終了時間管理
を容易にする効果もある。
【００１４】図２は従来と本発明の方法で研磨した場合
の研磨時間と平坦性の関係を示す。本発明によれば、研
磨前半に粒子径の大きい砥粒を用いた研磨の効果で研磨
時間が短く、しかもストッパ膜露出前に粒子径の小さい
砥粒を用いるためマイクロ・ディッシングの発生が抑制
され平坦性が向上する。また、研磨後半で粒子径の小さ
い砥粒を用いるため研磨速度が低下し、単位時間当たり
のストッパ膜の露出後の平坦性の変化が鈍化し、研磨終
了時間の設定・管理が容易になる。
の研磨時間と平坦性の関係を示す。本発明によれば、研
磨前半に粒子径の大きい砥粒を用いた研磨の効果で研磨
時間が短く、しかもストッパ膜露出前に粒子径の小さい
砥粒を用いるためマイクロ・ディッシングの発生が抑制
され平坦性が向上する。また、研磨後半で粒子径の小さ
い砥粒を用いるため研磨速度が低下し、単位時間当たり
のストッパ膜の露出後の平坦性の変化が鈍化し、研磨終
了時間の設定・管理が容易になる。
【００１５】
【発明の効果】以上説明したように本発明によれば、埋
込み酸化膜を研摩する際、研磨前半、素子分離膜表面の
位置が素子分離周辺のストッパ膜表面の位置に近づく時
点まで、粒子径の大きな研磨砥粒からなるスラリーを用
いて研磨速度を上げ、生産性を向上すると共に、研磨時
間の短縮により基板上のグローバルな均一性を確保し、
つぎに、ストッパ膜が現れる前の平坦性が最良になる時
点で粒子径の小さな研磨砥粒からなるスラリーに切り替
えることにより、ストッパ膜のストッパ性を損なわず
に、パターンに依らず一様に、所望通りの高さで研摩を
終了できるので、面内で均一な所望通りの高さに、埋込
み酸化膜の高さを形成することができる。また、ストッ
パ膜露出後のトレンチ部の被研磨酸化膜表面に研磨圧力
が伝達される領域が狭まり、マイクロ・ディッシングの
発生を抑制できるので、トレンチ素子分離酸化膜の平坦
性を向上することができる。
込み酸化膜を研摩する際、研磨前半、素子分離膜表面の
位置が素子分離周辺のストッパ膜表面の位置に近づく時
点まで、粒子径の大きな研磨砥粒からなるスラリーを用
いて研磨速度を上げ、生産性を向上すると共に、研磨時
間の短縮により基板上のグローバルな均一性を確保し、
つぎに、ストッパ膜が現れる前の平坦性が最良になる時
点で粒子径の小さな研磨砥粒からなるスラリーに切り替
えることにより、ストッパ膜のストッパ性を損なわず
に、パターンに依らず一様に、所望通りの高さで研摩を
終了できるので、面内で均一な所望通りの高さに、埋込
み酸化膜の高さを形成することができる。また、ストッ
パ膜露出後のトレンチ部の被研磨酸化膜表面に研磨圧力
が伝達される領域が狭まり、マイクロ・ディッシングの
発生を抑制できるので、トレンチ素子分離酸化膜の平坦
性を向上することができる。
【図１】本発明の実施形態における素子分離領域の形成
方法を説明するための工程を順に示す断面図である。
方法を説明するための工程を順に示す断面図である。
【図２】本発明の方法で研磨した場合の研磨時間と平坦
性の関係を従来例との関係で示す図である。
性の関係を従来例との関係で示す図である。
１ 基板 ２ トレンチ部 ３ トレンチ素子分離膜（被研磨膜） ４ ストッパー膜 ５ 研磨砥粒 ５′研磨砥粒 ６ 研磨布
Claims (4)
- 【請求項１】 半導体基板上にストッパ用膜を形成する
第一の工程と、 前記ストッパ用膜をマスクにして、前記半導体基板に溝
を形成する第二の工程と、 前記第二の工程後、前記半導体基板上に、前記溝が埋る
よう酸化膜を形成する第三の工程と、 前記酸化膜を、第一の粒径の砥粒を含むスラリーを用い
て研摩する第四の工程と、 前記第四の工程後、前記第一の粒径よりも小さい第二の
粒径の砥粒を含むスラリーを用いて、前記ストッパ用膜
が露出するよう前記酸化膜を研摩する第五の工程と、 前記第五の工程後、前記ストッパ膜を除去する第六の工
程と、を備えることを特徴とする素子分離領域の形成方
法。 - 【請求項２】 請求項１に記載の素子分離領域の形成方
法において、 前記第一の砥粒の平均粒径が、５０ｎｍ以上であり、前
記第二の砥粒の平均粒径が、１５ｎｍ以下であることを
特徴とする素子分離領域の形成方法。 - 【請求項３】 請求項１に記載の素子分離領域の形成方
法において、 前記第四の工程での研摩に用いるスラリーは、コロイダ
ルシリカあるいはヒュームドシリカを含み、前記第五の
工程での研摩に用いるスラリーは、コロイダルシリカを
含むことを特徴とする素子分離領域の形成方法。 - 【請求項４】 請求項１に記載の素子分離領域の形成方
法において、 前記ストッパ用膜は、窒化膜であることを特徴とする素
子分離領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31623997A JPH11135617A (ja) | 1997-10-31 | 1997-10-31 | 素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31623997A JPH11135617A (ja) | 1997-10-31 | 1997-10-31 | 素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135617A true JPH11135617A (ja) | 1999-05-21 |
Family
ID=18074879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31623997A Withdrawn JPH11135617A (ja) | 1997-10-31 | 1997-10-31 | 素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135617A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001057352A (ja) * | 1999-08-18 | 2001-02-27 | Hitachi Chem Co Ltd | 基板の研磨方法 |
| JP2009545144A (ja) * | 2006-07-26 | 2009-12-17 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | Ｉｉｉ−ｎ基板の平滑化方法 |
| JP2010034479A (ja) * | 2008-07-31 | 2010-02-12 | Shin Etsu Handotai Co Ltd | ウェーハの研磨方法 |
| US8415766B2 (en) | 2006-07-26 | 2013-04-09 | Freiberger Compound Materials Gmbh | Process for smoothening III-N substrates |
| US8834230B2 (en) | 2008-07-31 | 2014-09-16 | Shin-Etsu Handotai Co., Ltd. | Wafer polishing method and double-side polishing apparatus |
| TWI469203B (zh) * | 2007-02-16 | 2015-01-11 | Sony Corp | 基板拋光方法及半導體裝置之製造方法 |
-
1997
- 1997-10-31 JP JP31623997A patent/JPH11135617A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001057352A (ja) * | 1999-08-18 | 2001-02-27 | Hitachi Chem Co Ltd | 基板の研磨方法 |
| JP2009545144A (ja) * | 2006-07-26 | 2009-12-17 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | Ｉｉｉ−ｎ基板の平滑化方法 |
| US8415766B2 (en) | 2006-07-26 | 2013-04-09 | Freiberger Compound Materials Gmbh | Process for smoothening III-N substrates |
| TWI469203B (zh) * | 2007-02-16 | 2015-01-11 | Sony Corp | 基板拋光方法及半導體裝置之製造方法 |
| US8980748B2 (en) | 2007-02-16 | 2015-03-17 | Sony Corporation | Substrate polishing method, semiconductor device and fabrication method therefor |
| JP2010034479A (ja) * | 2008-07-31 | 2010-02-12 | Shin Etsu Handotai Co Ltd | ウェーハの研磨方法 |
| US8834230B2 (en) | 2008-07-31 | 2014-09-16 | Shin-Etsu Handotai Co., Ltd. | Wafer polishing method and double-side polishing apparatus |
| US9108289B2 (en) | 2008-07-31 | 2015-08-18 | Shin-Etsu Handotai Co., Ltd. | Double-side polishing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923993A (en) | Method for fabricating dishing free shallow isolation trenches | |
| JP2001015460A (ja) | 半導体装置の製造方法 | |
| JP3163719B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| JP2000058637A (ja) | 半導体基板に浅いトレンチ絶縁構造を形成する方法 | |
| JP3443358B2 (ja) | 半導体装置の製造方法 | |
| JPH11135617A (ja) | 素子分離領域の形成方法 | |
| JP3302142B2 (ja) | 半導体装置の製造方法 | |
| US20050142804A1 (en) | Method for fabricating shallow trench isolation structure of semiconductor device | |
| JP3645142B2 (ja) | 半導体ウエハの処理方法ならびに半導体装置の製造方法 | |
| US6110795A (en) | Method of fabricating shallow trench isolation | |
| US6190999B1 (en) | Method for fabricating a shallow trench isolation structure | |
| JP3161425B2 (ja) | Ｓｔｉの形成方法 | |
| US6387808B1 (en) | Method of correcting topographical effects on a micro-electronic substrate | |
| JPS59136943A (ja) | 半導体装置の素子分離方法 | |
| JP2000036533A (ja) | 半導体装置の製造方法 | |
| TWI220058B (en) | Method of removing HDP oxide deposition | |
| JP3097630B2 (ja) | 半導体装置の製造方法 | |
| JPH07226433A (ja) | 半導体装置の製造方法 | |
| JPH05218192A (ja) | 半導体素子の製造方法 | |
| JP3147073B2 (ja) | 半導体装置の製造方法 | |
| JP2000349148A (ja) | 半導体層を有する基板の製造方法 | |
| JP2001210710A (ja) | 犠牲層を使用する浅いトレンチ分離の形成プロセス | |
| US20090098734A1 (en) | Method of forming shallow trench isolation structure and method of polishing semiconductor structure | |
| JPH07183369A (ja) | トレンチ素子分離領域の形成方法 | |
| KR100190065B1 (ko) | 트렌치 소자분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050104 |