JP2008277564A - マイクロトランスの製造方法 - Google Patents
マイクロトランスの製造方法 Download PDFInfo
- Publication number
- JP2008277564A JP2008277564A JP2007119638A JP2007119638A JP2008277564A JP 2008277564 A JP2008277564 A JP 2008277564A JP 2007119638 A JP2007119638 A JP 2007119638A JP 2007119638 A JP2007119638 A JP 2007119638A JP 2008277564 A JP2008277564 A JP 2008277564A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- insulator material
- secondary coil
- conductive film
- primary coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
【解決手段】不純物拡散領域2が部分的に形成された半導体基板1の全面に絶縁膜3を堆積する。この絶縁膜3を部分的に除去し、第1の開口部4および第2の開口部5を形成する。ついで、中心パッド8が第1の開口部4を介して不純物拡散領域2に接触するように1次コイル7を形成する。そして、1次コイル7の上に薄い絶縁膜10を堆積する。この、1次コイル側の絶縁膜10の上に、2次コイル14を形成した絶縁体材料12を、接着テープ17によって貼り合わせる。その際、絶縁体材料12のサイズを、1次コイル7の中心パッド8と不純物拡散領域2を介して接続されるパッド9、および1次コイル7の外端パッド22を覆わないサイズにする。
【選択図】図1
Description
まず、本発明の実施の形態1にかかる製造方法により製造されるマイクロトランスの構造について説明する。図1は、本発明の実施の形態1にかかる製造方法により製造されるマイクロトランスの構造を示す断面図である。図1に示すように、マイクロトランスは、1次コイル7と2次コイル14を備えている。1次コイル7と2次コイル14は、絶縁膜10と、接着テープ17と、絶縁体材料12と、によって相互に隔てられている。絶縁膜10は、具体的には、酸化物、窒化物、ポリイミドなどの絶縁物でできている。また、絶縁体材料12は、具体的には、ガラス、石英、サファイヤ、ポリイミド、セラミックなどの絶縁物でできており、板状またはシート状のものである。接着テープ17は、その両面に粘着性を有しており、後のボンディング工程などにおいてかかる熱に対して耐性のあるものであればよい。接着テープ17は、具体的には、DAF(Die Attach Film)テープなどである。
つぎに、本発明の実施の形態2にかかるマイクロトランスの製造方法の工程について説明する。本発明の実施の形態2にかかる製造方法により製造されるマイクロトランスの構造は、実施の形態1にかかる製造方法により製造されるマイクロトランスの構造と同様のため、説明を省略する。実施の形態2が、実施の形態1と異なるのは、半導体基板1とは別に用意する絶縁体材料12の厚さである。実施の形態2においては、まず、実施の形態1において説明した図2〜図4の製造方法の工程をおこなう。
つぎに、本発明の実施の形態3にかかるマイクロトランスの製造方法の工程について説明する。図6は、本発明の実施の形態3にかかる製造方法により製造されるマイクロトランスの構造を示す断面図である。図6に示すように、実施の形態3にかかる製造方法により製造されるマイクロトランスは、実施の形態1または2にかかる製造方法により製造されるマイクロトランスの2次コイル14の上に、絶縁膜18が堆積されている。この絶縁膜18には、2次コイル14の中心パッド15の上部に開口部19が形成されている。また、2次コイルの外端パッド16の上部に開口部20が形成されている。つまり、2次コイル14の中心パッド15および外端パッド16は、開口部19,20において露出している。
つぎに、本発明の実施の形態4にかかるマイクロトランスの製造方法の工程について説明する。図7は、本発明の実施の形態4にかかる製造方法により製造されるマイクロトランスの構造を示す断面図である。図7に示すように、実施の形態4にかかる製造方法により製造されるマイクロトランスは、実施の形態1または2にかかる製造方法により製造されるマイクロトランスの1次コイル側の絶縁膜10にパターン合わせマーカー21が形成されている。そして、絶縁体材料12の2次コイル14の形成されていない側の面の外端が、パターン合わせマーカー21に合致するように、接着テープ17によって貼り合わされている。
2 不純物拡散領域
3、10 絶縁膜
4 第1の開口部
5 第2の開口部
6、13 金属膜
7 1次コイル
8 1次コイルの中心パッド
9 パッド
11 開口部
12 絶縁体材料
14 2次コイル
15 2次コイルの中心パッド
16 2次コイルの外端パッド
17 接着テープ
Claims (6)
- 半導体基板の表面に不純物拡散領域を選択的に形成する不純物拡散領域形成工程と、
前記不純物拡散領域が形成された半導体基板の表面に第1の絶縁膜を堆積し、該第1の絶縁膜に第1の開口部および第2の開口部をそれぞれ前記不純物拡散領域まで到達するように形成する第1の絶縁膜堆積工程と、
前記第1の絶縁膜、前記第1の開口部および前記第2の開口部の上に第1の導電膜を積層し、前記第1の導電膜の、前記第1の開口部の上の部分を中心として、該第1の導電膜を所望の形状に加工する第1の導電膜処理工程と、
前記第1の絶縁膜および前記第1の導電膜の上に第2の絶縁膜を堆積し、該第2の絶縁膜の一部を除去して、前記第1の導電膜の、前記第2の開口部の上の部分を露出させる第2の絶縁膜堆積工程と、
を含む、1次コイルを形成する1次コイル形成工程と、
絶縁体材料の表面に第2の導電膜を形成し、該第2の導電膜を所望の形状に加工する第2の導電膜処理工程を含む、2次コイルを形成する2次コイル形成工程と、
前記1次コイルの前記第2の絶縁膜の上に、前記絶縁体材料を下にして前記2次コイルを貼り合わせる貼り合わせ工程と、
を含むことを特徴とするマイクロトランスの製造方法。 - 前記2次コイル形成工程は、
前記第2の導電膜処理工程の後に、前記絶縁体材料の、前記第2の導電膜が形成されていない側の面を研削して、該絶縁体材料を薄くする絶縁体材料研削工程を含むことを特徴とする請求項1に記載のマイクロトランスの製造方法。 - 前記2次コイル形成工程は、
前記第2の導電膜処理工程の後に、前記絶縁体材料および前記第2の導電膜の上に第3の絶縁膜を堆積し、該第3の絶縁膜に、前記第2の導電膜まで到達する開口部を形成する第3の絶縁膜堆積工程を含むことを特徴とする請求項1に記載のマイクロトランスの製造方法。 - 前記2次コイル形成工程は、
前記第2の導電膜処理工程と前記絶縁体材料研削工程の間に、前記絶縁体材料および前記第2の導電膜の上に第3の絶縁膜を堆積し、該第3の絶縁膜に、前記第2の導電膜まで到達する開口部を形成する第3の絶縁膜堆積工程を含むことを特徴とする請求項2に記載のマイクロトランスの製造方法。 - 前記1次コイル形成工程は、
前記第2の絶縁膜堆積工程の後に、前記第2の絶縁膜に前記2次コイルを貼り合わせるためのパターン合わせマーカーを形成するマーカー形成工程を含み、
前記貼り合わせ工程は、前記パターン合わせマーカーを基準にして、前記1次コイルの前記第2の絶縁膜の上に、前記絶縁体材料を下にして前記2次コイルを貼り合わせることを特徴とする請求項1〜4のいずれか一つに記載のマイクロトランスの製造方法。 - 前記2次コイル形成工程は、
前記第2の絶縁膜堆積工程の前に、前記絶縁体材料のサイズを、前記パターン合わせマーカーに合わせたサイズに加工する絶縁体材料処理工程を含むことを特徴とする請求項5に記載のマイクロトランスの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119638A JP5045219B2 (ja) | 2007-04-27 | 2007-04-27 | マイクロトランスの製造方法 |
US12/109,335 US7947600B2 (en) | 2007-04-27 | 2008-04-24 | Manufacturing method for micro-transformers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007119638A JP5045219B2 (ja) | 2007-04-27 | 2007-04-27 | マイクロトランスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277564A true JP2008277564A (ja) | 2008-11-13 |
JP5045219B2 JP5045219B2 (ja) | 2012-10-10 |
Family
ID=40055170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007119638A Expired - Fee Related JP5045219B2 (ja) | 2007-04-27 | 2007-04-27 | マイクロトランスの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7947600B2 (ja) |
JP (1) | JP5045219B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014155478A1 (ja) | 2013-03-25 | 2014-10-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
EP2899750A2 (en) | 2014-01-22 | 2015-07-29 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
JP2017085098A (ja) * | 2015-10-23 | 2017-05-18 | アナログ デバイシス グローバル | 誘電体スタック、アイソレータ装置、およびアイソレータ装置を形成する方法 |
JP7429672B2 (ja) | 2019-03-08 | 2024-02-08 | ローム株式会社 | 絶縁通信部品およびモジュール |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8446243B2 (en) * | 2008-10-31 | 2013-05-21 | Infineon Technologies Austria Ag | Method of constructing inductors and transformers |
US8970000B2 (en) | 2010-01-18 | 2015-03-03 | Infineon Technologies Austria Ag | Signal transmission arrangement |
US8513771B2 (en) | 2010-06-07 | 2013-08-20 | Infineon Technologies Ag | Semiconductor package with integrated inductor |
US9929038B2 (en) | 2013-03-07 | 2018-03-27 | Analog Devices Global | Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure |
US9941565B2 (en) | 2015-10-23 | 2018-04-10 | Analog Devices Global | Isolator and method of forming an isolator |
US9978696B2 (en) | 2016-09-14 | 2018-05-22 | Analog Devices, Inc. | Single lead-frame stacked die galvanic isolator |
US10290532B2 (en) | 2017-05-19 | 2019-05-14 | Analog Devices Global | Forming an isolation barrier in an isolator |
US10236221B2 (en) | 2017-05-19 | 2019-03-19 | Analog Devices Global | Forming an isolation barrier in an isolator |
US11044022B2 (en) | 2018-08-29 | 2021-06-22 | Analog Devices Global Unlimited Company | Back-to-back isolation circuit |
US11450469B2 (en) | 2019-08-28 | 2022-09-20 | Analog Devices Global Unlimited Company | Insulation jacket for top coil of an isolated transformer |
US11387316B2 (en) | 2019-12-02 | 2022-07-12 | Analog Devices International Unlimited Company | Monolithic back-to-back isolation elements with floating top plate |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5952811A (ja) * | 1982-09-20 | 1984-03-27 | Sony Corp | プリントコイル |
JPH05144808A (ja) * | 1991-11-22 | 1993-06-11 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH06349664A (ja) * | 1993-06-14 | 1994-12-22 | Murata Mfg Co Ltd | 電子部品 |
JPH07122430A (ja) * | 1993-10-27 | 1995-05-12 | Yokogawa Electric Corp | 積層形プリントコイル及びその製造方法 |
JPH1174126A (ja) * | 1997-06-10 | 1999-03-16 | Lucent Technol Inc | 小型磁気パワーデバイス用接着層とその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6389063B1 (en) * | 1997-10-31 | 2002-05-14 | Hitachi, Ltd. | Signal transmission apparatus using an isolator, modem, and information processor |
JP3628886B2 (ja) | 1997-10-31 | 2005-03-16 | 株式会社ルネサステクノロジ | アナログフロントエンド |
JP2001148277A (ja) | 1999-11-22 | 2001-05-29 | Sharp Corp | 雷サージ電圧吸収回路を備えた電源回路 |
US20060189023A1 (en) * | 2005-02-23 | 2006-08-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three dimensional structure formed by using an adhesive silicon wafer process |
JP4478053B2 (ja) * | 2005-03-29 | 2010-06-09 | 株式会社ディスコ | 半導体ウエーハ処理方法 |
JP2007250891A (ja) * | 2006-03-16 | 2007-09-27 | Fuji Electric Device Technology Co Ltd | パワーエレクトロニクス機器 |
-
2007
- 2007-04-27 JP JP2007119638A patent/JP5045219B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-24 US US12/109,335 patent/US7947600B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5952811A (ja) * | 1982-09-20 | 1984-03-27 | Sony Corp | プリントコイル |
JPH05144808A (ja) * | 1991-11-22 | 1993-06-11 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH06349664A (ja) * | 1993-06-14 | 1994-12-22 | Murata Mfg Co Ltd | 電子部品 |
JPH07122430A (ja) * | 1993-10-27 | 1995-05-12 | Yokogawa Electric Corp | 積層形プリントコイル及びその製造方法 |
JPH1174126A (ja) * | 1997-06-10 | 1999-03-16 | Lucent Technol Inc | 小型磁気パワーデバイス用接着層とその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014155478A1 (ja) | 2013-03-25 | 2014-10-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9653396B2 (en) | 2013-03-25 | 2017-05-16 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US9805950B2 (en) | 2013-03-25 | 2017-10-31 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US10128125B2 (en) | 2013-03-25 | 2018-11-13 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
EP2899750A2 (en) | 2014-01-22 | 2015-07-29 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
US9502489B2 (en) | 2014-01-22 | 2016-11-22 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
JP2017085098A (ja) * | 2015-10-23 | 2017-05-18 | アナログ デバイシス グローバル | 誘電体スタック、アイソレータ装置、およびアイソレータ装置を形成する方法 |
JP7429672B2 (ja) | 2019-03-08 | 2024-02-08 | ローム株式会社 | 絶縁通信部品およびモジュール |
Also Published As
Publication number | Publication date |
---|---|
JP5045219B2 (ja) | 2012-10-10 |
US7947600B2 (en) | 2011-05-24 |
US20090280646A1 (en) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5045219B2 (ja) | マイクロトランスの製造方法 | |
CN104716086B (zh) | 半导体装置的制造方法以及半导体装置 | |
JP2009076483A (ja) | マイクロトランスの製造方法 | |
TWI278983B (en) | A device and method for providing shielding in radio frequency integrated circuits to reduce noise coupling | |
TWI569305B (zh) | 用於形成微帶傳輸線於薄矽晶絕緣體晶片上的方法及結構 | |
KR101979025B1 (ko) | 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법 | |
CN106463394B (zh) | 半导体装置 | |
JP2008270465A (ja) | マイクロトランスの製造方法 | |
US8173539B1 (en) | Method for fabricating metal redistribution layer | |
CN113161324A (zh) | 半导体装置及其制作方法 | |
TW201642430A (zh) | 半導體積體電路裝置及其製造方法 | |
CN109473420B (zh) | 耐电弧的开裂阻止 | |
US8564131B2 (en) | Semiconductor device and method for manufacturing the same | |
US20230275119A1 (en) | Transformer element, semiconductor device, method of manufacturing transformer element, and method of manufacturing semiconductor device | |
JP2010080551A (ja) | 半導体装置 | |
JP2010067722A (ja) | 電子装置及びその電子装置に用いる構造体の製造方法 | |
KR20190040151A (ko) | 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법 | |
EP3483927A1 (en) | Semiconductor packaging structure and manufacturing method therefor | |
CN112039456B (en) | Packaging method and packaging structure of bulk acoustic wave resonator | |
US20230352232A1 (en) | Coil device and method of manufacturing coil device | |
KR102528067B1 (ko) | 전력용 반도체 소자 및 이의 제조 방법 | |
US20210091019A1 (en) | Distribution layer structure and manufacturing method thereof, and bond pad structure | |
JP2009537074A (ja) | パワーmosfetのコンタクトメタライゼーション | |
CN100578821C (zh) | 铁电薄膜装置及其制造方法 | |
KR100800934B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100316 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111011 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120702 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |