JP2008277564A - マイクロトランスの製造方法 - Google Patents

マイクロトランスの製造方法 Download PDF

Info

Publication number
JP2008277564A
JP2008277564A JP2007119638A JP2007119638A JP2008277564A JP 2008277564 A JP2008277564 A JP 2008277564A JP 2007119638 A JP2007119638 A JP 2007119638A JP 2007119638 A JP2007119638 A JP 2007119638A JP 2008277564 A JP2008277564 A JP 2008277564A
Authority
JP
Japan
Prior art keywords
insulating film
insulator material
secondary coil
conductive film
primary coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007119638A
Other languages
English (en)
Other versions
JP5045219B2 (ja
Inventor
Masanobu Iwatani
将伸 岩谷
Reiko Hiruta
玲子 蛭田
Katsunori Ueno
勝典 上野
Kunio Mochizuki
邦雄 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2007119638A priority Critical patent/JP5045219B2/ja
Priority to US12/109,335 priority patent/US7947600B2/en
Publication of JP2008277564A publication Critical patent/JP2008277564A/ja
Application granted granted Critical
Publication of JP5045219B2 publication Critical patent/JP5045219B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】マイクロトランスの製造方法において、スループットを向上させること。コイル間の絶縁膜にクラックが入るのを防ぐこと。選択比の大きなマスク材を用いずに製造すること。
【解決手段】不純物拡散領域2が部分的に形成された半導体基板1の全面に絶縁膜3を堆積する。この絶縁膜3を部分的に除去し、第1の開口部4および第2の開口部5を形成する。ついで、中心パッド8が第1の開口部4を介して不純物拡散領域2に接触するように1次コイル7を形成する。そして、1次コイル7の上に薄い絶縁膜10を堆積する。この、1次コイル側の絶縁膜10の上に、2次コイル14を形成した絶縁体材料12を、接着テープ17によって貼り合わせる。その際、絶縁体材料12のサイズを、1次コイル7の中心パッド8と不純物拡散領域2を介して接続されるパッド9、および1次コイル7の外端パッド22を覆わないサイズにする。
【選択図】図1

Description

この発明は、電気的に絶縁された電気回路間で信号伝送をおこなうマイクロトランスの製造方法に関する。
従来、サージなどの高電圧印加時に、危険電圧が通過しないように、電気的に絶縁された電気回路間での信号伝送をおこなう方式がある。この方式の一つとして、トランスによる誘導性結合を利用したものがある(たとえば、下記特許文献1参照。)。
最近のMEMS(Micro Electro Mechanical Systems)技術の進展などにより、トランスは、より小型になってきている。それゆえ、トランスと集積回路との集積化が可能になってきている。以下、この小型のトランスをマイクロトランスと呼び、このマイクロトランスを用いる信号伝送方式をマイクロトランス方式と呼ぶ(たとえば、下記特許文献2、下記非特許文献1参照。)。
図10は、従来のマイクロトランスの構造を示す断面図である。図10に示すように、マイクロトランスは、1次コイル7と2次コイル14を備える。1次コイル7と2次コイル14は、絶縁膜23によって相互に隔てられている。また、所望の静電放電(ESD:Electro Static Discharge)耐量を確保するため、従来のマイクロトランスでは、絶縁膜23の厚さを10μm以上にする必要がある。
つぎに、従来のマイクロトランスの製造方法の工程について説明する。図11〜図13は、従来のマイクロトランスの製造方法の工程を順に示す断面図である。まず、図11に示したように、半導体基板1の上に不純物拡散領域2を選択的に形成する。ついで、プラズマCVD(Chemical Vapor Deposition:化学気相成長)法などにより基板全面に絶縁膜3を1μm程度の厚さで形成する。
ついで、図12に示したように、フォトリソグラフィ工程などにより、絶縁膜3を部分的に除去し、第1の開口部4および第2の開口部5を形成する。そして、基板全面に金属膜を3μm程度の厚さで堆積し、フォトリソグラフィ工程などにより1次コイル7を形成する。その際、1次コイル7の中心パッド8が、第1の開口部4を介して不純物拡散領域2に接触するようにする。また、1次コイル7の中心パッド8と不純物拡散領域2を介して電気的に接続されるパッド9を形成する。そして、パッド9が第2の開口部5を介して不純物拡散領域2に接触するようにする。また、図示はしないが1次コイル7の外端部分には、外端パッドを形成する。
ついで、図13に示したように、1次コイル7の上に、プラズマCVD法などにより絶縁膜を堆積する。そして、この絶縁膜の表面を平坦化し、10μmの厚さの絶縁膜23を形成する。ついで、フォトリソグラフィ工程などにより、絶縁膜23の一部を除去して、開口部を形成する。このように、開口部24においてパッド9を露出させる。また、図示はしないが、図13に示した領域以外の開口部において外端パッドを露出させる。
ついで、図10に示したように、絶縁膜23の上に金属膜を堆積し、フォトリソグラフィ工程などにより、2次コイル14を形成する。2次コイル14の形状は、1次コイル7の形状とほぼ同じ形状とする。2次コイル14には、中心部分に中心パッド15を形成し、外端部分に外端パッド16を形成する。2次コイル15の形成と同時に、開口部24は、金属膜で覆われる。この場合、開口部24を覆った金属膜は、パッド9に接触し、1次コイル7の中心側端部の電極パッドとなる。したがって、1次コイル7からの信号を2次コイル14によって受け取り、2次コイル14の中心パッド15および2次コイルの外端パッド16から外部へ伝送することができる。
特開平11−196136号公報 特開2001−148277号公報 マティアス・ステッチャー(Matthias Stecher)、外6名、「キー テクノロジイズ フォア システム−インテグレーション イン ザ オートモーティブ アンド インダストリアルアプリケーションズ(Key Technologies for System−Integration in the Automotive and IndustrialApplications)」、アイトリプイー トランスアクションズ オン パワー エレクトロニクス(IEEE TRANSACTIONS ON POWER ELECTRONICS)、VOL.20、NO.3、2005年5月
しかしながら、上述した従来の製造方法では、1次コイル7の上に絶縁膜23を厚く形成する必要があるため、スループットが低下するという問題がある。また、絶縁膜23が厚いため、応力によって絶縁膜23にクラックが発生するという問題もある。さらに、絶縁膜23の一部をエッチングによって除去する際にも、スループットが低下するという問題がある。また、このエッチングをおこなう際には、選択比の大きなマスク材を用いる必要があるという問題がある。
この発明は、上述した従来技術による問題点を解消するため、スループットを向上させることができるマイクロトランスの製造方法を提供することを目的とする。また、この発明は、コイル間の絶縁膜にクラックが入るのを防ぐことができるマイクロトランスの製造方法を提供することを目的とする。さらに、この発明は、選択比の大きなマスク材を用いずに製造することができるマイクロトランスの製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項1の発明にかかるマイクロトランスの製造方法は、まず、半導体基板の表面に不純物拡散領域を選択的に形成する。ついで、不純物拡散領域が形成された半導体基板の表面に第1の絶縁膜を堆積する。そして、第1の絶縁膜に、第1の開口部および第2の開口部をそれぞれ不純物拡散領域まで到達するように形成する。ついで、第1の絶縁膜、第1の開口部および第2の開口部の上に第1の導電膜を積層する。この第1の導電膜の、第1の開口部の上の部分を中心として、第1の導電膜を所望の形状に加工する。ついで、第1の絶縁膜および第1の導電膜の上に第2の絶縁膜を堆積する。そして、第2の導電膜の一部を除去して、第1の導電膜の、第2の開口部の上の部分を露出させる。これらによって、1次コイルが形成される。一方、半導体基板とは別に用意した絶縁体材料の表面に第2の導電膜を形成する。この第2の導電膜を所望の形状に加工する。これによって、2次コイルが形成される。そして、1次コイルの第2の絶縁膜の上に、絶縁体材料を下にして2次コイルを貼り合わせることを特徴とする。
この請求項1の発明によれば、第2の絶縁膜を所望の耐圧に必要な厚さに堆積しなくてもよい。したがって、製造方法の工程におけるスループットを向上させることができる。また、第2の絶縁膜が薄いため、応力によって第2の絶縁膜にクラックが発生するのを防ぐことができる。さらに、2次コイルを形成する絶縁体材料を所望のサイズに加工することができるため、1次コイル側と貼り合わせた後に、絶縁体材料をエッチングにより除去する必要がない。したがって、エッチングによるスループットの低下を防ぐことができる。また、選択比の大きなマスク材を用いずに、マイクロトランスを製造することができる。
また、請求項2の発明にかかるマイクロトランスの製造方法は、請求項1に記載の発明において、絶縁体材料の第2の導電膜が形成されていない側の面を研削する。これによって、絶縁体材料を薄くすることを特徴とする。
この請求項2の発明によれば、2次コイルを形成する際には、絶縁体材料が厚いため、絶縁体材料の割れを防ぐことができる。そして、2次コイルを形成した後に、絶縁体材料を薄くするため、所望の耐圧に必要な厚さの絶縁体材料を形成することができる。
また、請求項3の発明にかかるマイクロトランスの製造方法は、請求項1に記載の発明において、第2の導電膜を加工した後に、絶縁体材料および第2の導電膜の上に第3の絶縁膜を堆積する。そして、第3の絶縁膜に、第2の導電膜まで到達する開口部を形成することを特徴とする。
この請求項3の発明によれば、あらかじめ2次コイルの上に保護膜として第3の絶縁膜を堆積した後に、1次コイルの、第2の絶縁膜の上に、絶縁体材料を下にして2次コイルを貼り合わせることができる。したがって、1次コイル側の第2の開口部が第3の絶縁膜で覆われることがないので、第2の開口部の上の絶縁膜を除去する工程を省くことができる。
また、請求項4の発明にかかるマイクロトランスの製造方法は、請求項1に記載の発明において、第2の導電膜を加工した後に、絶縁体材料および第2の導電膜の上に、第3の絶縁膜を堆積する。そして、第3の絶縁膜に、第2の導電膜まで到達する開口部を形成する。ついで、絶縁体材料の第2の導電膜が形成されていない側の面を研削する。これによって、絶縁体材料を薄くすることを特徴とする。
この請求項4の発明によれば、あらかじめ2次コイルの上に保護膜として第3の絶縁膜を堆積した後に、絶縁体材料を所望の厚さに加工することができる。したがって、2次コイルの上に第3の絶縁膜を形成する際には、絶縁体材料が厚いため、絶縁体材料の割れを防ぐことができる。そして、2次コイルの上に第3の絶縁膜を堆積した後に、絶縁体材料を薄くするため、2次コイルに絶縁膜を堆積した場合も、所望の耐圧に必要な厚さの絶縁体材料を形成することができる。
また、請求項5の発明にかかるマイクロトランスの製造方法は、請求項1〜4のいずれか一つに記載の発明において、第2の絶縁膜を堆積した後に、第2の絶縁膜に2次コイルを貼り合わせるためのパターン合わせマーカーを形成する。そして、パターン合わせマーカーを基準にして、1次コイルの、第2の絶縁膜の上に、絶縁体材料を下にして2次コイルを貼り合わせることを特徴とする。
この請求項5の発明によれば、1次コイル側に形成されたパターン合わせマーカーを基準にして、2次コイル側を貼り合わせることができる。したがって、1次コイル側と2次コイル側との水平方向のズレをなくすことができる。
また、請求項6の発明にかかるマイクロトランスの製造方法は、請求項5に記載の発明において、第2の絶縁膜を堆積する前に、絶縁体材料のサイズを、パターン合わせマーカーに合わせたサイズに加工することを特徴とする。
この請求項6の発明によれば、2次コイルの形成された絶縁体材料が透明ではない場合、絶縁体材料のサイズをパターン合わせマーカーを確認できるサイズに加工する。したがって、1次コイル側に形成されたパターン合わせマーカーを基準にして、2次コイル側を貼り合わせることができる。これによって、1次コイル側と2次コイル側とを貼り合わせる際の、水平方向のズレをなくすことができる。
本発明にかかるマイクロトランスの製造方法によれば、スループットを向上させることができるという効果を奏する。また、この発明は、コイル間の絶縁膜にクラックが入るのを防ぐことができるという効果を奏する。さらに、この発明は、選択比の大きなマスク材を用いずにマクロトランスを製造することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかるマイクロトランスの製造方法の工程の好適な実施の形態を詳細に説明する。
(実施の形態1)
まず、本発明の実施の形態1にかかる製造方法により製造されるマイクロトランスの構造について説明する。図1は、本発明の実施の形態1にかかる製造方法により製造されるマイクロトランスの構造を示す断面図である。図1に示すように、マイクロトランスは、1次コイル7と2次コイル14を備えている。1次コイル7と2次コイル14は、絶縁膜10と、接着テープ17と、絶縁体材料12と、によって相互に隔てられている。絶縁膜10は、具体的には、酸化物、窒化物、ポリイミドなどの絶縁物でできている。また、絶縁体材料12は、具体的には、ガラス、石英、サファイヤ、ポリイミド、セラミックなどの絶縁物でできており、板状またはシート状のものである。接着テープ17は、その両面に粘着性を有しており、後のボンディング工程などにおいてかかる熱に対して耐性のあるものであればよい。接着テープ17は、具体的には、DAF(Die Attach Film)テープなどである。
半導体基板1の表面には、不純物拡散領域2が選択的に形成されている。不純物拡散領域2を含んだ基板全面には、絶縁膜3が堆積されている。この絶縁膜3には、第1の開口部4および第2の開口部5が形成されている。第1の開口部4は基板中央部に、第2の開口部5は基板縁部に、それぞれ設けられている。1次コイル7の中心パッド8は、第1の開口部4を介して不純物拡散領域2に接触している。また、パッド9は、第2の開口部5を介して不純物拡散領域2に接触している。そして、パッド9は、絶縁膜10で覆われずに、露出している。したがって、パッド9は、不純物拡散領域2を介して1次コイル7の中心パッド8に電気的に接続されており、1次コイル7の中心側端部の引き出し電極となっている。また、図1には現れていないが、1次コイル7の外端部分には、外端パッドが設けられている。この外端パッドは、たとえば、図1においてパッド9の奥方に設けられている。この外端パッドも、絶縁膜10で覆われずに、露出している。
図2〜図5は、本発明の実施の形態1にかかるマイクロトランスの製造方法の工程を順に示す断面図である。まず、図2に示すように、半導体基板1の表面に不純物拡散領域2を選択的に形成する。半導体基板1は、たとえば、シリコン基板などである。ついで、プラズマCVD法などにより、基板全面に絶縁膜3を形成する。ここで、絶縁膜3の厚さは、たとえば、1μm程度であるのが適当である。また、絶縁膜3は、具体的には、酸化膜、窒化膜、ポリイミド膜などである。
ついで、図3に示すように、絶縁膜3の一部を、フォトリソグラフィ工程などにより除去し、第1の開口部4および第2の開口部5を形成する。ついで、基板全面に金属膜6を堆積する。ここで、金属膜6の厚さは、1〜3μm程度であるのが適当である。また、金属膜6の厚さは、装置の抵抗値を低くするためには、より厚い方がよい。金属膜6は、第1の開口部4および第2の開口部5において、それぞれ不純物拡散領域2に接触する。
ついで、フォトリソグラフィ工程などにより金属膜6を部分的に除去し、1次コイル7を形成する。1次コイル7の形状は、たとえば、渦巻形状である。この渦巻の平面形状は、円形状でもよいし、角のある形状(たとえば、四角形状など)でもよい。1次コイル7の中心部分には、中心パッド8が形成される。さらに、1次コイルの外端部分には、図示しない外端パッドが形成される。この1次コイル7の中心パッド8は、第1の開口部4を介して不純物拡散領域2に接触する。また、1次コイル7の形成と同時に、第2の開口部5の上にパッド9を形成する。このパッド9は、第2の開口部5を介して不純物拡散領域2に接触する。
ついで、図4に示すように、プラズマCVD法などにより、基板全面に絶縁膜を堆積する。そして、この膜を研磨して、その表面を平坦化し、絶縁膜10を形成する。絶縁膜10の厚さは、1次コイル7の上面から0〜10μm程度の厚さであるのが適当である。このように、1次コイル7は、絶縁膜10に覆われていなくてもよい。すなわち、絶縁膜10を平坦化する際に、1次コイル7の表面に達するまで絶縁膜を研磨してもよい。ついで、パッド9および外端パッドが絶縁膜10で覆われている場合、パッド9の上部11および外端パッドの上部の絶縁膜10をフォトリソグラフィ工程などにより部分的に除去する。これによって、パッド9および外端パッドを露出させる。
一方、図5に示すように、半導体基板1とは別に、絶縁体材料12を用意する。絶縁体材料12の厚さは、マイクロトランスの用途に応じた耐圧に必要な厚さとする。具体的には、絶縁体材料12の厚さは、20〜200μm程度であるのが適当である。そして、図5に示すように、絶縁体材料12の全面に金属膜13を堆積する。金属膜13の厚さは、1〜3μm程度であるのが適当である。また、金属膜13の厚さは、装置の抵抗値を低くするためには、より厚い方がよい。
ついで、フォトリソグラフィ工程などにより金属膜13を部分的に除去し、2次コイル14を形成する。2次コイル14の形状は、1次コイル7とほぼ同じ形状である。2次コイル14の中心部分には、中心パッド15が形成される。また、2次コイル14の外端部分には、外端パッド16が形成される。さらに、絶縁体材料12のサイズは、1次コイル側の前記パッド9および外端パッドを覆わないサイズにする。
ついで、図6に示すように、絶縁体材料12の、2次コイル14の形成されていない側の面を、1次コイル側の絶縁膜10の上に、接着テープ17によって貼り合わせる。なお、本発明においては、接着テープ17を用いるので、絶縁体材料12の、2次コイルの形成されていない側の面および1次コイル側の絶縁膜10の表面には、多少の凹凸があってもよい。
上述したように、実施の形態1によれば、絶縁体材料12によって耐圧を確保するので、1次コイル7の上の絶縁膜10を所望の耐圧に必要な厚さよりも薄くすることができる。したがって、絶縁膜10を厚く形成することによるスループットの低下を防ぐことができる。また、絶縁体材料12を接着テープ17によって貼り合わせるため、応力によって絶縁体材料12にクラックが発生しない。
さらに、実施の形態1によれば、1次コイル側と2次コイル側を貼り合わせた状態で、1次コイル側のパッド9および外端パッドが露出しているので、貼り合わせ後にこれらのパッドを露出させるためのエッチングをおこなわずに済む。したがって、エッチングによるスループットの低下を防ぐことができる。また、厚い絶縁膜のエッチング工程がないので、選択比の大きなマスク材を用いずに、マイクロトランスを製造することができる。
(実施の形態2)
つぎに、本発明の実施の形態2にかかるマイクロトランスの製造方法の工程について説明する。本発明の実施の形態2にかかる製造方法により製造されるマイクロトランスの構造は、実施の形態1にかかる製造方法により製造されるマイクロトランスの構造と同様のため、説明を省略する。実施の形態2が、実施の形態1と異なるのは、半導体基板1とは別に用意する絶縁体材料12の厚さである。実施の形態2においては、まず、実施の形態1において説明した図2〜図4の製造方法の工程をおこなう。
ついで、図5に示すように、絶縁体材料12の表面に2次コイル14を形成する。その際、所望の耐圧に必要な厚さよりも厚い絶縁体材料12を用いる。ついで、絶縁体材料12の、2次コイル14の形成されていない側の面を研削し、絶縁体材料12を所望の耐圧に必要な厚さに加工する。具体的には、絶縁体材料12の厚さを20〜200μm程度にする。そして、実施の形態1と同様に、1次コイル側と2次コイル側を貼り合わせる。
上述したように、実施の形態2によれば、2次コイル14を形成する際には、絶縁体材料12が厚いため、絶縁体材料12の割れを防ぐことができる。また、マイクロトランスの用途に応じて、コイル間の距離を容易に調節することができる。
(実施の形態3)
つぎに、本発明の実施の形態3にかかるマイクロトランスの製造方法の工程について説明する。図6は、本発明の実施の形態3にかかる製造方法により製造されるマイクロトランスの構造を示す断面図である。図6に示すように、実施の形態3にかかる製造方法により製造されるマイクロトランスは、実施の形態1または2にかかる製造方法により製造されるマイクロトランスの2次コイル14の上に、絶縁膜18が堆積されている。この絶縁膜18には、2次コイル14の中心パッド15の上部に開口部19が形成されている。また、2次コイルの外端パッド16の上部に開口部20が形成されている。つまり、2次コイル14の中心パッド15および外端パッド16は、開口部19,20において露出している。
実施の形態3が、実施の形態1または2と異なるのは、2次コイルを形成した後に、2次コイルの上に絶縁膜を形成することである。また、実施の形態3においては、実施の形態1または2と、同一部分は、同一符号を付し、重複する説明を省略する。実施の形態3においては、まず、実施の形態1において説明した図2〜図4の製造方法の工程をおこなう。
ついで、図5に示すように、絶縁体材料12の上に2次コイル14を形成する。ついで、プラズマCVD法などにより、2次コイル14の上に絶縁膜18を堆積する。そして、フォトリソグラフィ工程などにより、絶縁膜18を部分的に除去して、開口部19,20を形成する。ついで、実施の形態1または2と同様に、1次コイル側と2次コイル側を貼り合わせる。実施の形態2のように絶縁体材料12を研磨する場合には、その研磨の前に、絶縁膜18の堆積および開口部19,20の形成をおこなう。
上述したように、実施の形態3によれば、実施の形態1または2と同様の効果が得られる。また、2次コイル14が絶縁膜18により保護される。
(実施の形態4)
つぎに、本発明の実施の形態4にかかるマイクロトランスの製造方法の工程について説明する。図7は、本発明の実施の形態4にかかる製造方法により製造されるマイクロトランスの構造を示す断面図である。図7に示すように、実施の形態4にかかる製造方法により製造されるマイクロトランスは、実施の形態1または2にかかる製造方法により製造されるマイクロトランスの1次コイル側の絶縁膜10にパターン合わせマーカー21が形成されている。そして、絶縁体材料12の2次コイル14の形成されていない側の面の外端が、パターン合わせマーカー21に合致するように、接着テープ17によって貼り合わされている。
図8は、本発明の実施の形態4にかかるマイクロトランスの製造方法の工程を示す断面図である。また、図9は、図8を上から見た平面図である。なお、実施の形態4が、実施の形態1または2と異なるのは、1次コイル7の上に絶縁膜10を形成した後に、絶縁膜10にパターン合わせマーカー21を形成することである。また、実施の形態4においては、実施の形態1または2と、同一部分は、同一符号を付し、重複する説明を省略する。
実施の形態4においては、実施の形態1において説明した図2〜図4の製造方法の工程をおこなう。ついで、フォトリソグラフィ工程により絶縁膜10を部分的に除去し、パターン合わせマーカー21を形成する。パターン合わせマーカー21は、図8および図9に示したように、半導体基板1が四角形状の場合、たとえば、絶縁膜10の四隅に形成する。ただし、4個のパターン合わせマーカー21により囲まれる領域が、パッド9および1次コイル7の外端パッド22を含まないようにする。パターン合わせマーカー21は、絶縁膜10の上に絶縁体材料12を貼り合わせるときの基準となる目印である。また、パターン合わせマーカー21のサイズは、たとえば、幅10μm、深さ1μm程度であるのが適当である。
なお、パターン合わせマーカー21の形状、場所および数は、半導体基板1の形状によって異なっていてもよい。パターン合わせマーカー21は、1次コイル側と、2次コイル側と、をズレずに貼り合わせることができる形状、場所および数にすればよい。
貼り合わせの際、絶縁体材料12が透明の場合、絶縁体材料12を通して絶縁膜10に形成されたパターン合わせマーカー21を認識する。そして、パターン合わせマーカー21を基準に絶縁体材料12を貼り合わせることができる。また、絶縁体材料12が不透明な場合、図7に示したように、絶縁体材料12の、2次コイル14の形成されていない側の面の外端を、それぞれパターン合わせマーカー21に合致させればよい。この場合、絶縁体材料12の形状を、4個のパターン合わせマーカー21により囲まれる形状よりも小さくする。したがって、絶縁体材料12が不透明な場合にも、パターン合わせマーカー21を基準に絶縁体材料12を1次コイル側に貼り合わせることができる。
上述したように、実施の形態4によれば、絶縁膜10に形成されたパターン合わせマーカー21を基準に、絶縁体材料12を貼り合わせる。したがって、1次コイル側の上部の所望の位置に2次コイル側を貼り合わせることができる。これによって、1次コイル7および2次コイル14の水平方向のズレをなくすことができる。また、実施の形態3に実施の形態4を適用することもできる。その場合にも、同様の効果が得られる。
なお、本発明においては、絶縁膜の形成にプラズマCVD法を用いたが、これに限るものではない。具体的には、絶縁膜を形成できる方法であればよい。また、本発明においては、コイルの形成や絶縁膜の除去にフォトリソグラフィ工程を用いたが、これに限るものではない。たとえば、コイルを、導電性のインクやペーストを直接、基板や絶縁体材料に塗布または吹き付ける直接回路描画法などによって形成してもよい。
以上のように、本発明にかかるマイクロトランスの製造方法は、電気的に絶縁された電気回路間での信号伝送をおこなうマイクロトランスの製造に有用であり、特に、輸送機器に用いられるスイッチング素子の導通、非導通を指示する制御信号およびスイッチング素子の状態信号の絶縁伝送をおこなうマイクロトランスの製造に適している。
本実施の形態1にかかる製造方法により製造されるマイクロトランスの構造を示す断面図である。 本実施の形態1にかかるマイクロトランスの製造方法の工程を示す断面図である。 本実施の形態1にかかるマイクロトランスの製造方法の工程を示す断面図である。 本実施の形態1にかかるマイクロトランスの製造方法の工程を示す断面図である。 本実施の形態1にかかるマイクロトランスの製造方法の工程を示す断面図である。 本実施の形態3にかかる製造方法により製造されるマイクロトランスの構造を示す断面図である。 本実施の形態4にかかる製造方法により製造されるマイクロトランスの構造を示す断面図である。 本実施の形態4にかかるマイクロトランスの製造方法の工程を示す断面図である。 パターン合わせマーカーを示す平面図である。 従来のマイクロトランスの構造を示す断面図である。 従来のマイクロトランスの製造方法の工程を示す断面図である。 従来のマイクロトランスの製造方法の工程を示す断面図である。 従来のマイクロトランスの製造方法の工程を示す断面図である。
符号の説明
1 半導体基板
2 不純物拡散領域
3、10 絶縁膜
4 第1の開口部
5 第2の開口部
6、13 金属膜
7 1次コイル
8 1次コイルの中心パッド
9 パッド
11 開口部
12 絶縁体材料
14 2次コイル
15 2次コイルの中心パッド
16 2次コイルの外端パッド
17 接着テープ

Claims (6)

  1. 半導体基板の表面に不純物拡散領域を選択的に形成する不純物拡散領域形成工程と、
    前記不純物拡散領域が形成された半導体基板の表面に第1の絶縁膜を堆積し、該第1の絶縁膜に第1の開口部および第2の開口部をそれぞれ前記不純物拡散領域まで到達するように形成する第1の絶縁膜堆積工程と、
    前記第1の絶縁膜、前記第1の開口部および前記第2の開口部の上に第1の導電膜を積層し、前記第1の導電膜の、前記第1の開口部の上の部分を中心として、該第1の導電膜を所望の形状に加工する第1の導電膜処理工程と、
    前記第1の絶縁膜および前記第1の導電膜の上に第2の絶縁膜を堆積し、該第2の絶縁膜の一部を除去して、前記第1の導電膜の、前記第2の開口部の上の部分を露出させる第2の絶縁膜堆積工程と、
    を含む、1次コイルを形成する1次コイル形成工程と、
    絶縁体材料の表面に第2の導電膜を形成し、該第2の導電膜を所望の形状に加工する第2の導電膜処理工程を含む、2次コイルを形成する2次コイル形成工程と、
    前記1次コイルの前記第2の絶縁膜の上に、前記絶縁体材料を下にして前記2次コイルを貼り合わせる貼り合わせ工程と、
    を含むことを特徴とするマイクロトランスの製造方法。
  2. 前記2次コイル形成工程は、
    前記第2の導電膜処理工程の後に、前記絶縁体材料の、前記第2の導電膜が形成されていない側の面を研削して、該絶縁体材料を薄くする絶縁体材料研削工程を含むことを特徴とする請求項1に記載のマイクロトランスの製造方法。
  3. 前記2次コイル形成工程は、
    前記第2の導電膜処理工程の後に、前記絶縁体材料および前記第2の導電膜の上に第3の絶縁膜を堆積し、該第3の絶縁膜に、前記第2の導電膜まで到達する開口部を形成する第3の絶縁膜堆積工程を含むことを特徴とする請求項1に記載のマイクロトランスの製造方法。
  4. 前記2次コイル形成工程は、
    前記第2の導電膜処理工程と前記絶縁体材料研削工程の間に、前記絶縁体材料および前記第2の導電膜の上に第3の絶縁膜を堆積し、該第3の絶縁膜に、前記第2の導電膜まで到達する開口部を形成する第3の絶縁膜堆積工程を含むことを特徴とする請求項2に記載のマイクロトランスの製造方法。
  5. 前記1次コイル形成工程は、
    前記第2の絶縁膜堆積工程の後に、前記第2の絶縁膜に前記2次コイルを貼り合わせるためのパターン合わせマーカーを形成するマーカー形成工程を含み、
    前記貼り合わせ工程は、前記パターン合わせマーカーを基準にして、前記1次コイルの前記第2の絶縁膜の上に、前記絶縁体材料を下にして前記2次コイルを貼り合わせることを特徴とする請求項1〜4のいずれか一つに記載のマイクロトランスの製造方法。
  6. 前記2次コイル形成工程は、
    前記第2の絶縁膜堆積工程の前に、前記絶縁体材料のサイズを、前記パターン合わせマーカーに合わせたサイズに加工する絶縁体材料処理工程を含むことを特徴とする請求項5に記載のマイクロトランスの製造方法。
JP2007119638A 2007-04-27 2007-04-27 マイクロトランスの製造方法 Expired - Fee Related JP5045219B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007119638A JP5045219B2 (ja) 2007-04-27 2007-04-27 マイクロトランスの製造方法
US12/109,335 US7947600B2 (en) 2007-04-27 2008-04-24 Manufacturing method for micro-transformers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007119638A JP5045219B2 (ja) 2007-04-27 2007-04-27 マイクロトランスの製造方法

Publications (2)

Publication Number Publication Date
JP2008277564A true JP2008277564A (ja) 2008-11-13
JP5045219B2 JP5045219B2 (ja) 2012-10-10

Family

ID=40055170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007119638A Expired - Fee Related JP5045219B2 (ja) 2007-04-27 2007-04-27 マイクロトランスの製造方法

Country Status (2)

Country Link
US (1) US7947600B2 (ja)
JP (1) JP5045219B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155478A1 (ja) 2013-03-25 2014-10-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP2899750A2 (en) 2014-01-22 2015-07-29 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2017085098A (ja) * 2015-10-23 2017-05-18 アナログ デバイシス グローバル 誘電体スタック、アイソレータ装置、およびアイソレータ装置を形成する方法
JP7429672B2 (ja) 2019-03-08 2024-02-08 ローム株式会社 絶縁通信部品およびモジュール

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446243B2 (en) * 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
US8970000B2 (en) 2010-01-18 2015-03-03 Infineon Technologies Austria Ag Signal transmission arrangement
US8513771B2 (en) 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
US9929038B2 (en) 2013-03-07 2018-03-27 Analog Devices Global Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
US9941565B2 (en) 2015-10-23 2018-04-10 Analog Devices Global Isolator and method of forming an isolator
US9978696B2 (en) 2016-09-14 2018-05-22 Analog Devices, Inc. Single lead-frame stacked die galvanic isolator
US10290532B2 (en) 2017-05-19 2019-05-14 Analog Devices Global Forming an isolation barrier in an isolator
US10236221B2 (en) 2017-05-19 2019-03-19 Analog Devices Global Forming an isolation barrier in an isolator
US11044022B2 (en) 2018-08-29 2021-06-22 Analog Devices Global Unlimited Company Back-to-back isolation circuit
US11450469B2 (en) 2019-08-28 2022-09-20 Analog Devices Global Unlimited Company Insulation jacket for top coil of an isolated transformer
US11387316B2 (en) 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952811A (ja) * 1982-09-20 1984-03-27 Sony Corp プリントコイル
JPH05144808A (ja) * 1991-11-22 1993-06-11 Hitachi Ltd 半導体装置及びその製造方法
JPH06349664A (ja) * 1993-06-14 1994-12-22 Murata Mfg Co Ltd 電子部品
JPH07122430A (ja) * 1993-10-27 1995-05-12 Yokogawa Electric Corp 積層形プリントコイル及びその製造方法
JPH1174126A (ja) * 1997-06-10 1999-03-16 Lucent Technol Inc 小型磁気パワーデバイス用接着層とその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6389063B1 (en) * 1997-10-31 2002-05-14 Hitachi, Ltd. Signal transmission apparatus using an isolator, modem, and information processor
JP3628886B2 (ja) 1997-10-31 2005-03-16 株式会社ルネサステクノロジ アナログフロントエンド
JP2001148277A (ja) 1999-11-22 2001-05-29 Sharp Corp 雷サージ電圧吸収回路を備えた電源回路
US20060189023A1 (en) * 2005-02-23 2006-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional structure formed by using an adhesive silicon wafer process
JP4478053B2 (ja) * 2005-03-29 2010-06-09 株式会社ディスコ 半導体ウエーハ処理方法
JP2007250891A (ja) * 2006-03-16 2007-09-27 Fuji Electric Device Technology Co Ltd パワーエレクトロニクス機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952811A (ja) * 1982-09-20 1984-03-27 Sony Corp プリントコイル
JPH05144808A (ja) * 1991-11-22 1993-06-11 Hitachi Ltd 半導体装置及びその製造方法
JPH06349664A (ja) * 1993-06-14 1994-12-22 Murata Mfg Co Ltd 電子部品
JPH07122430A (ja) * 1993-10-27 1995-05-12 Yokogawa Electric Corp 積層形プリントコイル及びその製造方法
JPH1174126A (ja) * 1997-06-10 1999-03-16 Lucent Technol Inc 小型磁気パワーデバイス用接着層とその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155478A1 (ja) 2013-03-25 2014-10-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9653396B2 (en) 2013-03-25 2017-05-16 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9805950B2 (en) 2013-03-25 2017-10-31 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US10128125B2 (en) 2013-03-25 2018-11-13 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
EP2899750A2 (en) 2014-01-22 2015-07-29 Renesas Electronics Corporation Method of manufacturing semiconductor device
US9502489B2 (en) 2014-01-22 2016-11-22 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2017085098A (ja) * 2015-10-23 2017-05-18 アナログ デバイシス グローバル 誘電体スタック、アイソレータ装置、およびアイソレータ装置を形成する方法
JP7429672B2 (ja) 2019-03-08 2024-02-08 ローム株式会社 絶縁通信部品およびモジュール

Also Published As

Publication number Publication date
JP5045219B2 (ja) 2012-10-10
US7947600B2 (en) 2011-05-24
US20090280646A1 (en) 2009-11-12

Similar Documents

Publication Publication Date Title
JP5045219B2 (ja) マイクロトランスの製造方法
CN104716086B (zh) 半导体装置的制造方法以及半导体装置
JP2009076483A (ja) マイクロトランスの製造方法
TWI278983B (en) A device and method for providing shielding in radio frequency integrated circuits to reduce noise coupling
TWI569305B (zh) 用於形成微帶傳輸線於薄矽晶絕緣體晶片上的方法及結構
KR101979025B1 (ko) 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법
CN106463394B (zh) 半导体装置
JP2008270465A (ja) マイクロトランスの製造方法
US8173539B1 (en) Method for fabricating metal redistribution layer
CN113161324A (zh) 半导体装置及其制作方法
TW201642430A (zh) 半導體積體電路裝置及其製造方法
CN109473420B (zh) 耐电弧的开裂阻止
US8564131B2 (en) Semiconductor device and method for manufacturing the same
US20230275119A1 (en) Transformer element, semiconductor device, method of manufacturing transformer element, and method of manufacturing semiconductor device
JP2010080551A (ja) 半導体装置
JP2010067722A (ja) 電子装置及びその電子装置に用いる構造体の製造方法
KR20190040151A (ko) 반도체 소자의 금속배선 및 반도체 소자의 금속배선 형성방법
EP3483927A1 (en) Semiconductor packaging structure and manufacturing method therefor
CN112039456B (en) Packaging method and packaging structure of bulk acoustic wave resonator
US20230352232A1 (en) Coil device and method of manufacturing coil device
KR102528067B1 (ko) 전력용 반도체 소자 및 이의 제조 방법
US20210091019A1 (en) Distribution layer structure and manufacturing method thereof, and bond pad structure
JP2009537074A (ja) パワーmosfetのコンタクトメタライゼーション
CN100578821C (zh) 铁电薄膜装置及其制造方法
KR100800934B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees