CN100578821C

CN100578821C - 铁电薄膜装置及其制造方法

Info

Publication number: CN100578821C
Application number: CN 200680034918
Authority: CN
Inventors: 俪云·V·陈
Original assignee: Agile RF Inc
Current assignee: Qorvo US Inc
Priority date: 2005-09-22
Filing date: 2006-09-12
Publication date: 2010-01-06
Anticipated expiration: 2026-09-12
Also published as: CN101288183A

Abstract

本发明描述铁电薄膜装置，其包含钝化结构以减少或控制两个电极之间且沿着铁电薄膜层与钝化层之间的界面的泄漏路径。本发明还揭示用于制造所述装置的方法。所述钝化结构包含第一钝化层(140，图2)，其包含开口(205)，所述开口暴露所述铁电薄膜层(125)的一部分从而允许第二钝化层(145)通过所述开口接触所述薄膜层(125)。在示范性实施例中，所述开口是围绕电容器的有源区的矩形环(505，图6D)。在另一示范性实施例中，所述第二钝化层还接触第二电极，所述第二电极的一部分也通过所述开口暴露。在另一示范性实施例中，电流在集成电阻器(975，图9A)中沿着所述薄膜层与所述钝化层之间的界面流动。

Description

铁电薄膜装置及其制造方法

技术领域

本发明大体上涉及钛酸钡锶(BST)薄膜装置的制造，且更明确地说涉及BST薄膜电容器的钝化和BST薄膜电阻器的制造。

背景技术

半导体装置的制造工艺通常包含一个或一个以上钝化层。钝化层可用于(例如)使有源组件或有源层(例如，金属线)分离。其也可用作MTM或叉指型电容器的电介质。另外，钝化层可用于防止最终所制造的装置的污染并增强其可靠性。

通常基于工艺可用性、与先前处理的兼容性和所需特性来选择用于钝化层的材料。明确地说，可在设计的其它部分中利用的材料优选会减小设计复杂性并使制造成本最小化。钝化层材料的典型实例包含氮化硅(Si₃N₄)、二氧化硅(SiO₂)和氧化铝(Al₂O₃)。Si₃N₄合乎需要是因为其能够界定较小临界尺寸，但其厚度可能由于应力效应而受到限制。相比之下，SiO₂可在较小应力效应的情况下用于较厚层。

用于制造工艺中的钝化层预期对下伏装置的性能和特性具有极少或不具有影响。然而，实践中，钝化层与其它有源层之间的界面可产生供泄漏电流流动的路径。这些路径(也称为“泄漏路径”)对于功率有效性和可靠性是不合需要的。

图1是使用包含常规钝化方案的半导体工艺技术制造的集成电路100的横截面图。集成电路100包含可调谐BST电容器105和固定电容器110。作为电子电路的基本构造块的电容器可以各种配置制造，电容器的一种设计是平行板配置，其中电介质夹置在两个电极之间，如图1中针对电容器105、110所示。半导体工艺技术的使用允许在单个晶片上制造许多电容器，且还允许电容器与其它电路集成。

图1中，可调谐BST电容器105包含底部电极115，其可以是形成在衬底120上的导电层(例如，金属)。铁电BST薄膜介电层125夹置在底部电极115与顶部电极130之间，所述顶部电极130可以是另一金属层。可提供额外导电层135以形成与顶部电极130的低电阻接触。第一钝化层140保护底部电极115、介电层125和顶部电极130。由于BST的高介电常数的缘故，顶部电极130有时在物理尺寸上较小，从而要求第一钝化层140具有优良的阶梯覆盖性并能够图案化小临界尺寸。对于半导体工艺，通常使用Si₃N₄，但也可使用SiO₂和Al₂O₃。第二钝化层145保护整个结构，且包含开口150以允许与BST电容器105电接触。

固定电容器110包含底部电极155，其可使用与BST电容器105的底部电极115相同的导电层形成。钝化层140用作固定电容器110的介电层，而导电层135用作固定电容器110的顶部电极。

然而，BST电容器105的常规钝化的主要缺点是沿着介电层125与第一钝化层140的界面形成泄漏路径160，如图1所示。顶部电极130与底部电极115之间的此泄漏路径160对于功率有效性和可靠性可能是不合需要的，在其未受控制的情况下尤其如此。

因此，需要减少和/或控制在铁电薄膜装置的电极之间沿着铁电介电层的界面形成的泄漏路径。

发明内容

本发明实施例通过提供用于铁电薄膜装置(例如，电容器和集成电阻器)的钝化结构及其制造方法来克服现有技术的局限性。所述钝化结构可减少和控制可在装置的电极之间沿着铁电薄膜介电层与钝化层的界面形成的泄漏路径，从而改进装置的长期可靠性和DC功率消耗。有利地，可在不对现有制造工艺作出重大变化的情况下获得所述钝化结构，且本文描述的装置和工艺的实施例允许BST工艺与典型半导体工艺兼容。并且，本文描述的装置和工艺的实施例可保留第一钝化层(通常为Si₃N₄)以利用其益处(例如，严格的处理容限)且还减少或排除其缺点(明确地说，导致泄漏路径)。

在所揭示的实施例的一个方面，铁电薄膜装置具有集成在衬底上的第一电极、接触第一电极的铁电薄膜层和接触铁电薄膜层的第二电极。第一钝化层上覆于第一电极、铁电薄膜层和第二电极上，且包含沿着一路径而暴露铁电薄膜层的一部分的开口，所述路径在第一电极与第二电极之间沿着铁电薄膜层的表面延伸。第二钝化层通过所述开口而接触铁电薄膜层。在特定设计实施例中，所述开口还暴露第二电极的一部分，且第二钝化层还接触第二电极。

在所揭示的实施例的另一方面，铁电平行板电容器具有第一电极、上覆于第一电极的一部分上的介电层和上覆于介电层的一部分上的第二电极。第一钝化层上覆于第一电极、介电层和第二电极上，且包含沿着一路径而暴露介电层的一部分的开口，所述路径在顶部电极与底部电极之间沿着介电层的表面延伸。第二钝化层通过所述开口而接触介电层。在特定设计实施例中，所述开口还暴露第二电极的一部分，且第二钝化层还接触第二电极。

在所揭示的实施例的另一方面，可通过形成由衬底支撑的底部电极来制造铁电平行板电容器。铁电薄膜介电层形成在底部电极上。顶部电极形成在介电层上。第一钝化层形成为上覆于底部电极、介电层和顶部电极上。第一钝化层中的开口沿着一路径而暴露介电层的一部分，所述路径在顶部电极与底部电极之间沿着介电层的表面延伸。第二钝化层形成为上覆于第一钝化层上且通过所述开口而接触介电层。在特定设计实施例中，第二钝化层还通过所述开口而接触底部电极。

在所揭示的实施例的另一方面，铁电薄膜电阻器具有集成在衬底上的第一电极、接触第一电极的铁电薄膜层和接触铁电薄膜层的第二电极。第一钝化层上覆于第一电极、铁电薄膜层和第二电极上。通过电阻器的电流在铁电薄膜层与第一钝化层之间的界面处流动。在特定设计实施例中，第一钝化层包含沿着一路径而暴露铁电薄膜层的一部分的开口，所述路径在沿着铁电薄膜层与第一钝化层之间的界面的电极之间，且上覆于第一钝化层上的第二钝化层通过所述开口而接触铁电薄膜层。

在所揭示的实施例的各个方面，第一钝化层中的开口可具有多种形状以视需要中断铁电装置的泄漏路径。举例来说，所述开口可在装置的有源区周围形成环结构，或者所述开口可仅部分围绕有源区装置。作为特定实例，所述开口可以是矩形环。

在特定设计实施例中，一个或两个电极可以是铂，第一钝化层可以是氮化硅，第二钝化层可以是聚酰亚胺，且铁电薄膜层可以是钛酸钡、钛酸锶或两者的复合物。

附图说明

所揭示的实施例具有其它优点和特征，结合附图考虑从以下详细描述和所附权利要求书中将更容易了解所述其它优点和特征，附图中：

图1是使用包含常规钝化方案的半导体工艺技术制造的集成电路的横截面图。

图2是根据本发明的包含钝化结构的BST电容器的一个实施例的横截面图。

图3A和图3B分别是图1的BST电容器和图2的BST电容器的放大横截面图。

图4将常规BST装置与根据本发明以环钝化结构制成的BST装置的泄漏电流与电压特性进行比较。

图5是根据本发明另一实施例的包含钝化结构的BST电容器的横截面图。

图6A-6H是俯视图和横截面图对，其说明根据本发明的BST平行板电容器的示范性制造工艺。

图7是根据本发明另一实施例的包含钝化结构的BST电容器的横截面图。

图8A-8H是俯视图和横截面图对，其说明根据本发明的BST平行板电容器的另一示范性制造工艺。

图9A是根据本发明另一实施例的包含由钝化结构产生的集成电阻器的BST电容器的俯视图和横截面图对。

图9B是模仿图9A的BST电容器的电路图的一个实施例。

图10A和图10B是根据本发明的使用钝化结构形成的示范性集成电阻器的俯视图和横截面图对。

图11A是使用包含常规钝化方案的半导体工艺技术制造的常规BST间隙电容器的横截面图。

图11B是根据本发明一个实施例的包含钝化结构的BST间隙电容器的横截面图。

图12A-12D是俯视图和横截面图对，其说明根据本发明图11B的BST间隙电容器的制造工艺的示范性实施例。

具体实施方式

本文描述用于铁电薄膜装置(例如，BST电容器)的钝化结构(包含制造方法)的实施例。所述钝化结构及其制造方法有利地需要对现有制造工艺作出最小变化。

平行板电容器

图2是根据本发明一个实施例的包含钝化结构的BST电容器200的横截面图。与图1的BST电容器105类似，BST电容器200集成在衬底120上且包含底部电极115、顶部电极130和夹置在顶部电极130与底部电极115之间的BST薄膜介电层125。电容器的有源区由顶部电极130、介电层125与底部电极115之间的重叠界定。提供额外导电层135以形成与顶部电极130的低电阻接触。与图1中一样，第一钝化层140(例如，Si₃N₄)保护底部电极115、介电层125和顶部电极130，而第二钝化层145保护整个结构，且包含开口150以允许与BST电容器200电接触。

然而，BST电容器200的钝化层140还包含开口205以中断泄漏路径，所述泄漏路径可形成在顶部电极130与底部电极115之间在介电层125与钝化层140的界面处。图3A和图3B分别是图1的BST电容器105和图2的BST电容器200的放大横截面图，其说明钝化层140中的开口205的功能。图3A的常规BST电容器105中存在的泄漏路径160由图3B的BST电容器200中的钝化层140中的开口205断开。由于钝化层(例如，钝化层140)中的大多数开口是通过干式或湿式蚀刻获得的，所以应通过使钝化层140的一部分保持完好来保护介电层125的靠近顶部电极130的区域。然而，可去除钝化层140的处于或靠近介电层125的边缘的另一部分，以形成开口205从而防止顶部电极130与底部电极115之间的电流流动。暴露的介电层125由第二钝化层145覆盖，所述第二钝化层145可以是(例如)不会引起泄漏路径160的聚酰亚胺或双苯并环丁烯(BCB)层。

图4将常规BST装置与根据本发明以环钝化结构制成的BST装置的泄漏电流与电压特性进行比较。所测量的所有装置均为由相同晶片制成的15μm×15μm BST电容器。标准(即，常规)BST装置(例如图1的BST电容器105)由菱形指示。根据本发明的BST装置(例如图2的BST电容器200)由正方形指示并标记为“N1_环”，且包含成形为围绕第一钝化层(N1)中的电容器的环的开口。图4指示根据本发明一个实施例以钝化结构制成的BST电容器的泄漏电流显著低于标准BST电容器的泄漏电流。

图5是根据本发明另一实施例的包含钝化结构的BST电容器500的横截面图。BST电容器500类似于图2的BST电容器200，且包含衬底120、底部电极115、顶部电极130和夹置在顶部电极130与底部电极115之间的BST薄膜介电层125。导电层135形成与顶部电极130的低电阻接触。与图2中一样，第一钝化层140(例如，Si₃N₄)保护底部电极115、介电层125和顶部电极130。第二钝化层145保护整个BST电容器500，且包含开口150以允许以导电层555与BST电容器500电接触。第三钝化层560上覆于整个结构上。与图2中一样，BST电容器500的钝化层140还包含开口505以中断泄漏路径，所述泄漏路径可形成在顶部电极130与底部电极115之间在介电层125与钝化层140的界面处。然而，开口505大于图2的开口205，且还暴露底部电极115的一部分。所属领域的技术人员将了解，开口205和505仅说明对于本发明的钝化结构来说可能实现的各种配置。

图6A-6H是俯视图和横截面图对，其说明根据本发明的BST平行板电容器的示范性制造工艺。每一个别图式展示不同的制造阶段，而图式序列展示整个制造工艺。每一图式展示制造期间电容器的俯视图和相应的横截面图(穿过线A-A)。所述序列的最后图式中展示制成的电容器。在每一图式的俯视图中，以加重线展示当前正处理的层，但所述序列的最后一个图式除外，其以加重线展示第一钝化层。虽然图6A-6H中描述的工艺说明图5的BST电容器500的制造，但所述工艺还可用于制造其它BST电容器，例如图2的BST电容器200。

参看图6A，所述工艺以包含夹置层结构的衬底120开始，所述夹置层结构包括底部电极115、BST薄膜介电层125和顶部电极130。为了减少成本，通常优选耐热、便宜的绝缘衬底120，包含(但不限于)高电阻率硅(HR Si)、蓝宝石晶体(Al₂O₃)、氮化铝(AlN)、石英和玻璃。这些衬底优选地经抛光以实现低表面粗糙度，以便与具有高击穿场(breakdown field)的平滑铁电膜的成长兼容。

在所述制造工艺的一个特定实施例中，底部电极115是薄铂层，其可通过溅镀或蒸发而沉积在衬底120上。选择铂是为了与BST薄膜处理兼容。底部电极115的薄层优选地使后续处理期间的粗糙度最小化。在此实施例中，顶部电极130也可以是形成在BST薄膜介电层125上的薄铂层。

用于BST薄膜介电层125的适宜的BST薄膜材料的实例包含钛酸钡、钛酸锶和两者的复合物。为了方便起见，全文中使用术语“BST”表示所有这些材料，但严格来说，钛酸钡不含有锶且钛酸锶不含有钡。术语“钛酸钡”、“钛酸锶”和“钛酸钡锶”将用于指特定材料。这全然是为了方便起见，以免必须在全文中重复“钛酸钡、钛酸锶和/或钛酸钡锶”。BST材料还可包含较小浓度的一种或一种以上掺杂剂以修改某些特性。BST薄膜介电层125可成长或沉积在底部电极115的层上。

如图6A所示，使用标准光刻和蚀刻技术去除顶部电极层的选定部分以形成顶部电极130的横向形状而将顶部电极130形成在铂层中。明确地说，将光致抗蚀剂层沉积在顶部电极层上并将其图案化以界定顶部电极130。接着(例如)通过离子铣削而蚀刻掉顶部电极层的暴露部分。

参看图6B，接着使用标准蚀刻技术蚀刻BST薄膜介电层125。可(例如)通过离子铣削而对介电层125进行湿式蚀刻或干式蚀刻。图案化光致抗蚀剂层可用作蚀刻掩模。

参看图6C，接着使用标准光刻和蚀刻技术(例如，离子铣削)去除底部电极层的选定部分以形成底部电极115的横向形状而将底部电极115形成在最下面的铂层中。

参看图6D，形成钝化结构。在此实例中，用于第一钝化层140的材料为氮化硅Si₃N₄，其沉积在所述结构上并使用标准光刻和蚀刻技术(例如，反应离子蚀刻)来蚀刻。明确地说，Si₃N₄层经图案化以形成中心开口来提供对顶部电极130的接达。Si₃N₄层还经图案化以形成开口505来断开形成在顶部电极130与底部电极115之间在介电层125与钝化层140的界面处的泄漏路径。如图6D的俯视图所示，在此实例中，开口505在BST电容器的有源区周围形成矩形环。然而，在替代实例中，其它横向形状是可能的；例如，所述开口可能不形成完整的环或者其可呈不同多边形的形状。

参看图6E，形成导电层135以接触顶部电极130和底部电极115。导电层可以是(例如)金，其提供与电极115、130的低电阻电接触。有利地将导电层135放置成紧密接近BST电容器的有源区以减小由铂电极115、130产生的总电阻。在此实例中，可(例如)使用剥离工艺对金进行图案化，其中首先使用标准光刻技术沉积和图案化光致抗蚀剂层。接着可能在沉积粘合层之后将金沉积在光致抗蚀剂上。去除光致抗蚀剂层留下图案化导电层135。或者，可在图案化光致抗蚀剂层之前沉积金，并接着使用腐蚀金但不腐蚀BST或铂的基于碘的金蚀刻剂对金进行湿式蚀刻。

参看图6F，接着沉积并干式蚀刻第二钝化层145。第二钝化层145可以是(例如)聚酰亚胺。明确地说，钝化层145使BST薄膜介电层125和底部电极115的暴露于开口505中的区钝化。

参看图6G，接着形成导电层555以产生金属布线，从而提供与BST电容器的接触。在此实例中，导电层555为金，其可通过电镀而沉积在表面上。如果必要，可使用标准光刻和蚀刻技术(例如，湿式蚀刻)来对金进行图案化。

参看图6H，将第三钝化层560沉积在整个结构上以保护BST电容器500。第三钝化层560可以是(例如)双苯并环丁烯(BCB)。在以上工艺期间，通常使用标准退火技术来(例如)通过修复BST处理步骤期间可能已发生的损坏而改进BST材料的质量。退火还可改进BST薄膜介电层125与电极115、130之间的界面的质量。

图7是根据本发明另一实施例的包含钝化结构的BST电容器700的横截面图。BST电容器700类似于图5的BST电容器500，包含具有与图5中相同标号的许多类似层。虽然图5和图7中的相同标号指示共同层，然而所述层的横向配置在图5和图7中可能不同。举例来说，在图7所示的实施例中，BST薄膜介电层125延伸超过底部电极115的边缘765，并沿着衬底120的表面的一部分延伸。介电层125的此横向配置防止钝化层140沿着底部电极115的边缘765接触底部电极115。这防止在顶部电极130与底部电极115之间沿着底部电极115的边缘765形成泄漏路径。因此，图7的实施例中的开口705具有与图5的开口505不同的横向配置。明确地说，开口705主要位于留下钝化层140原本会在顶部电极130与底部电极115之间沿着BST薄膜介电层125的界面形成泄漏路径的区域中。如图7所示，开口705位于导电层135接触底部电极115的区域中，使得BST薄膜介电层125的边缘暴露于第二钝化层145并暴露于导电层135。

图8A-8H是俯视图和横截面图对，其说明根据本发明的BST平行板电容器的另一示范性制造工艺。与图6A-6H一样，每一个别图式展示不同的制造阶段，而图式序列展示整个制造工艺。每一图式展示制造期间电容器的俯视图和相应的横截面图(穿过线A-A)。所述序列的最后一个图式中展示制成的电容器。在每一图式的俯视图中，以加重线展示当前正处理的层，但序列的最后一个图式除外，其以加重线展示第一钝化层。虽然图8A-8H中描述的工艺说明图7的BST电容器700的制造，但所述工艺还可用于制造其它BST电容器，例如图5的BST电容器500。

参看图8A，所述工艺以衬底120开始，衬底120可以是(例如)高电阻率硅(HR Si)、蓝宝石晶体(Al₂O₃)、氮化铝(AlN)、石英、玻璃或另一衬底。这些衬底优选地经抛光以实现低表面粗糙度，以便与具有高击穿场的平滑铁电膜的成长兼容。使用(例如)剥离工艺在衬底120上形成底部电极115，其中光致抗蚀剂层沉积在衬底120上并使用标准光刻技术图案化。在所述制造工艺的一个实施例中，底部电极115是薄铂层，其可通过溅镀或蒸发而沉积在衬底120上的光致抗蚀剂剥离掩模上。优选薄层以使后续处理期间的粗糙度最小化，同时铂提供与后续BST处理的兼容性。去除光致抗蚀剂掩模在衬底120上留下图案化底部电极115。或者，可在衬底120上沉积铂薄层，并随后使用标准光刻和蚀刻技术将薄铂层图案化到底部电极115中。

参看图8B，将BST薄膜介电层125沉积在底部电极115上并使用标准蚀刻技术蚀刻。明确地说，光致抗蚀剂层可经沉积并使用标准光刻技术图案化以用作湿式蚀刻掩模。如之前所论述，术语“BST”是指薄膜电介质，例如由钛酸钡、钛酸锶和两者的复合物组成的那些薄膜电介质，其还可包含较小浓度的一种或一种以上掺杂剂以修改某些特性。

如图8C所示，形成顶部电极130以上覆于BST薄膜介电层125和底部电极115上。在此实施例中，顶部电极130也可以是薄铂层。可(例如)使用剥离工艺形成顶部电极130，其中光致抗蚀剂层经沉积并图案化以用作剥离掩模。接着(例如)通过蒸发或溅镀在剥离掩模上沉积导电层。去除光致抗蚀剂剥离掩模留下图案化顶部电极130。或者，可使用标准光刻和蚀刻技术形成顶部电极130，其中可在所述图案化光致抗蚀剂之前沉积导电材料，且蚀刻掉导电层的选定部分以形成顶部电极130的横向形状。

参看图8D，接着形成钝化结构。在此实例中，用于第一钝化层140的材料为氮化硅Si₃N₄，其沉积在所述结构上并使用标准光刻和蚀刻技术(例如，反应离子蚀刻)来蚀刻。明确地说，Si₃N₄层经图案化以形成中心开口来提供对顶部电极130的接达。Si₃N₄层还经图案化以形成开口705来断开形成在顶部电极130与底部电极115之间在介电层125与钝化层140的界面处的泄漏路径。如图8D的俯视图所示，在此实例中，开口705包含在BST电容器的有源区周围的三侧矩形环，即成为方形的U的形状。然而，在替代实例中，其它横向形状是可能的，例如，所述开口可形成完整的环或者呈不同多边形的形状。

参看图8E，形成导电层135以接触顶部电极130和底部电极115。导电层可以是(例如)金，其提供与电极115、130的低电阻电接触。有利地将导电层135放置成紧密接近BST电容器的有源区以减小由铂电极115、130产生的总电阻。在此实例中，可(例如)使用剥离工艺对金进行蚀刻，其中首先使用标准光刻技术沉积和图案化光致抗蚀剂层。接着可能在沉积粘合层之后将金沉积在光致抗蚀剂上。去除光致抗蚀剂层留下图案化导电层135。或者，可在所述图案化光致抗蚀剂层之前沉积金，并接着使用腐蚀金但不腐蚀BST或铂的基于碘的金蚀刻剂对金进行湿式蚀刻。

参看图8F，接着沉积并干式蚀刻第二钝化层145。第二钝化层145可以是(例如)聚酰亚胺。明确地说，钝化层145使BST薄膜介电层125和底部电极115的暴露于开口705中的区钝化。

参看图8G，接着形成导电层555以产生金属布线从而提供与BST电容器的接触。在此实例中，导电层555为金，其可通过电镀而沉积在表面上。如果必要，可使用标准光刻和蚀刻技术(例如，湿式蚀刻)来对金进行图案化。

参看图8H，第三钝化层560沉积在整个结构上以保护BST电容器700。第三钝化层560可以是(例如)BCB层。在以上工艺期间，通常使用标准退火技术(例如)通过修复BST处理步骤期间可能已发生的损坏来改进BST材料的质量。退火还可改进BST薄膜介电层125与电极115、130之间的界面的质量。

尽管已相当详细地描述关于平行板BST电容器的实施例，但其它实施例将显而易见。明确地说，图2-8中的电容器被描绘为对于电极115、130、介电层125以及第一钝化层140中的开口205、505、705具有特定形状。然而，这并不意味着是一种限制，因为并不要求所示的特定几何结构和形状。所述图用于说明用以断开电极115、130之间在BST薄膜介电层125与第一钝化层140的界面处的泄漏路径的钝化结构。可能具有不同几何结构的类似钝化结构可应用于不同形状的平行板电容器。举例来说，可颠倒顶部与底部电极的形状，基本上在衬底上将电容器设计倒置。作为另一实例，所述结构的形状可弯曲，例如圆形、半圆形或螺旋形。结构之间可存在不同的重叠量。作为另一实例，上文描述的原理还适用于电容器阵列。明确地说，作为最后的实例，钝化层中的开口的形状可具有各种几何结构，例如围绕有源区的完整的环、围绕有源区的部分环、矩形环、其它多边形环、圆环以及其它几何结构。

此外，所述图展示电容器的大多数相关结构，但这并不意味着不存在其它结构或层。举例来说，根据常规技术，位于那些所示层之间的额外层可用于各种目的。实例包含用于增加粘合力、用于提供扩散势垒或用于改进肖特基(Schottky)势垒高度的层。作为另一实例，底部电极115始终被展示为由衬底120直接支撑。这是为了方便起见，且其它层或结构可位于底部电极115与衬底120之间。另外，每一层115、125、130还可包含一种或一种以上类型的材料，但其被展示和描述为单一材料层。

此外，制造工艺不需要使用上文描述的所有处理技术。各种实施例可仅使用其中一些技术。类似地，一个图式序列中说明的技术可与另一图式序列中说明的技术组合。举例来说，特定步骤可被描述为使用选择性湿式蚀刻来形成衬底的横向形状。在替代实施例中，可改为使用剥离工艺、干式蚀刻或其它标准工艺。

集成电阻器

图9A是根据本发明另一实施例包含由钝化结构产生的集成电阻器975(由叠加的电阻器符号表示)的BST电容器900的俯视图和横截面图对。所述图展示俯视图和相应的横截面图(穿过线A-A)。BST电容器900类似于图7的BST电容器700，包含具有与图7中相同标号的许多类似层。虽然图7和图9A中的相同标号指示共同层，然而所述层的横向配置在图7和图9A中可能不同。举例来说，在图9A所示的实施例的横截面图中，形成集成电阻器975，因为第一钝化层140的一部分接触介电层125，从而沿着层125、140之间的界面从顶部电极130到底部电极115提供泄漏路径。

穿过第一钝化层140的功能与图7中的开口705类似的开口905A和905B仅出现在图9A的俯视图中。开口905A、905B通过允许第二钝化层145接触介电层125而中断沿着层125、140之间的界面的泄漏路径。开口905A、905B的形状和大小直接影响集成电阻器975的值，因为开口905A、905B直接影响泄漏路径的面积。所属领域的技术人员将了解，图9A中的开口905A、905B的大小、形状和数目仅用于说明的目的。开口905A、905B的大小、形状和数目可改变以实现集成电阻器975的各种各样的值。

图9B是模仿图9A的BST电容器900的电路图980。电路图980展示与集成电阻器975并联耦合的BST电容器900。BST电容器900及其集成电阻器975可使用例如图8A-8H所示的工艺来制造。

图10A和图10B是根据本发明实施例的使用钝化结构形成的示范性集成电阻器1000A、1000B的俯视图和横截面图对。每一图展示俯视图和相应的横截面图(穿过线A-A)。集成电阻器1000A、1000B包含具有与图5中相同标号的类似于图5的BST电容器500的许多层。虽然图5以及图10A和图10B中的相同标号指示共同层，然而，所述层的横向配置在图5以及图10A和图10B中可能不同。可(例如)使用与图8A-8H中描述的工艺类似的工艺来制造集成电阻器1000A、1000B。

集成电阻器1000A、1000B形成在电极115A、115B之间，所述电极115A、115B由与图5的底部电极115相同的材料形成。集成电阻器1000A、1000B形成在介电层125与第一钝化层140之间的界面处，如叠加的电阻器链所指示。集成电阻器1000A、1000B的值取决于界面的各自面积。在图10A的集成电阻器1000A的情况下，界面的面积与第一钝化层140的最内部正方形相关，如俯视图中所见。在图10B的集成电阻器1000B的情况下，已通过以下操作而修改了界面面积：穿过第一钝化层140形成开口1005从而允许第二钝化层145接触介电层125，由此中断电极115A、115B之间沿着介电层125与第一钝化层140之间的界面的泄漏路径。所属领域的技术人员将了解，包括集成电阻器1000A、1000B的层的配置仅是说明性的，且可通过改变第一钝化层140的横向形状以及穿过第一钝化层140的任何开口1005的大小和形状来制造多种集成电阻器。

间隙电容器

图11A是使用包含常规钝化方案的半导体工艺技术制造的常规BST间隙电容器1100A的横截面图。BST间隙电容器1100A包含类似于图2、图5和图7的BST电容器200、500和700的若干层。这些层的标号与图2、图5和图7中类似。虽然图11A以及图2、图5和图7中的相同标号指示共同层，但BST间隙电容器1100A的物理结构不同于图2、图5和图7的平行板BST电容器200、500和700。

明确地说，BST间隙电容器1100A包含毯覆式BST薄膜介电层125。如之前所论述，BST薄膜介电层125可包含钛酸钡、钛酸锶和两者的复合物。第一电极1115和第二电极1130由相同导电材料层(例如，铂)形成。第一钝化层140(例如，Si₃N₄)上覆于第一电极1115、介电层125和第二电极1130并对其进行保护。额外导电层135形成与电极1115、1130的低电阻接触。第二钝化层145保护整个结构，且包含开口150以允许与BST间隙电容器1100A电接触。

与图1的常规平行板BST电容器105一样，BST间隙电容器1100A的常规钝化的主要缺点是沿着介电层125与第一钝化层140的界面形成泄漏路径160，如图11A所示。第一电极1115和第二电极1130之间的此泄漏路径160对于功率有效性和可靠性可能是不合需要的，在其未受控制的情况下尤其如此。

图11B是根据本发明一个实施例的包含钝化结构的BST间隙电容器1100B的横截面图。图11A和图11B中的类似参考标号表示类似结构。然而，BST间隙电容器1100B还包含第一钝化层140中的开口1105，其操作以断开图11A的泄漏路径160。

图12A-12D是俯视图和横截面图对，其说明根据本发明图11B的BST间隙电容器1100B的制造工艺的示范性实施例。与图6A-6H一样，每一个别图式展示不同的制造阶段，而图式序列展示整个制造工艺。每一图式展示制造期间电容器的俯视图和相应的横截面图(穿过线A-A)。所述序列的最后一个图式中展示制成的电容器。在每一图式的俯视图中，以加重线展示当前正处理的层。

参看图12A，所述工艺以衬底120开始，衬底120可以是(例如)高电阻率硅(HRSi)、蓝宝石晶体(Al₂O₃)、氮化铝(AlN)、石英、玻璃或另一衬底。这些衬底优选地经抛光以实现低表面粗糙度，以便与具有高击穿场的平滑铁电膜的成长兼容。毯覆式BST薄膜介电层125成长或沉积在衬底120上。如之前所论述，术语“BST”是指薄膜电介质，例如那些由钛酸钡、钛酸锶和两者的复合物组成的薄膜电介质，其还可包含较小浓度的一种或一种以上掺杂剂以修改某些特性。

仍参看图12A，使用标准光刻和蚀刻技术去除导电层的选定部分以形成电极1115、1130的横向形状而将电极1115、1130形成在导电层中，所述导电层可以是(例如)铂。明确地说，将光致抗蚀剂层沉积在导电层上并图案化以界定电极1115、1130。接着(例如)通过离子铣削而蚀刻掉导电层的暴露部分。

参看图12B，形成钝化结构。在此实例中，用于第一钝化层140的材料为氮化硅Si₃N₄，其沉积在所述结构上并使用标准光刻和蚀刻技术(例如，反应离子蚀刻)来蚀刻。明确地说，Si₃N₄层经图案化以形成开口来提供对电极1115、1130的接达。Si₃N₄层还经图案化以形成开口1105来断开形成在电极1115与电极1130之间在介电层125与钝化层140的界面处的泄漏路径。如图12B的俯视图所示，在此实例中，开口1105在间隙电容器的有源区上形成矩形。然而，在替代实例中，其它横向形状是可能的。

参看图12C，形成导电层135以接触电极1115、1130。导电层可以是(例如)金，其提供与电极1115、1130的低电阻电接触。在此实例中，可(例如)使用剥离工艺对金进行蚀刻，其中首先使用标准光刻技术沉积和图案化光致抗蚀剂层。接着可能在沉积粘合层之后将金沉积在光致抗蚀剂上。去除光致抗蚀剂层留下图案化导电层135。或者，可在所述图案化光致抗蚀剂层之前沉积金，并接着使用腐蚀金但不腐蚀BST或铂的基于碘的金蚀刻剂对金进行湿式蚀刻。

参看图12D，接着沉积并干式蚀刻第二钝化层145。可形成开口150以接触导电层135。第二钝化层145可以是(例如)聚酰亚胺。明确地说，钝化层145使BST薄膜介电层125的暴露于开口1105中的区钝化，由此中断可形成在电极1115、1130之间在介电层125与第一钝化层140的界面处的泄漏路径。

尽管已相当详细地描述图11B的间隙电容器1100B，但其它实施例将显而易见。举例来说，代替于毯覆式BST层，BST的岛可用用于电极1115、1130的部分在介电层125上且部分在衬底120上的金属形成。另外，图11B中的间隙电容器1100B图示为对于电极1115、1130、介电层125以及第一钝化层140中的开口1105具有特定形状。然而，这并不意味着是一种限制，因为并不要求所示的特定几何结构和形状。所述图用于说明用以断开电极1115、1130之间在BST薄膜介电层125与第一钝化层140的界面处的泄漏路径的钝化结构。可能具有不同几何结构的类似钝化结构可应用于不同形状的间隙电容器。

尽管详细描述含有许多细节，但这些细节不应解释为限制本发明的范围，而是仅应解释为说明本发明的不同实例和方面。应了解，本发明的范围包含上文未详细论述的其它实施例。可在不脱离如所附权利要求书中界定的本发明的精神和范围的情况下，在本文揭示的本发明的方法和设备的布置、操作和细节上作出所属领域的技术人员将了解的各种其它修改、变化和变更。因此，本发明的范围应由所附权利要求书及其合法等效物确定。

Claims

1.一种铁电薄膜装置，所述装置包括：

衬底；

第一电极，其集成在所述衬底上；

铁电薄膜介电层，其接触所述第一电极；

第二电极，其接触所述介电层；

第一钝化层，其上覆于所述第一电极、所述介电层和所述第二电极上，其中所述第一钝化层进一步包括沿着所述第一电极与所述第二电极之间的路径暴露所述介电层的一部分的开口，所述路径沿着所述介电层的表面延伸；以及

第二钝化层，其通过所述开口接触所述介电层。

2.根据权利要求1所述的装置，其中所述铁电薄膜介电层包括选自由以下各项组成的群组的材料中的至少一者：钛酸钡(BT)、钛酸锶(ST)和钛酸钡锶(BST)。

3.根据权利要求1所述的装置，其中所述第一钝化层包括氮化硅。

4.根据权利要求1所述的装置，其中所述第一钝化层包括二氧化硅或氧化铝。

5.根据权利要求1所述的装置，其中所述第二钝化层包括聚酰亚胺或双苯并环丁烯。

6.根据权利要求1所述的装置，其中所述第一电极包括铂。

7.根据权利要求1所述的装置，其中所述第二电极包括铂。

8.根据权利要求1所述的装置，其中所述装置包括电容器。

9.根据权利要求8所述的装置，其中所述开口包括围绕所述装置的有源区的环，所述有源区由所述第二电极、所述介电层、及所述第一电极之间的重叠界定。

10.根据权利要求9所述的装置，其中所述环的形状包括矩形。

11.根据权利要求8所述的装置，其中所述开口仅部分围绕所述装置的有源区，所述有源区由所述第二电极、所述介电层、及所述第一电极之间的重叠界定。

12.根据权利要求8所述的装置，其中所述开口还暴露所述第二电极的一部分。

13.根据权利要求12所述的装置，其中所述第二钝化层还接触通过所述开口暴露的所述第二电极。

14.根据权利要求8所述的装置，其中所述电容器包括平行板电容器，其中所述铁电薄膜介电层夹置在所述第一电极与所述第二电极之间。

15.根据权利要求1所述的装置，其中所述装置包括电阻器，其中通过所述电阻器的电流主要在所述介电层与所述第一钝化层之间的界面处流动。

16.根据权利要求1所述的装置，其中所述装置包括与集成电阻器并联耦合的电容器，其中通过所述电阻器的电流主要在所述介电层与所述第一钝化层之间的界面处流动。

17.一种铁电平行板电容器，其包括：

第一电极；

介电层，其上覆于所述第一电极的一部分上；

第二电极，其上覆于所述介电层的一部分上；

第二钝化层，其通过所述开口接触所述介电层。

18.根据权利要求17所述的电容器，其中所述介电层包括选自由以下各项组成的群组的材料中的至少一者：钛酸钡(BT)、钛酸锶(ST)和钛酸钡锶(BST)。

19.根据权利要求17所述的电容器，其中所述第一钝化层包括氮化硅。

20.根据权利要求17所述的电容器，其中所述第一钝化层包括二氧化硅或氧化铝。

21.根据权利要求17所述的电容器，其中所述第二钝化层包括聚酰亚胺或双苯并环丁烯。

22.根据权利要求17所述的电容器，其中所述第一电极包括铂。

23.根据权利要求17所述的电容器，其中所述第二电极包括铂。

24.根据权利要求17所述的电容器，其中所述开口包括围绕所述电容器的有源区的环，所述有源区由所述第二电极、所述介电层、及所述第一电极之间的重叠界定。

25.根据权利要求24所述的电容器，其中所述环的形状包括矩形。

26.根据权利要求17所述的电容器，其中所述开口仅部分围绕所述电容器的有源区，所述有源区由所述第二电极、所述介电层、及所述第一电极之间的重叠界定。

27.根据权利要求17所述的电容器，其中所述开口还暴露所述第二电极的一部分。

28.根据权利要求27所述的电容器，其中所述第二钝化层还接触通过所述开口暴露的所述第二电极。

29.一种制造铁电平行板电容器的方法，所述方法包括：

形成由衬底支撑的底部电极；

在所述底部电极上形成铁电薄膜介电层；

在所述介电层上形成顶部电极；

形成第一钝化层，其上覆于所述底部电极、所述介电层和所述顶部电极上，所述第一钝化层包含沿着所述顶部电极与所述底部电极之间的路径暴露所述介电层的一部分的开口，所述路径沿着所述介电层的表面延伸；以及

形成第二钝化层，其上覆于所述第一钝化层上且通过所述开口接触所述介电层。

30.根据权利要求29所述的方法，其中所述第二钝化层还通过所述开口接触所述底部电极。

31.根据权利要求29所述的方法，其中所述形成第一钝化层的步骤包括：

在所述衬底上沉积第一钝化材料；

在所述第一钝化材料上沉积蚀刻掩模，所述蚀刻掩模界定包含所述开口的所述第一钝化层的横向形状；以及

去除所述第一钝化材料的一部分，由此通过所述开口暴露所述介电层的一部分。

32.根据权利要求31所述的方法，其中所述去除所述第一钝化材料的一部分的步骤进一步包括通过所述开口暴露所述底部电极的一部分。

33.根据权利要求32所述的方法，其中所述第二钝化层还通过所述开口接触所述底部电极。

34.根据权利要求29所述的方法，其中所述第一钝化层包括氮化硅。

35.根据权利要求29所述的方法，其中所述第一钝化层包括氧化铝或二氧化硅。

36.根据权利要求29所述的方法，其中所述第二钝化层包括聚酰亚胺或双苯并环丁烯。

37.根据权利要求29所述的方法，其中所述底部电极包括铂。

38.根据权利要求29所述的方法，其中所述铁电薄膜介电层包括选自由以下各项组成的群组的材料中的至少一者：钛酸钡(BT)、钛酸锶(ST)和钛酸钡锶(BST)。

39.根据权利要求29所述的方法，其中所述开口包括围绕所述电容器的有源区的环，所述有源区由所述顶部电极、所述介电层、及所述底部电极之间的重叠界定。

40.根据权利要求39所述的方法，其中所述环的形状包括矩形。

41.根据权利要求29所述的方法，其中所述开口仅部分围绕所述电容器的有源区，所述有源区由所述顶部电极、所述介电层、及所述底部电极之间的重叠界定。

42.一种铁电薄膜电阻器，所述电阻器包括：

衬底；

第一电极，其集成在所述衬底上；

铁电薄膜层，其接触所述第一电极；

第二电极，其接触所述铁电薄膜层；以及

第一钝化层，其上覆于所述第一电极、所述铁电薄膜层和所述第二电极上，电流在所述铁电薄膜层与所述第一钝化层之间的界面处流过所述电阻器，其中所述第一钝化层包含沿着所述第一电极与所述第二电极之间的路径暴露所述铁电薄膜层的一部分的开口，所述路径沿着所述铁电薄膜层与所述第一钝化层之间的所述界面延伸。

43.根据权利要求42所述的电阻器，其中所述铁电薄膜层包括选自由以下各项组成的群组的材料中的至少一者：钛酸钡(BT)、钛酸锶(ST)和钛酸钡锶(BST)。

44.根据权利要求42所述的电阻器，其中所述第一钝化层包括氮化硅。

45.根据权利要求42所述的电阻器，其中所述第一钝化层包括二氧化硅或氧化铝。

46.根据权利要求42所述的电阻器，其中所述第一电极包括铂。

47.根据权利要求42所述的电阻器，其进一步包括上覆于所述第一钝化层上的第二钝化层，其中所述第二钝化层通过所述开口接触所述铁电薄膜层。