JP5341359B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5341359B2
JP5341359B2 JP2008028705A JP2008028705A JP5341359B2 JP 5341359 B2 JP5341359 B2 JP 5341359B2 JP 2008028705 A JP2008028705 A JP 2008028705A JP 2008028705 A JP2008028705 A JP 2008028705A JP 5341359 B2 JP5341359 B2 JP 5341359B2
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
wafer
identification
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008028705A
Other languages
English (en)
Other versions
JP2009188301A (ja
Inventor
葉子 芹澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008028705A priority Critical patent/JP5341359B2/ja
Publication of JP2009188301A publication Critical patent/JP2009188301A/ja
Application granted granted Critical
Publication of JP5341359B2 publication Critical patent/JP5341359B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体チップを個片化した後でも、半導体チップのロット番号、ウェハ番号、ウェハ内の位置情報を容易に得ることができる半導体装置の製造方法に関する。
従来の半導体ウェハを半導体チップ個々に切断分離後にウェハ内におけるチップ個々の正確な位置を判別する方法として、前工程では複数回パターン形成して識別マークを付する方法がある。(例えば、特許文献1参照)
また、予め取り込んでいた半導体ウェハの裏面研削痕の画像データと、LSIチップの裏面研削痕の画像データとを重ね合わせて照合し、LSIチップの半導体ウェハにおける位置を特定する方法などもある。(例えば、特許文献2参照)
特開平7−122479号公報 特開2004−55882号公報
しかしながら、上記の複数回のパターン形成で識別マークを付する方法では、製造工程やマスク等が増えて露光方法や装置の管理方法が複雑化し、またマーク付加によるチップ面積が大きくなるという問題点があった。また、裏面画像データを取り込み照合するという方法では、保存するデータが膨大となることや小さな半導体チップでは隣接する半導体チップとの識別が困難になるという懸念がある。
本発明では、製造工程が増えてしまう複雑な手法ではなく、簡単な方法によって、ウェハ面付け効率も良好で、識別も容易な識別マークを半導体チップへ付することを目的とする。
上記課題を解決するために、本発明では以下のような手段を用いた。
半導体ウェハ上に複数の半導体チップを形成する工程と、前記半導体チップをプロービング試験する工程と、前記半導体ウェハのロット番号、ウェハ番号、半導体ウェハ内の位置情報と、これに対応した識別マークとの間の識別ルールを決める工程と、前記半導体チップに表面から入射するレーザによって、前記半導体チップの所望の領域に、前記識別ルールに従って、半導体ウェハのロット番号、ウェハ番号および半導体ウェハ内の位置情報を認識できる識別マークを付する工程と、を有することを特徴とする半導体装置の製造方法とする。
また、前記所望の領域が、前記半導体チップのパッド開口部の周縁部であることを特徴とする半導体装置の製造方法とする。
また、前記所望の領域が、前記半導体チップのパッド開口部以外の配線パターンが形成されていない領域であることを特徴とする半導体装置の製造方法とする。
また、前記所望の領域が、前記半導体チップのダミー配線領域であることを特徴とする半導体装置の製造方法とする。
また、前記所望の領域が、前記半導体チップのヒューズ領域であることを特徴とする半導体装置の製造方法とする。
また、前記識別マークが、一つの半導体チップに複数箇所設けられていることを特徴とする半導体装置の製造方法とする。
また、前記入射するレーザがフェムト秒レーザであることを特徴とする半導体装置の製造方法とする。
さらには、半導体ウェハ上に複数の半導体チップを形成する工程と、前記半導体チップをプロービング試験する工程と、前記半導体チップのヒューズをトリミングする工程と、前記ヒューズの破断面の画像データを取り込む工程と、前記半導体チップの位置情報、ウェハ番号、ロット番号などの識別情報を取り込む工程と、前記画像データと前記識別情報を照合する工程と、を有することを特徴とする半導体装置の製造方法とする。
また、前記トリミングは、レーザ法もしくは電流法によって実施されることを特徴とする半導体装置の製造方法とする。
以上の半導体装置の製造方法を行うことで、半導体チップに対し、容易に識別マークを付することができ、その識別マークから半導体チップの位置情報ばかりでなく、ウェハ番号やロット番号までも認識することができる。
以下、本発明の実施の形態を図1および図2に基づいて説明する。
図1は、半導体チップが面付けされた半導体ウェハの平面図である。半導体ウェハ1の表面には複数の半導体チップ2が整然と面付けされている。この半導体チップは、微細なパターンはレチクルを使ったステップアンドリピート方式で製造され、パッド開口などの疎なパターンの場合はマスクを使った一括露光方式で製造したものである。
図2は、本発明の実施例を示す半導体チップの拡大図である。図2(a)は、半導体チップのパッド開口部付近の拡大図であり、図2(b)は、半導体チップのダミー配線やヒューズ部の拡大図を示している。
図2(a)に示す半導体チップではパッド開口部7の中に識別マーク6が形成されている。パッド開口部7にはアルミ合金などの金属膜が露出しているため、プロービング試験を終えた後にレーザを照射することにより、容易に識別マーク6を付することができる。識別マーク6は半導体ウェハ内の位置情報だけでなく、ウェハ番号やロット番号も認識できるようにマーキングしておく。識別マーク6とロット番号、ウェハ番号、位置情報、さらには半導体チップの品質情報との間の識別ルールは予め決めておいて、これに従って識別マーク6が付される。
識別マーク6はパッド開口部7を形成する保護膜の縁端部分の一部に設けることが望ましい。これは後のボンディング工程を経ても識別可能とするためである。小さなチップでは一枚のウェハから数万個から数十万個の収量を得られるが、複数のパッドを活用したり、一つのパッドの中に複数の識別マーク6を付したりすることで全ての半導体チップに位置を認識するための識別マークを設けることが可能である。レーザの照射条件によっては照射部の金属膜を全除去することも表層のみを除去することも可能である。パッド下に半導体素子が形成されているのであれば、ダメージの少ない表層除去が望ましい。
上述の実施例では、パッド開口部に識別マークを付する方法を示したが、パッド開口部以外の配線パターンが形成されていない領域8にも識別マーク6を付することも可能である。これは半導体チップの中の半導体素子間の領域のうち、比較的隙間の大きい領域を活用する方法であるが、この場合は焦点制御可能で微小なマーキングが可能なレーザ、例えばフェムト秒レーザなどの方式を用いて、保護膜表面や保護膜内部に識別マークを付することができる。
図2(b)は、ダミー配線やヒューズを有する半導体チップの拡大図である。半導体チップの領域5にはダミー配線3、4やヒューズ6が配置されており、パッド開口部7にはプローブ針9が接触している。ヒューズ6は半導体チップの抵抗値や検出電圧を決定するためにトリミングという手法で部分的にカットされる。カットの手法にはレーザによるものや電流によるもの等様々である。カットされたヒューズの切断面は一様ではなく、個々で異なる。半導体ウェハ上の全ての半導体チップについて、ヒューズ切断面の画像データを半導体ウェハのロット番号、ウェハ番号および半導体チップの位置情報とともにコンピュータ当を介してハードディスク等の記憶媒体にデータとして取り込む。このようなデータを予め保管しておけば、半導体チップを個片化した後でも半導体チップの照合が可能となる。
また、ヒューズカットして不要となった配線に対して半導体ウェハのロット番号、ウェハ番号および半導体チップの位置情報に応じた識別ルールに従って識別マークを付するという方法もある。
照合は、ダイシング工程以降の様々な場面、例えば、パッケージ工程などの後工程、信頼性試験工程、出荷検査工程、そして、ユーザーからの問合せなど様々な工程や場面で必要とされるが、本発明の方法を用いれば、容易にかつ迅速に半導体チップの情報を得ることができる。
図2(b)には、ヒューズ4の他、ダミー配線3を示しているが、半導体ウェハのロット番号、ウェハ番号および半導体チップの位置情報に応じて、ダミー配線3の一部をカットする。後の工程で位置情報等が必要になった場合は、ダミー配線のカット位置を観察し、予め決めておいた識別ルールと照合するだけで、半導体チップの位置情報、ウェハ番号、ロット番号を容易に得ることができる。この場合、一つの半導体チップ当りのカット箇所は一つである必要はなく、ロット番号、ウェハ番号、位置情報毎にカットすることであっても良いし、さらに、ロット番号等の個別項目につき複数のカットを行っても良い。
以上説明したように、本発明の半導体装置の製造方法を用いれば、半導体チップが個片化された状態でも半導体チップの位置情報等を容易に取得することができる。
本発明の実施例を示す半導体チップを面付けした半導体ウェハの平面図 本発明の実施例を示す半導体チップの拡大図 (a)半導体チップのパッド開口部付近の拡大図 (b)半導体チップのダミー配線やヒューズ部の拡大図
符号の説明
1 半導体ウェハ
2 半導体チップ
3 ダミー配線
4 ヒューズ
5 半導体チップのダミー配線やヒューズを有する領域
6 識別マーク
7 パッド開口部
8 配線パターンが形成されていない領域
9 プローブ針

Claims (2)

  1. 半導体ウェハ上に複数の半導体チップを形成する工程と、
    前記複数の半導体チップをプロービング試験する工程と、
    前記複数の半導体チップの抵抗値あるいは検出電圧を決めるためにヒューズをトリミングする工程と、
    前記複数の半導体チップの位置情報、ウェハ番号、ロット番号を含む識別情報に応じた識別ルールに従って、前記トリミングによって不要となった配線に識別マークを付する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記トリミングする工程は、レーザ法もしくは電流法によって実施されることを特徴とする請求項1記載の半導体装置の製造方法。
JP2008028705A 2008-02-08 2008-02-08 半導体装置の製造方法 Expired - Fee Related JP5341359B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008028705A JP5341359B2 (ja) 2008-02-08 2008-02-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008028705A JP5341359B2 (ja) 2008-02-08 2008-02-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009188301A JP2009188301A (ja) 2009-08-20
JP5341359B2 true JP5341359B2 (ja) 2013-11-13

Family

ID=41071225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008028705A Expired - Fee Related JP5341359B2 (ja) 2008-02-08 2008-02-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5341359B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6377936B2 (ja) * 2014-04-01 2018-08-22 エイブリック株式会社 半導体ウェハ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127255U (ja) * 1984-07-17 1986-02-18 日本電気株式会社 ボンデイングパツドに表示を付けた半導体素子
JP2000021694A (ja) * 1998-06-30 2000-01-21 Seiko Epson Corp 半導体装置
JP2001358144A (ja) * 2000-06-14 2001-12-26 Nec Yamagata Ltd 半導体装置およびその製造方法
JP2004356437A (ja) * 2003-05-29 2004-12-16 Seiko Epson Corp 半導体装置の製造方法
JP2006032932A (ja) * 2004-06-15 2006-02-02 Matsushita Electric Ind Co Ltd 半導体ベアチップ、識別情報の記録方法及び半導体ベアチップの識別方法
JP2006269598A (ja) * 2005-03-23 2006-10-05 Fuji Photo Film Co Ltd 固体撮像素子、固体撮像素子の製造方法

Also Published As

Publication number Publication date
JP2009188301A (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
CN100576434C (zh) 芯片标识的制作方法及光罩
US7436047B2 (en) Wafer having scribe lanes suitable for sawing process, reticle used in manufacturing the same, and method of manufacturing the same
CN110690176B (zh) 目标晶粒的区分方法及封装芯片的失效分析方法
US7880273B2 (en) Method of manufacturing semiconductor device from semiconductor wafer
JP2006318966A (ja) 半導体ウエーハ
JP2007081123A (ja) 半導体装置の形成方法
JP6235383B2 (ja) 半導体装置の製造方法および半導体集積回路ウェハ
JP5341359B2 (ja) 半導体装置の製造方法
US7285781B2 (en) Characterizing resist line shrinkage due to CD-SEM inspection
JP2006140276A (ja) 半導体ウェーハとそれを用いた半導体素子及びチップサイズ・パッケージ並びに半導体ウェーハの製造方法、半導体ウェーハの検査方法
US6577020B2 (en) High contrast alignment marks having flexible placement
JP2009081219A (ja) 半導体ウェハ、その半導体ウェハから切り出した半導体チップ及び半導体ウェハの製造方法
TWI820734B (zh) 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法
JP2008187032A (ja) 半導体ウエハ、半導体ウエハの製造方法および半導体チップ
KR100674950B1 (ko) 기준 반도체 칩을 구비하는 반도체 기판 및 이를 이용한반도체 칩 어셈블리 방법
JP5426885B2 (ja) 半導体装置、半導体装置の製造方法、半導体装置の製造装置
US20160043037A1 (en) Mark, semiconductor device, and semiconductor wafer
JP6202521B2 (ja) シリコンウエハ及び配線形成方法
JP2008053474A (ja) ウェハ及びそれを用いた半導体装置の製造方法
JP2006339211A (ja) 半導体装置ダイの選別方法及び半導体基板
JP2604556B2 (ja) 半導体ウエハおよびその識別方法
JP4634159B2 (ja) プローブユニット
TW569371B (en) Semiconductor device and manufacturing method therefor
JP5601140B2 (ja) 半導体装置の製造方法
JP4275113B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130808

R150 Certificate of patent or registration of utility model

Ref document number: 5341359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees