JP4632659B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4632659B2
JP4632659B2 JP2003402710A JP2003402710A JP4632659B2 JP 4632659 B2 JP4632659 B2 JP 4632659B2 JP 2003402710 A JP2003402710 A JP 2003402710A JP 2003402710 A JP2003402710 A JP 2003402710A JP 4632659 B2 JP4632659 B2 JP 4632659B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
manufacturer
maker
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003402710A
Other languages
English (en)
Other versions
JP2005166885A (ja
Inventor
和久 砂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003402710A priority Critical patent/JP4632659B2/ja
Publication of JP2005166885A publication Critical patent/JP2005166885A/ja
Application granted granted Critical
Publication of JP4632659B2 publication Critical patent/JP4632659B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、半導体装置の製造工程において、半導体ウエハ上のマーキングの認識に係わるものである。
半導体集積回路装置の製造工程においては、半導体ウエハに対し工程管理及び品質管理、不良解析などのために従来から英数字列から構成されるマーキングが施されている。このマーキングは、半導体デバイスの製造工程中に行われる不純物拡散や熱酸化のような高温処理に耐えてウエハを汚染するおそれがなく、更に絶縁膜や金属膜などの被膜で覆われても読み取りやすいようにするため、ウエハ表面への彫り込み加工することにより行われる。
従来の半導体ウエハの管理方法として、例えば、半導体デバイスを製造する半導体メーカにおいて、半導体ウエハ表面に製造工程管理・品質管理のための識別の情報を含むウエハIDをレーザーマーキングして管理する方法がある。しかしながら、この方法では人間による視認性を向上させるためには、マーク刻印用のレーザービームパワーを大きくしてマーキング深さを深くせざるをえず、その結果としてマーキング部分のウエハ表面への盛り上がりが高くなってしまう(例えば、特許文献1参照。)。
また、別の方法として、ウエハメーカですでにマーキングされたウエハIDを用いて、半導体メーカで半導体ウエハを管理する方法がある。
特開平10−321486号公報
ウエハメーカで作成されたウエハIDのマーキングは、半導体メーカで作成されたレーザー刻印によるマーキングと比較して、ウエハ表面上への盛り上がりがほとんどない。そのため、STI(shallow trench isolation)絶縁分離構造を有する製造プロセス中、分離用溝絶縁膜埋め込み平坦化を行う化学機械研磨(CMP)工程で、マーキング盛り上がり部分研磨時のスクラッチ発生を低減できるものの、元々のウエハIDがウエハメーカでの工程管理および品質管理のための印字であるため、意味のない英数字列であることと盛り上がり部分がないことのために人の目視による管理が困難であった。このため、通常人の目視による半導体ウエハの管理を行っている工程、例えば、半導体デバイスの特性検査工程であるプローブ検査工程、ウエハ組立工程においては、ウエハメーカでマーキングしたウエハIDの使用が困難であった。
一方、半導体メーカにおいてレーザー刻印によるウエハIDは、視認性はあるが表面凹凸が大きくCMPなどの工程においてスクラッチなどが発生するという問題があった。
本発明は、半導体ウエハ上に半導体回路を形成する半導体回路形成工程でスクラッチなどの問題を生じず、かつその後のプローブ検査工程、ウエハ組立工程など人の目視による半導体ウエハの認識、管理ができる半導体装置の製造方法を提供することを目的とする。
上記の課題を解決するための本発明の半導体装置の製造方法は、表面からの凸部がないウエハメーカで形成された第1のウエハIDが形成されたウエハ上に半導体回路を形成する半導体回路形成工程と、半導体回路形成工程終了後、ウエハに、第1のウエハIDに対応しかつウエハの表面に凸部を有する半導体メーカで形成する第2のウエハIDを形成する工程と、第2のウエハIDを用いてウエハ管理を行いウエハの検査または組立を行う工程とを備え、第2のウエハIDを形成する工程では、第1のウエハIDとは異なる領域にウエハ表面からの盛り上がり高さが肉眼で視認できる第2のウエハIDが形成される。
この製造方法においては、半導体回路形成工程はCMP工程を含むとき、CMP工程におけるスクラッチなどの問題を起こさない。また、第1のウエハIDはウエハメーカで形成され、第2のウエハIDはレーザービームで形成されたものとすることができる。また第1のウエハIDは肉眼で視認できず、第2のウエハIDは肉眼で視認できるものである。
上記本発明の半導体装置の製造方法においては、第2のウエハIDはレーザービームで形成されることが好ましい。
また、第1のウエハIDはウエハメーカで形成され、前記第2のウエハIDは半導体メーカでレーザービームで形成される半導体装置の製造方法においては、第2のウエハIDを形成する工程は、第1のウエハIDをウエハ自動読み取り装置で読み取る工程(a)と、工程(a)の後に、工程管理システムのサーバに第1のウエハIDのデータを送信すると同時にウエハメーカ個別情報保持手段に第1のウエハIDを入力する工程(b)と、工程(b)の後に、サーバで受け取った第1のウエハIDとウエハメーカ個別情報保持手段に予め保存されているウエハメーカの第1ウエハIDとを照合確認した上、それと予め半導体メーカマスタ情報登録保持手段に登録済みのマスタ情報から半導体メーカ独自のウエハIDデータを呼び出す工程(c)と、工程(c)の後に、レーザービームを用いて、ウエハメーカの第1のウエハIDに対応する半導体メーカ独自の第2のウエハIDをウエハの表面にマーキングする工程(d)とを有することが好ましい。
本発明によれば、半導体回路形成工程後に視認性の高い第2のウエハIDをマーキングすることにしたので、半導体回路形成工程におけるCMP工程等でのスクラッチなどの発生を防止できるとともに、その後のプローブ検査工程や組立工程で第2のウエハIDを用いた人の目視によるウエハ管理が実現できる。
次に本発明の実施の形態について図面を参照して説明する。図1は本発明による半導体装置の製造方法を示すフロー図、図2は半導体装置のダイ(チップ)が配列されて形成された半導体ウエハを示す図であり、1は半導体素子を含む半導体回路形成領域、2はウエハメーカによるウエハID、3,4は半導体メーカによるウエハIDである。
この半導体装置の製造方法を説明すると、まず最初に、半導体ウエハ100は、ウエハメーカにおいてそのウエハメーカ独自のウエハID2がマーキングされる(ステップ101)。このウエハID2は数個から十数個の英数字が配列されたものであり、ウエハ100の表面を掘り込んで形成され、表面からの凸部はなくほとんど平坦である。
次に半導体ウエハ100上には、通常の半導体回路形成工程(フォトリソ工程、エッチング工程、イオン注入工程、薄膜形成工程など)でトランジスタ、配線などで構成される半導体集積回路が形成される(ステップ102)。この工程は普通実装用ボンディングパッドあるいはその上のポリイミドなどからなる保護膜形成で終了する。そして製造工程中、この半導体ウエハ100のウエハID2は半導体回路形成工程のラインに設置されている製造装置の自動読み取り装置で読み取られ、工程管理がなされる。
半導体回路形成工程終了後、ウエハメーカのウエハID2を自動読み取り装置で読み取り(ステップ105)、レーザーマーキング装置から発するレーザービームを用いて、それぞれのウエハメーカのウエハID2に対応する半導体メーカ独自のウエハID3をウエハ100上にマーキングする(ステップ107)。さらに詳しく説明すると、まずウエハメーカのウエハID2をウエハ自動読み取り装置で読み取り後(ステップ105)、例えば工場の工程管理システムのサーバにウエハID2のデータが送信されると同時にウエハメーカ個別情報保持手段103にウエハID2が入力される。そしてサーバは受け取ったウエハID2とウエハメーカ個別情報保持手段103に予め保存されているウエハメーカID2とを照合確認した上、それと予め半導体メーカマスタ情報登録保持手段104に登録済みのマスタ情報から半導体メーカ独自のウエハIDデータを呼び出し(ステップ106)、対応半導体ウエハ100に半導体メーカのウエハID3をレーザーマーキング装置でマーキングする(ステップ107)。
この半導体メーカのウエハID3は数個から十数個の英数字の配列からなり、ウエハ表面に掘り込まれると共に表面から凸になっており、その盛り上がり高さは数ミクロンであり、視認性が高い。この半導体メーカのウエハID3は、ウエハID読み取り装置で読み取られて保持され(ステップ108)、ステップ106で呼び出した半導体メーカ独自のウエハIDデータと比較判定され(ステップ109)、データ一致した場合、マーキングが完了する。
もし何らかの原因でデータ不一致の場合は、ウエハID3の近くに×印等を重ねマーキング後、再度ステップ105〜109を実施してウエハ100上の別の場所に正しいウエハID4がマーキングされる。マーキングがなされてから例えば半導体ウエハの状態でテスタによるプローブ検査で特性が測定され良品と不良品が分別され(ステップ110)、次に半導体装置チップが組み立て(実装)される(111)。このプローブ検査工程と実装工程は、一連の半導体製造工程の中では従来からコストがかけられない部分であるので、半導体回路形成工程のように自動ウエハID読み取り装置は導入していないことが多い。そのようなとき、ウエハを人間の目で視認することができるウエハID3または4を用いて工程管理がなされる。
以上述べたように本実施の形態によれば、半導体集積回路の半導体回路形成工程が終了するまではウエハメーカで刻印され、半導体基板表面からの実質的な突出部がないウエハID2しか基板表面になく、このID2を用いて工程管理をするので、STIその他のCMP工程を含むプロセスで製造されるデバイスではスクラッチなどの問題を避けることができ、半導体回路形成工程終了後に、表面凹凸が大きく、視認性の高いウエハID3または4をレーザー刻印するので、その後の自動ウエハID読み取り装置のない検査、組立工程ではこのIDを用いて人間の肉眼による視認で工程管理することができる。このようにして、2種類のIDでのウエハ管理が実現できるので、製造作業の効率を改善することができる。
本発明にかかる半導体装置の製造方法は、半導体回路形成工程後に視認性の高いウエハIDを形成することで、このウエハIDを用いて検査、組立工程で目視によるウエハ管理することができ、また半導体回路形成工程のCMP工程におけるスクラッチの発生を避けることができ、半導体回路形成工程にCMP工程を含む半導体装置の製造方法等として有用である。
本発明による半導体装置の製造工程フローを示す図 本発明によるウエハ上の刻印IDを示す平面図
符号の説明
100 半導体ウエハ
1 半導体回路形成領域
2 ウエハメーカによるウエハID
3,4 半導体メーカによるウエハID

Claims (3)

  1. 表面からの凸部がないウエハメーカで形成された第1のウエハIDが形成されたウエハ上に半導体回路を形成する半導体回路形成工程と、
    前記半導体回路形成工程終了後、前記ウエハに、前記第1のウエハIDに対応しかつ前記ウエハの表面に凸部を有する半導体メーカで形成する第2のウエハIDを形成する工程と、
    前記第2のウエハIDを用いてウエハ管理を行い前記ウエハの検査または組立を行う工程とを備え、
    前記第2のウエハIDを形成する工程では、前記第1のウエハIDとは異なる領域にウエハ表面からの盛り上がり高さが肉眼で視認できる前記第2のウエハIDが形成されることを特徴とする半導体装置の製造方法。
  2. 前記第2のウエハIDはレーザービームで形成されることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記第2のウエハIDを形成する工程は、
    前記第1のウエハIDをウエハ自動読み取り装置で読み取る工程(a)と、
    前記工程(a)の後に、工程管理システムのサーバに前記第1のウエハIDのデータを送信すると同時にウエハメーカ個別情報保持手段に前記第1のウエハIDを入力する工程(b)と、
    前記工程(b)の後に、前記サーバで受け取った前記第1のウエハIDと前記ウエハメーカ個別情報保持手段に予め保存されている前記ウエハメーカの第1ウエハIDとを照合確認した上、それと予め半導体メーカマスタ情報登録保持手段に登録済みのマスタ情報から半導体メーカ独自のウエハIDデータを呼び出す工程(c)と、
    前記工程(c)の後に、前記レーザービームを用いて、前記ウエハメーカの前記第1のウエハIDに対応する半導体メーカ独自の前記第2のウエハIDを前記ウエハの表面にマーキングする工程(d)とを有することを特徴とする請求項2記載の半導体装置の製造方法。
JP2003402710A 2003-12-02 2003-12-02 半導体装置の製造方法 Expired - Fee Related JP4632659B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003402710A JP4632659B2 (ja) 2003-12-02 2003-12-02 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003402710A JP4632659B2 (ja) 2003-12-02 2003-12-02 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005166885A JP2005166885A (ja) 2005-06-23
JP4632659B2 true JP4632659B2 (ja) 2011-02-16

Family

ID=34726210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003402710A Expired - Fee Related JP4632659B2 (ja) 2003-12-02 2003-12-02 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4632659B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5168920B2 (ja) * 2007-01-31 2013-03-27 富士電機株式会社 半導体装置の製造方法およびマーキング装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461110A (ja) * 1990-06-22 1992-02-27 Canon Sales Co Inc 文字パターンの視認性向上方法
JP2000223382A (ja) * 1998-11-25 2000-08-11 Komatsu Ltd レ―ザビ―ムによる微小ドットマ―ク形態、そのマ―キング方法
JP2001118757A (ja) * 1999-10-20 2001-04-27 Komatsu Ltd 微小ドットマークを有する半導体基材
JP2002353080A (ja) * 2001-03-21 2002-12-06 Toshiba Corp 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461110A (ja) * 1990-06-22 1992-02-27 Canon Sales Co Inc 文字パターンの視認性向上方法
JP2000223382A (ja) * 1998-11-25 2000-08-11 Komatsu Ltd レ―ザビ―ムによる微小ドットマ―ク形態、そのマ―キング方法
JP2001118757A (ja) * 1999-10-20 2001-04-27 Komatsu Ltd 微小ドットマークを有する半導体基材
JP2002353080A (ja) * 2001-03-21 2002-12-06 Toshiba Corp 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法

Also Published As

Publication number Publication date
JP2005166885A (ja) 2005-06-23

Similar Documents

Publication Publication Date Title
US6268641B1 (en) Semiconductor wafer having identification indication and method of manufacturing the same
JP4071476B2 (ja) 半導体ウェーハ及び半導体ウェーハの製造方法
US20080121709A1 (en) Semiconductor Chip With Identification Codes, Manufacturing Method Of The Chip And Semiconductor Chip Management System
US20060223340A1 (en) Manufacturing managing method of semiconductor devices and a semiconductor substrate
JP2006527922A (ja) エッジをベースにした識別機能を有する半導体ウエハ
US20070082298A1 (en) Method of manufacturing semiconductor device from semiconductor wafer
EP0129915B1 (en) A method of manufacturing an integrated circuit device
JP4799465B2 (ja) 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
JP4632659B2 (ja) 半導体装置の製造方法
JP2009081219A (ja) 半導体ウェハ、その半導体ウェハから切り出した半導体チップ及び半導体ウェハの製造方法
JP5811587B2 (ja) 半導体装置の製造方法
JP2004289131A (ja) 半導体装置及びその製造方法
KR100755353B1 (ko) 반도체 장치의 제조 방법, 웨이퍼 및 웨이퍼의 제조 방법
JP2006339211A (ja) 半導体装置ダイの選別方法及び半導体基板
JP4626909B2 (ja) 半導体ウエハ
JP5341359B2 (ja) 半導体装置の製造方法
JP4588860B2 (ja) 半導体ウエハのマーキング方法
JP2010186806A (ja) 半導体装置及びその製造方法
JP2009272474A (ja) 半導体装置の製造方法
US20200365518A1 (en) Advanced wafer security method including pattern and wafer verifications
JP2002083784A (ja) 半導体装置の製造方法
JPS63288009A (ja) ウエハとウエハ処理工程管理方法
JPS5966112A (ja) 半導体チツプ
JP5365022B2 (ja) 半導体基板及び半導体装置の製造方法
JPH05175089A (ja) ウェーハidマーク構造及びその製法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees