JP5811587B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5811587B2 JP5811587B2 JP2011110482A JP2011110482A JP5811587B2 JP 5811587 B2 JP5811587 B2 JP 5811587B2 JP 2011110482 A JP2011110482 A JP 2011110482A JP 2011110482 A JP2011110482 A JP 2011110482A JP 5811587 B2 JP5811587 B2 JP 5811587B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- back surface
- manufacturing
- marking
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
例えば、特許文献2では、刻印した後にスクラブ工程を追加したり、蒸発したシリコンガスを除去したりする方法が提案されている。
また、特許請求の範囲の請求項4記載の発明によれば、請求項1から3のいずれか1項に記載の発明において、前記拡散層を形成する工程の後、前記ウェハの裏面に裏面電極を形成する工程を含むとよい。
(実施例1)
図1は、この発明の第1実施例の半導体装置の製造方法であり、同図(a)〜同図(f)は工程順に示した要部製造工程断面図である。ここでは、半導体装置として縦型のIGBTの例を挙げた。
(1)ステージ1にウェハ2の裏面3が接触するようにウェハ2を載置する。(同図(a))。
(2)ウェハ2の裏面3の外周部6の刻印する箇所4にレーザー光7を照射して、素子形成領域8の外側にレーザー刻印をする(凹部9を形成する)。レーザー光7は、例えば、Nd:YAGレーザー光である。ウェハ2の裏面3の外周部6へレーザー光が照射される(同図(b))。
(3)ウェハ2のおもて面10と裏面3を裏返しにして、ウェハ2の表面10に表面構造11を通常の半導体プロセスで形成する(同図(c))。表面構造11は、例えば、図2の断面図に示すプレーナゲート型IGBTの場合は、エミッタ層12、ゲート電極13、ウェル層14、耐圧構造部15、ゲート絶縁膜28、層間絶縁膜29、エミッタ電極30およびパッシベーション膜31などである。また、図2中の符号で25は半導体チップ26の配置パターンを示すチップのショットマップ、27は結晶方位を示すノッチである。
(4)刻印した凹部9を含めた外周部6を残し、素子形成領域8の裏面3を矢印24の方向に研削してウェハ2を薄くする(同図(d))。
続いて、裏面3をわずかにエッチングして、研削加工で生じた微細な傷や歪を除去する。
(5)裏面3全域にイオン注入とアニールにより拡散層16を形成する(同図(e))。
(6)拡散層16上に裏面電極17を形成する(同図(f))。
また、裏面3へのエッチングは(5)や(6)の工程でも凹部9が消滅しないように凹部9の深さに対して十分浅く行なう。
また、ウェハ2の内周部(素子形成領域8の裏面)を削って外周部6を残す。外周部6は(1)の工程に投入したときと、ほぼ同じ厚さでリング状の補強部となる(通常、この補強部はリブと呼ばれている)。このリブ構造とすることで、内側(素子形成領域8)が薄くなったウェハ2の反りは防止され、機械的強度が確保される。特に直径8インチ以上の大口径のウェハでは効果が大きい。
本実施例ではノンパンチスルー型のプレーナゲート型IGBTの製造方法を例に取っているが、フィールドストップ層を有するIGBT、トレンチゲート型IGBT、逆阻止型IGBT、逆導通型IGBT、MOSFET、ダイオード、バイポーラトランジスタ、サイリスタ等にも本発明は適用できる。また、これらの半導体装置に限らず裏面研削の工程を有する半導体装置に対しても適用できる。
(実施例2)
図4は、この発明の第2実施例の半導体装置の製造方法であり、同図(a)〜同図(f)は工程順に示した要部製造工程断面図である。
(1)ステージ1にウェハ2の裏面3が接触するようにウェハ2を載置する。ステージ1には刻印するウェハ2の裏面3の箇所4に開口部5が形成されている(同図(a))。
(2)ウェハ2の裏面3の外周部6の刻印する箇所4にレーザー光7を照射して、素子形成領域8の外側にレーザー刻印をする(凹部9を形成する)。レーザー光7は、例えば、Nd:YAGレーザー光であり、レーザー光7の照射は前記の開口部5を通してウェハ2の裏面3の外周部6へ行なわれる(同図(b))。
(3)以降の工程は実施例1と同じである。
(実施例3)
図5は、この発明の第3実施例の半導体装置の製造方法であり、同図(a)および同図(b)は工程順に示した要部製造工程断面図である。
(1)ウェハ2のおもて面10を予め保護膜20で保護しておもて面10を下にしてステージ1に載置する(同図(a))。保護膜20は、レジストやダイシングテープなどの保護テープを用いる。保護テープとしては、樹脂や高分子で形成されたテープで、剥がした時に接着剤の糊残りなどが生じないものを使用する。
(2)上方を向いたウェハ2の裏面3の外周部6にレーザー光7を照射して、素子形成領域8の外側に刻印のための凹部9を形成する(同図(b))。その後、レジスト20を除去してウェハ2の上下を反対にして、次工程の(3)の工程へ進む。
(3)以降の工程は実施例1の(3)以降の工程と同じである。
(実施例4)
図6は、この発明の第4実施例の半導体装置の要部製造工程図である。実施例1と異なるのは、刻印する凹部9をウェハ2の外周部6の箇所4でなくウェハ2の内側(素子形成領域8の中央付近)の箇所21にした点である。この箇所21は研削で残す領域22内にある。図6に示すように、研削はウェハ2の外周部6まで行い、刻印箇所は残して、その周りの全域をX方向、Y方向に研削する。
2 ウェハ
3 裏面
4、21 箇所
5 開口部
6 外周部
7 レーザー光
8 素子形成領域
9 凹部
10 おもて面
11 表面構造
12 エミッタ層
13 ゲート電極
14 ウェル層
15 耐圧構造部
16 拡散層
17 裏面電極
18 端部
20 保護膜
21 刻印する箇所
22 研削で残す領域
23 パーティクル
24 研削方向
25 チップのショットマップ
26 半導体チップ
27 ノッチ
28 ゲート絶縁膜
29 層間絶縁膜
30 エミッタ電極
31 パッシベーション膜
32 点線
Claims (9)
- 裏面に拡散層を有する縦型素子を製造する工程において、ウェハのおもて面に素子が形成されない領域の裏面に刻印する刻印工程と、前記刻印工程の後に該刻印された箇所を残し該箇所以外の前記ウェハの裏面を研削して薄くする薄化工程と、前記薄化工程の後に研削した前記ウェハの裏面全域にイオン注入とアニールにより前記拡散層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
- 前記の刻印する箇所が、前記ウェハの裏面の外周部であり、前記研削される箇所が、前記外周部で囲まれた前記ウェハの裏面の内側であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 研削されない前記外周部がリング状の補強部であることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記拡散層を形成する工程の後、前記ウェハの裏面に裏面電極を形成する工程を含むことを特徴とする請求項1から3のいずれか1項に記載の半導体装置の製造方法。
- 前記ウェハの裏面に刻印する刻印工程は、
前記ウェハのおもて面をステージに接触させて前記ウェハを前記ステージに載置する工程と、前記ウェハの裏面にレーザー刻印する工程と、を含むことを特徴とする請求項1から4のいずれか1項に記載の半導体装置の製造方法。 - 前記ウェハの裏面に刻印する刻印工程は、
前記ウェハの裏面をステージに接触させて前記ウェハを前記ステージに載置する工程と、前記ステージに形成した開口部を通して前記ウェハの裏面にレーザー刻印する工程と、を含むことを特徴とする請求項1から4のいずれか1項に記載の半導体装置の製造方法。 - 前記ウェハのおもて面をステージに接触させて前記ウェハを前記ステージに載置する工程は、前記ウェハのおもて面を予め保護膜で被覆した後に、前記ウェハを前記ステージに載置することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記保護膜が、レジストもしくは保護テープであることを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記レーザー刻印の深さが0.5μm以上で10μm以下であることを特徴とする請求項5から8のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011110482A JP5811587B2 (ja) | 2011-05-17 | 2011-05-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011110482A JP5811587B2 (ja) | 2011-05-17 | 2011-05-17 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012243854A JP2012243854A (ja) | 2012-12-10 |
JP5811587B2 true JP5811587B2 (ja) | 2015-11-11 |
Family
ID=47465256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011110482A Expired - Fee Related JP5811587B2 (ja) | 2011-05-17 | 2011-05-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5811587B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6086828B2 (ja) * | 2013-06-26 | 2017-03-01 | 株式会社ディスコ | 円形ウエーハの加工方法 |
JP6116421B2 (ja) * | 2013-07-17 | 2017-04-19 | 株式会社ディスコ | 円形ウェーハの加工方法 |
DE112014007049T5 (de) * | 2014-10-10 | 2017-06-22 | Mitsubishi Electric Corporation | Verfahren zur Fertigung einer Halbleitervorrichtung |
WO2024009590A1 (ja) * | 2022-07-07 | 2024-01-11 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03183113A (ja) * | 1989-12-12 | 1991-08-09 | Fujitsu Ltd | 半導体装置用ウェーハへのナンバリング方法 |
JPH06349691A (ja) * | 1993-06-03 | 1994-12-22 | Hitachi Ltd | 半導体装置及びその製造装置と製造方法 |
JPH11121414A (ja) * | 1997-10-15 | 1999-04-30 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2005209918A (ja) * | 2004-01-23 | 2005-08-04 | Semiconductor Leading Edge Technologies Inc | ウェーハ、データ表示方法及びウェーハ領域特定方法 |
JP2008178886A (ja) * | 2007-01-23 | 2008-08-07 | Disco Abrasive Syst Ltd | 製品情報の刻印方法 |
JP2008187153A (ja) * | 2007-01-31 | 2008-08-14 | Toyota Motor Corp | 複数個の半導体装置を製造する方法 |
JP5168920B2 (ja) * | 2007-01-31 | 2013-03-27 | 富士電機株式会社 | 半導体装置の製造方法およびマーキング装置 |
JP5839768B2 (ja) * | 2008-05-21 | 2016-01-06 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2011
- 2011-05-17 JP JP2011110482A patent/JP5811587B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012243854A (ja) | 2012-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5608521B2 (ja) | 半導体ウエハの分割方法と半導体チップ及び半導体装置 | |
US9059225B2 (en) | Semiconductor device and the method of manufacturing the same | |
JP5664656B2 (ja) | 半導体装置の製造方法 | |
US20140329373A1 (en) | Method of Dicing a Wafer | |
US8148240B2 (en) | Method of manufacturing semiconductor chips | |
JP3795040B2 (ja) | 半導体装置の製造方法 | |
JP5811587B2 (ja) | 半導体装置の製造方法 | |
EP2827362A1 (en) | Vacuum suction stage, semiconductor wafer dicing method, and semiconductor wafer annealing method | |
JP2012089709A (ja) | ワークの分割方法 | |
US20110281377A1 (en) | Method for separating and transferring ic chips | |
US20070184660A1 (en) | Method of manufacturing semiconductor device | |
JP2018046208A (ja) | ウエーハの加工方法 | |
TWI399817B (zh) | 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法 | |
JP2010258288A (ja) | 固定治具およびそれを用いた半導体装置の製造方法 | |
JP2008187148A (ja) | 半導体装置の製造方法およびマーキング装置 | |
US20080064215A1 (en) | Method of fabricating a semiconductor package | |
JP3638250B2 (ja) | アライメントマークおよび半導体装置の製造方法 | |
JP6625386B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5444648B2 (ja) | 半導体装置の製造方法 | |
CN107452716B (zh) | 用于形成半导体器件的方法以及半导体器件 | |
US20200176415A1 (en) | Laminated element manufacturing method | |
JP5034488B2 (ja) | 半導体装置の製造方法 | |
TWI310582B (en) | Method for laser marking on a wafer | |
JP5341359B2 (ja) | 半導体装置の製造方法 | |
JP2009302242A (ja) | ウエハ検査装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5811587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |