JPH03183113A - 半導体装置用ウェーハへのナンバリング方法 - Google Patents

半導体装置用ウェーハへのナンバリング方法

Info

Publication number
JPH03183113A
JPH03183113A JP32295289A JP32295289A JPH03183113A JP H03183113 A JPH03183113 A JP H03183113A JP 32295289 A JP32295289 A JP 32295289A JP 32295289 A JP32295289 A JP 32295289A JP H03183113 A JPH03183113 A JP H03183113A
Authority
JP
Japan
Prior art keywords
photoresist
wafer
numbering
laser
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32295289A
Other languages
English (en)
Inventor
Akihiko Ishida
昭彦 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32295289A priority Critical patent/JPH03183113A/ja
Publication of JPH03183113A publication Critical patent/JPH03183113A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
〔概要] 半導体装置用ウェーハへのナンバリング方法に関し、 レーザーのパワーを下げることなく、レーザーナンバリ
ング時に発生するパーティクルを低減することを目的と
し、 ウェーハ(1)の表面にフォトレジスト(2)を塗布し
、露光・現像装置により前記ウェーハ(1)の表面の一
部を露出するフォトレジストの除去部(3)を設け、こ
の除去部(3)にレーザーを照射することにより、ナン
バリングを行ない、その後フォトレジスト(2)を除去
するように構成する。
【産業上の利用分野〕
本発明は、半導体装置用ウェーハへのナンバリング方法
に関するものであり、さらに詳しく述べるならば、イオ
ン注入などの処理ロット及び個々のウェーハを識別して
、製造工程の履歴を追跡できるようにし、設備の稼動率
や効率が最大にするように、同種の複数の処理設備への
ウェーハの最適分配するなどのために必要な識別記号(
本願ではナンバーと称する)などの刻印方法に関する。 従来、ウェーハのナンバリング方法としてレーザーによ
りウェーハ表面の周縁部に深さが数μ麿の凹みにより、
数字、文字等を刻印する方法が行なわれていた。 近年デバイスの微細化に伴い、ウェーハ表面に付着する
パーティクルの低減が要求されている。 このため、ウェーハへのナンバリングもパーティクル発
生のひとつの原因として検討する必要がある。すなわち
、ウェーハに照射されたレーザ光がウェーハのSiを溶
融、蒸発させることにより発生したSt微粒子がウェー
ハ表面にパーティクルとして付着する。このようにして
付着したパーティクルは溶着したものがほとんどである
ので、物理的な方法による除去が困難である。また、化
学的な除去も考えられるが、Si表面に付着したパーテ
ィクルはほとんどが81から構成されるので、化学的な
方法によっても完全には除去しきれない。 表面にパーティクルが付着してしまうと、微細デバイス
の形成が不能となったり、上層の断線やパターン精度の
劣化などの何らかの不良を招く恐れがあるため、これを
回避する必要がある。 (従来の技術〕 以上のようなパーティクル付着防止対策として従来のナ
ンバリング方法に於いては、レーザーナンバリング装置
のレーザーのパワーを落とすなどしていた。ところが、
パワーの低下によりシリコン片の飛び散りは減少しても
印字深さが浅く、例えば2μ園未満になるので、ナンバ
リングの本来の目的が達成できなくなってしまう。 【発明が解決しようとする課題1 従って、従来の方法によれば刻印された番号を認識し難
しくなるといった問題が生じており、またパーティクル
発生を防止することができる有効な方法がなかった。 本発明者は、レーザーナンバリング装置の内部に仕切り
板をレーザービームの方向と平行に設け、ナンバリング
をする部分以外のウェーハをシリコン片の飛び散りから
遮蔽することも検討したが、この方法ではナンバリング
装置を改造する必要が生じ、また仕切り板に付着したパ
ーティクルが次第に脱落するようになって、新たな汚染
源になう懸念がある点で好ましくないことが分かった。  したがって、本発明は、レーザーのパワーを下げるこ
となく、レーザーナンバリング時に発生するパーティク
ルを低減することを目的とする。 【課題を解決するための手段】 本発明は、以上の課題を解決するための手段としてウェ
ーハの表面にフォトレジストを塗布し、露光・現像装置
により前記ウェーへの表面の一部を露出するフォトレジ
ストの除去部を設け、この除去部にレーザーを照射する
ことにより、ナンバリングを行ない、その後、フォトレ
ジストを除去することを特徴とする半導体装置用ウェー
ハへのナンバリング方法を提供する。
【作用】
本発明では、フォトレジスト2(第2図参照)により、
ナンバリング時に発生するパーティクル4からウェーハ
lの表面を保護する。 フォトレジスト2上にはレーザーにより発生したSiパ
ーティクルが付着するが、ナンバリング後、薬品処理に
よりレジスト膜を分解することにより、これと共にパー
ティクルも除去され、パーティクルフリーのウェーハ表
面を得ることができる。ここでフォトレジストを使用す
ることによる利点は次のとおりである。 (イ)フォトレジストはスピンコード法で容易に膜に形
成することができ、また通常フォトレジスト膜を除去す
る、アルカリ水溶液などの薬品により容易に除去可能で
あり、またこれらの方法は半導体プロセスの中では比較
的パーティクルの発生が少ない、単に、膜を形成して上
記Siパーティクルを付着させるだけの機能をもつ物質
は他にもあるが、底膜と除膜の容易性と、それ自身パー
ティクルの発生源にはならないという点からは、フォト
レジストが好ましい。 (ロ)フォトレジストは金属、シリコンなどの半導体装
置の構成材料と比較して軟質であるので、パーティクル
などがフォトレジスト膜上で潜り込み易く、該膜に安定
して捕捉され、容易には該膜から脱落しない、特に、溶
融を経て高温になっているパーティクルは膜面を凹状に
変形させ、その中にパーティクルが安定して捕捉される
。したがって、パーティクルはウェーハの取扱中に脱落
して、ナンバリング装置を汚染したりすることなく、フ
ォトレジスト膜とともに除去できる。 以下、実施例により更に詳しく本発明を説明する。 (実施例1 第1図(イ)、(ロ)は本発明によるナンバリングする
前のウェーハの説明図である。図中1は半導体装置用ウ
ェーハであり、2はウェーハ表面に塗布されたフォトレ
ジストであり、3は実際にナンバリングを行うため、フ
ォトリソグラフィー工程でレジストが除去されたウェー
ハ表面、すなわち除去部である。第1図に示されるフォ
トレジストの2の塗布および露光・現像によるその除去
までは通常の露光・現像装置で行う。フォトレジスト2
の種類は特に制限がない、その厚みは下記のパーティク
ル捕捉効果があるように適宜窓める必要があるが、一般
には1.0〜3゜0μmの範囲内である。続いて、レー
ザーナンバリング装置にウェーハ1を移してナンバリン
グを行う、この場合、ナンバリングは刻印の深さが3.
5〜4、OILmの範囲内になるように行うことが好ま
しい、このとき第2図に示すようにナンバー5が刻印さ
れると同時に、多数のパーティクル4がフォトレジスト
2の上に付着する。 最後に、ナンバリングされたウェーハをナンバリング装
置より取り出してフォトレジストを除去すると、第3図
に示すようにナンバー5が刻印されたウェーハlが得ら
れる。フォトレジスト除去のための薬品としては硫酸系
の水溶液を使用することが好ましい。 第1〜3図に示すようにウェーハの処理を行った。 6インチウェーハ1に、刻印深さ4.0μmのの文字を
刻印する処理をレーザ照射して行ない、本発明実施例と
してフォトレジスト(PMMA)2fit−様な厚さ形
成し、硬化させた。 〔発明の効果〕 以上説明した様に本発明によれば、レーザーナンバリン
グ時に発生するパーティクルを容易に除去することが可
能となり、パーティクルフリーのウェーハ表面を獲得す
るという効果を奏し、半導体装置製造プロセスの清浄化
に寄与するところが大きい。
【図面の簡単な説明】
第1図は本発明の方法においてフォトレジストの除去部
を形成する工程の説明図であり、同図(イ)はウェーハ
の平面図、同図(ロ)は側面図であり、 第2図はナンバリング工程の説明図であり、第3図はナ
ンバリングされたウェーハの平面図である。 図中 にウェーハ 2:フォトレジスト 3:フォトレジストの除去部 4:レーザーナンバリングにより発生 し、レジスト表面に付着したパーティクル5:ナンバー 第 図(イ) 第 rlA(ロ) 第3図

Claims (1)

    【特許請求の範囲】
  1. 1、ウェーハ(1)の表面にフォトレジスト(2)を塗
    布し、露光・現像装置により前記ウェーハ(1)の表面
    の一部を露出するフォトレジストの除去部(3)を設け
    、この除去部(3)にレーザーを照射することによりナ
    ンバリングを行ない、その後フォトレジスト(2)を除
    去することを特徴とする半導体装置用ウェーハへのナン
    バリング方法。
JP32295289A 1989-12-12 1989-12-12 半導体装置用ウェーハへのナンバリング方法 Pending JPH03183113A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32295289A JPH03183113A (ja) 1989-12-12 1989-12-12 半導体装置用ウェーハへのナンバリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32295289A JPH03183113A (ja) 1989-12-12 1989-12-12 半導体装置用ウェーハへのナンバリング方法

Publications (1)

Publication Number Publication Date
JPH03183113A true JPH03183113A (ja) 1991-08-09

Family

ID=18149476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32295289A Pending JPH03183113A (ja) 1989-12-12 1989-12-12 半導体装置用ウェーハへのナンバリング方法

Country Status (1)

Country Link
JP (1) JPH03183113A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243854A (ja) * 2011-05-17 2012-12-10 Fuji Electric Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243854A (ja) * 2011-05-17 2012-12-10 Fuji Electric Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
EP0037708B1 (en) Method of forming patterns
JPH05281752A (ja) 集束イオンビームによる加工方法
US3986876A (en) Method for making a mask having a sloped relief
US5885756A (en) Methods of patterning a semiconductor wafer having an active region and a peripheral region, and patterned wafers formed thereby
JPH03183113A (ja) 半導体装置用ウェーハへのナンバリング方法
TW413856B (en) Electron-beam cell projection aperture formation method
US7368229B2 (en) Composite layer method for minimizing PED effect
US9721783B2 (en) Methods for particle reduction in semiconductor processing
JP2886193B2 (ja) 半導体ウエハの露光方法
JPH0364758A (ja) フォトレジスト剥離方法
JP2001015407A (ja) 半導体装置の製造方法
JPS62142321A (ja) ウエハ−処理装置
JP3034259B2 (ja) 有機化合物膜の除去方法
JPH0226016A (ja) 回路パターンの描画方法
JP2008244323A (ja) ステンシルマスク
JPH0244545A (ja) 光ディスク原盤の製造方法
KR20080054995A (ko) 반도체 웨이퍼의 마킹 방법
JP3078164B2 (ja) 微細加工方法
KR20020066373A (ko) 레지스트 패턴 형성 방법 및 미세 패턴 형성 방법
JPS63314547A (ja) 薄膜パタ−ン上のネガレジスト除去方法
KR19980026391A (ko) 반도체 장치의 에지 비드 제거방법
JPH11295904A (ja) レジストパターンの形成方法
JPH02302023A (ja) レジストパターンの形成方法
JPS6054775B2 (ja) ドライ現像方法
JPH0239419A (ja) 半導体装置の製造方法