JP2006339211A - 半導体装置ダイの選別方法及び半導体基板 - Google Patents
半導体装置ダイの選別方法及び半導体基板 Download PDFInfo
- Publication number
- JP2006339211A JP2006339211A JP2005158770A JP2005158770A JP2006339211A JP 2006339211 A JP2006339211 A JP 2006339211A JP 2005158770 A JP2005158770 A JP 2005158770A JP 2005158770 A JP2005158770 A JP 2005158770A JP 2006339211 A JP2006339211 A JP 2006339211A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- protective film
- wafer
- evaluation result
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】
ウエハに直接マーキングを行うことに起因する歩留まりの低下を防止すると共に、電気的特性の評価結果のデータとウエハとのデータ不一致の発生を防止することが可能な半導体装置ダイの選別方法及び半導体基板を提供する。
【解決手段】
複数の半導体装置ダイの電気的特性の評価を行い、それぞれの半導体装置ダイの評価結果とそれぞれの半導体装置ダイの半導体基板表面での位置との対応関係を記録する。そして、半導体基板の表面に保護膜を貼り付け、この貼り付けた保護膜に、電気的特性の評価結果と位置との対応関係を表示し、その後、保護膜上に表示した評価結果と位置との対応関係を読み取る。さらに、複数の半導体装置ダイを分割し、その読み取った評価結果と位置との対応関係に基づいて分割した半導体装置ダイの選別を行う。
【選択図】図1
ウエハに直接マーキングを行うことに起因する歩留まりの低下を防止すると共に、電気的特性の評価結果のデータとウエハとのデータ不一致の発生を防止することが可能な半導体装置ダイの選別方法及び半導体基板を提供する。
【解決手段】
複数の半導体装置ダイの電気的特性の評価を行い、それぞれの半導体装置ダイの評価結果とそれぞれの半導体装置ダイの半導体基板表面での位置との対応関係を記録する。そして、半導体基板の表面に保護膜を貼り付け、この貼り付けた保護膜に、電気的特性の評価結果と位置との対応関係を表示し、その後、保護膜上に表示した評価結果と位置との対応関係を読み取る。さらに、複数の半導体装置ダイを分割し、その読み取った評価結果と位置との対応関係に基づいて分割した半導体装置ダイの選別を行う。
【選択図】図1
Description
本発明は、半導体基板の表面に形成された複数の半導体装置ダイの選別方法及び半導体基板であって、特に、ウエハ状態で電気的特性の評価を行った後に、その評価結果に基づき選別を行う際の半導体装置ダイの選別方法及び半導体基板に関する。
半導体集積回路の製造において、半導体基板であるウエハ表面に、所定の回路機能を有する複数の半導体装置ダイが形成される。その後、このウエハの製造プロセスの最終段階において、ウエハ状態において、プローバの探針をウエハ上の半導体素子上の電極に接触させることにより、個々のダイの半導体素子の電気的特性の評価が実施される。
この電気的特性の評価において、半導体装置ダイ毎に、例えば、良品と不良品の判定が行われる。そして、不良品と判定されたものについてはその半導体装置ダイの表面に所定のマーキングが施され、組み立てられることなく廃棄される。また、良品と判定されたものについてはマーキングが行われず、後のウエハ裏面研磨工程、半導体装置ダイ毎の分割(ダイシング)工程及び組立工程に移され、半導体装置として完成される。すなわち、マーキングに基づいて良品ダイが選別され、組み立てられる。
このような、電気特性の評価、マーキング、裏面研磨、ダイシング、組み立ての一連の工程については、例えば、特許文献1に説明されている。
ここで、不良と判定された半導体装置ダイの表面にマーキングを施す装置としては、例えば、レーザ・マーカ、インク式マーカ等がある。これらのいずれの装置を使用した場合においても、後の工程で使用する半導体装置ダイ表面の画像認識装置が確実に識別できるように、マークを施す必要がある。
しかし、不良と判定された半導体素子の表面に直接マーキングを施すと、ダイ表面が破壊され、元に戻すことが困難となる。例えば、マーキングミスにより本来良品とすべきチップに誤ってマーキングした場合にも、そのマークを消すことができず、いったん不良品としてマーキングされてしまうと、良品であっても不良品と見做されてしまい、歩留り低下の一因になるという問題がある。
また、ウエハ上に形成された半導体素子の表面に直接マーキングを施した場合、マーキングによる凹凸により、ウエハの裏面研磨時等にウエハが破損するという問題がある。特に、ウエハが大口径化するに従いこの問題は顕著となり、12インチ以上のウエハにおいては、マーキングによる凹凸の形成は避けることが必須の要件となりつつある。
このような問題に対して、特許文献2(特開2003−051518号公報)には、チップ(半導体装置ダイ)検査を終えたウエハを延伸シートの表面側に接着し、その延伸シートの裏面側の各チップに対向する位置に、それぞれチップ毎の検査結果を記録し、この記録されたチップ毎の検査結果に基づいてチップを選別する方法が記載されている。これにより、本来良品とすべきチップに誤ってマーキングしたとしても、チップに直接マーキングせずに延伸シートの裏面側に記録するようにしているので、書き直しや上書きをすることができ、これ故、従来のように、良品であっても不良品と見做されることがなくなり、歩留りを向上させることができるというものである。
また、マーキングをウエハに対して行うのではなく、ウエハ上のそれぞれの半導体装置ダイ(チップ)の電気的特性の評価結果に基づいて、不良チップ位置を示したウエハマップファイルを電子データとして作成し、この電子データに基づいて良品ダイの選別を行う方法も用いられている。この場合も、上記特許文献1と同様に、チップに直接マーキングを行うことがないので、マーキングミスによるチップの歩留り低下を防止することができる。
特開平10−027836号公報
特開2003−051518号公報
しかし、ウエハマップファイルの電子データに基づいて選別を行う方法は、ウエハマップファイルと実ウエハが物理的には別々に取り扱われるため、データの入れ替りによるデータ不一致が起こり、不良チップが誤って組み立てられる問題が発生する可能性が高い。特に、組み立て工程を外注しているため、電気的特性の評価およびウエハマップファイルの作成と、作成したウエハマップファイルを利用した良品ダイの選別、組み立てとが、別の工場において実施されるような場合においては、ウエハマップファイルと実ウエハとのデータ不一致が起こる可能性が高い。
上記特許文献2に記載の方法は、ウエハの裏面に貼り付けた延伸シートの各チップに対向する位置に検査結果を記録するようにしているが、各チップに正確に対向する位置に記録を行うことが困難であるという問題がある。また、記録の読み取りをチップの裏面側から行わなければならず、読み取り装置の構成が複雑となり、設備費が嵩むという問題がある。さらに、上記のように組み立て工程を外注している場合、延伸シートの貼り付けは外注先の組み立て工場で行われるため、貼り付けた延伸シートへの記録も、外注先の組み立て工場が、注文者からウエハマップファイルを受け取り、それに基づいて行う必要がある。このため、マーキングを行わない場合と同様の頻度でデータ不一致が発生する。
そこで、本発明は、ウエハに直接マーキングを行うことに起因する歩留まりの低下を防止すると共に、電気的特性の評価結果のデータとウエハとのデータ不一致の発生を防止することが可能な半導体装置ダイの選別方法及び半導体基板を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置ダイの選別方法は、半導体基板の表面に形成された複数の半導体装置ダイの選別方法であって、前記複数の半導体装置ダイの電気的特性の評価を行い、それぞれの半導体装置ダイの前記評価結果と該それぞれの半導体装置ダイの前記半導体基板表面での位置との対応関係を記録し、前記半導体基板の表面に保護膜を貼り付け、該貼り付けた保護膜に、前記評価結果と位置との対応関係を表示し、その後、前記保護膜上に表示した評価結果と位置との対応関係を読み取り、前記複数の半導体装置ダイを分割し、前記読み取った評価結果と位置との対応関係に基づいて前記分割した半導体装置ダイの選別を行うことを特徴とするものである。
ここで、前記半導体基板の表面に貼り付けた保護膜への前記評価結果と位置との対応関係の表示は、前記貼り付けた保護膜上の、前記複数の半導体装置ダイのそれぞれに対応する位置に、前記それぞれの半導体装置ダイの評価結果を表示することによって行うことができる。
さらに、前記半導体装置ダイの電気的特性の評価は、前記それぞれの半導体装置ダイの良/不良の評価であり、評価結果の表示は、該評価結果が不良であった半導体装置ダイのそれぞれに対応する位置に、不良であることを示す符号を表示することによって行うことができる。
また、本発明に係る半導体基板は、複数の半導体装置ダイが表面に形成された半導体基板であって、該半導体基板表面に保護膜が貼り付けられ、かつ、該貼り付けられた保護膜上に、前記複数の半導体装置ダイのそれぞれについて行った電気的特性の評価結果と、前記それぞれの半導体装置ダイの前記半導体基板表面での位置との対応関係が表示されていることを特徴とするものである。
ここで、前記半導体基板表面に貼り付けられた保護膜上への前記評価結果と位置との対応関係の表示は、前記貼り付けられた保護膜上の、複数の半導体装置ダイのそれぞれに対応する位置に、前記それぞれの半導体装置ダイの評価結果を表示することによって行うことができる。
本発明によれば、ウエハに直接マーキングを行うことに起因する歩留まりの低下を防止すると共に、電気的特性の評価結果のデータとウエハとのデータ不一致の発生を防止することが可能な半導体装置ダイの選別方法及び半導体基板を提供することが可能となる。
以下、本発明の実施形態の一例を説明する。
図1は、本発明に係る半導体装置ダイの組み立て方法の処理フローの一例を示した図である。図1に示すように、本発明に係る半導体装置ダイの組み立て方法は、電気的特性の評価工程、保護膜貼り付け工程、マーキング工程、評価結果読み取り工程、半導体装置ダイの分割工程、および、選別、組立工程を有する。
以下、前記各工程について説明する。
(1)電気的特性の評価工程
ここでは、半導体基板であるウエハの表面に形成された複数の半導体装置ダイのそれぞれについて、電気的特性の評価を行う。この電気的特性の評価は、例えば、オートプローバを備えたテスタ等を用いて行うことができる。前記評価においては、個々の半導体装置ダイの良否判定または複数種類に選別するためクラス分け等の評価が行われる。
ここでは、半導体基板であるウエハの表面に形成された複数の半導体装置ダイのそれぞれについて、電気的特性の評価を行う。この電気的特性の評価は、例えば、オートプローバを備えたテスタ等を用いて行うことができる。前記評価においては、個々の半導体装置ダイの良否判定または複数種類に選別するためクラス分け等の評価が行われる。
前記半導体装置ダイそれぞれの電気的特性の評価結果は、前記それぞれの半導体装置ダイのウエハ上での位置と対応付けて、つまり、ウエハ上での位置情報と共にデータベースに記録される。ここで、前記データベースは、前記テスタの記憶部に設けてもよく、別途設けた記憶装置に設けるようにしてもよい。
(2)保護膜貼り付け工程
ここでは、前記電気的特性の評価工程において、電気的特性の評価が行われたウエハの表面に保護膜の貼り付けが行われる。この保護膜の貼り付けは、電気的特性の測定を行うオートプローバと一体化された構成として保護膜貼り付け部を設けて行ってもよい。また、前記オートプローバとは別に専用の保護膜貼り付け装置を設けてもよい。
ここでは、前記電気的特性の評価工程において、電気的特性の評価が行われたウエハの表面に保護膜の貼り付けが行われる。この保護膜の貼り付けは、電気的特性の測定を行うオートプローバと一体化された構成として保護膜貼り付け部を設けて行ってもよい。また、前記オートプローバとは別に専用の保護膜貼り付け装置を設けてもよい。
前記保護膜は、例えば、前記特許文献1に例示された、裏面研削用の保護テープを利用することができる。特に、ESD(静電気放電)対策等のために、導電性を持つ材質のものを用いることが好ましい。また、ウエハ表面に貼り付けたときに、ダイとの対応関係が画像処理或いは目視で確認でき、位置ずれの防止を図れるように透明または半透明のものを用いることが好ましい。また、次のマーキング工程をレーザ・マーカを用いて行う場合には、レーザ光の照射によって着色する着色剤を含有するものであることが好ましい。
なお、前記ウエハの表面への保護膜の貼り付けは、ウエハの全面或いはその一部に行われる。保護膜をウエハの全面に貼り付けた場合には、後の工程で行われる裏面研削工程において、ウエハ表面を保護する目的においても利用することができる。
(3)マーキング工程
ここでは、前記保護膜貼り付け工程でウエハ表面に貼り付けた保護膜上に、前記電気的特性の評価工程において記録された個々の半導体装置ダイに対する電気的特性の評価結果とウエハ上での位置との対応関係(位置情報)をマーキングにより表示する。
ここでは、前記保護膜貼り付け工程でウエハ表面に貼り付けた保護膜上に、前記電気的特性の評価工程において記録された個々の半導体装置ダイに対する電気的特性の評価結果とウエハ上での位置との対応関係(位置情報)をマーキングにより表示する。
前記マーキングによる表示は、ウエハ表面の全面に貼り付けた保護膜の、個々の半導体装置ダイそれぞれに対応する位置に、直接、電気的特性の評価結果をマーキングすることによって行ってもよい。また、個々の半導体装置ダイにおける電気的特性の評価結果とそのダイの位置情報を、ウエハ表面の少なくとも一部に貼り付けた保護膜上に画像認識装置等により読み取り可能な形式、例えばバーコード等で表示したものによって行うこともできる。
個々の半導体装置ダイのそれぞれに対応する位置に電気的特性の評価結果を表示した場合、表示が行われた位置が、直接、ダイの位置情報を示すこととなる。これにより、目視による場合、或いは画像処理を行う場合等においても、個々の半導体装置ダイと評価結果との関連付けを容易に認識することが可能となる。
前記保護膜上へのマーキングは、打点式インクマーカ、インクジェット式マーカ、レーザ・マーカ等を用いて行うことができる。例えば、インクジェット式マーカとしては、特開2001−267380号公報に記載されたようなものを利用することができる。ただし、マーキングを行った保護膜を、そのまま、裏面研削工程における表面保護テープとして利用する場合に、裏面研削時の割れを発生を防止するためには、例えばレーザ・マーカを利用して、保護膜表面に凹凸が発生しないようにマーキングを行うことが好ましい。
ここで、半導体装置ダイの電気的特性の評価が、良/不良の評価の場合は、評価結果が不良である半導体装置ダイのそれぞれに対応する位置に、上記のマーキング方法のいずれかにより不良であることを示す符号を表示することで行うことができる。また、半導体装置ダイの電気的特性の評価結果に基づき、複数種類に選別するクラス分けのための分類表示を行う場合は、上記のマーキング方法のいずれかにより、例えば、マーキングの大きさ、形状、記号等の表示を変えることで行うことができる。
なお、前記保護膜貼り付け工程及びマーキング工程においては、ウエハ表面に保護膜を貼り付けた後にマーキングを行っているが、予め保護膜上にマーキングを行った後にウエハ表面に貼り付けるようにしてもよい。この場合は、半導体装置ダイと電気的特性の評価結果の表示とがずれないように位置合わせを行い、貼り付けを行う。
マーキング装置は、保護膜の貼付を行う装置と一体の装置として構成してもよい。さらに、前述のように、電気的特性の測定を行うためのオートプローバまでを一体の装置として構成すれば、評価データの取得からマーキングまでを一連の工程として行うことが可能になる。これにより、評価結果のデータとウエハとのデータ不一致発生の可能性をさらに低減することができる。もちろん、オートプローバおよび貼付装置とは別に、専用のマーキング装置を設けてマーキングを行ってもよい。
(4)裏面研削工程
ここでは、ウエハの厚さを薄くするために、バックグラインダ装置によりウエハの裏面研削を行う。裏面研削工程は、通常は、ウエハの表面保護を目的にウエハ表面に表面保護テープを貼り付けた状態で行う。
ここでは、ウエハの厚さを薄くするために、バックグラインダ装置によりウエハの裏面研削を行う。裏面研削工程は、通常は、ウエハの表面保護を目的にウエハ表面に表面保護テープを貼り付けた状態で行う。
前述のよう、前記保護膜貼り付け工程においてウエハ表面の全面に保護膜が貼り付けられている場合には、この保護膜を裏面研削工程での表面保護テープとして用いることもできる。この場合は、裏面研削工程における表面保護テープ貼り付け工程は不要となる。
なお、本裏面研削工程は、任意の工程であり、本発明に必須の工程ではない。裏面研削の必要でないプロセスにおいても本発明の目的は何ら影響を受けることなく達成し得る。
また、裏面研削工程は、前記電気的特性の評価工程の前に行ってもよい。すなわち、裏面研削工程を経た後に前記マーキング工程を行うようにしてもよい。一方、ウエハ表面の一部のみに保護膜を貼り付けた場合、もしくは、インクによって凹凸を有するマーキングを行った場合には、裏面研削工程でのウエハ割れの発生を防止するため、いったん、保護膜を剥がしてから、裏面研削用の表面保護テープを貼り付けることが好ましい。この場合には、次に述べる評価結果読み取り工程を行ってから、裏面研削工程を行うことになる。
(5)評価結果読み取り工程
ここでは、前記マーキング工程により保護膜上に表示した個々の半導体装置ダイに関する評価結果と、その半導体装置ダイのウエハ上での位置情報とを読み取る。前記評価結果及び位置情報の読み取りは、例えば、後述する保護膜剥離やダイシング膜貼付のために使用する剥離・貼付装置に備えた画像認識装置等により行うことができる。
ここでは、前記マーキング工程により保護膜上に表示した個々の半導体装置ダイに関する評価結果と、その半導体装置ダイのウエハ上での位置情報とを読み取る。前記評価結果及び位置情報の読み取りは、例えば、後述する保護膜剥離やダイシング膜貼付のために使用する剥離・貼付装置に備えた画像認識装置等により行うことができる。
前記画像認識装置により読み取った個々の半導体装置ダイに関する評価結果及び位置情報から、例えば、組み立て用ウエハマップ等の作成を行う。電気的特性の評価が良/不良の評価の場合は、前記組み立て用ウエハマップは、例えば、評価結果が不良である半導体装置ダイのウエハ上での位置を表示したものとして構成することができる。この場合には、その表示されたダイを除外して選別し、組み立てを行うような運用がなされる。また、半導体装置ダイの電気的特性の評価結果に基づき、複数種類に選別するためクラス分けが行われる場合は、前記組み立て用ウエハマップは、例えば、個々の半導体装置ダイのウエハ上での位置情報と分類情報とを表示したものとして構成することができる。この場合には、その表示された分類に従い、ダイの選別、組み立てを行うような運用がなされる。
なお、本工程で作成される組み立て用ウエハマップは、人間が理解できるような書式のものである必要はない。例えば、後から行われる選別工程において、ダイをピックアップするダイボンダーが利用できる書式の電子データとして作成すればよい。
その後、特許文献1の図5に示されたように、例えば紫外線照射によって表面に貼り付けた保護膜の付着力を低下させ、保護膜の剥離を行う。そしてさらに、次に説明する分割を行うための、ウエハ裏面へのダイシングテープの貼り付けを行う。なお、保護膜の剥離は、ダイシングテープへの貼り付けの後に行ってもよい。ダイシングテープは、実際には、ウエハの裏面と、ダイ分割工程において使用するダイシング枠との両方に貼り付けられる。この結果、ウエハは、ダイシングテープを介してダイシング枠に保持された状態になる。
ここで、課題を解決する手段において「組み立てを外注する」と表現した場合においても、後から説明する分割工程および選別、組み立て工程に加えて、表面保護膜の剥離およびダイシングテープへの貼り付けの工程を、後から説明する分割工程および選別、組み立て工程と同一の工場内において実施する場合が多い。この場合、保護膜上に表示した評価結果および位置情報の読み取りを、保護膜剥離前に、選別、組み立て工程を行う工場内において行うようにすれば、ウエハマップファイルと実ウエハとのデータ不一致発生の頻度を低く保つことが可能である。
具体的には、例えば、選別、組み立て工程を実施する工場内での管理のために利用する識別符号をダイシング枠に付し、このダイシング枠の識別符号と、読み取った評価結果及び位置情報から作成したウエハマップファイルとの対応関係をデータベースに記録することが考えられる。これにより、選別、組み立て工程においては、ダイシング枠の識別符号を読み取ってデータベースを参照し、対応するウエハマップファイルを読み込み、それに基づいて選別を行う運用が可能である。もしくは、ダイシングテープに識別符号をマーキングし、この識別符号とウエハマップファイルとの対応関係をデータベースに記録することも可能である。
この場合、例えば、特開2002−343756号公報に記されたような装置に、ウエハ表面に貼り付けられた保護膜上に表示された情報の読み取りを行うための画像認識装置を取り付け、情報の読み取りと、ウエハ裏面の研削と、ダイシングテープ貼付によるウエハのダイシング枠への保持と、ウエハ表面からの保護テープの剥離とを、同一の装置内で連続して実施することが考えられる。これにより、データ不一致発生の可能性をさらに低くすることができる。
なお、従来から、半導体装置を製造するためのウエハには、半導体装置製造工程開始時に、例えばレーザ・マーカによって、識別符号が付されている。ウエハへのマーキングを行わない場合、組み立て工程を外注する半導体装置製造会社は、選別、組み立て工程を実施する工場に、組み立て対象のウエハおよびウエハマップファイルとともに、ウエハマップファイルとウエハに付された識別符号との対応関係を記したファイルを提供する。従って、選別、組み立て工程において、ウエハに付された識別符号を読み取り、それに対応するウエハマップファイルを読み込む運用が可能である。しかし、現実には、ウエハに付された識別符号は、半導体装置の製造過程でダメージを受け、選別工程においては、読み取りが困難な状態になっていることが多い。特に、他社からの依頼を受けて選別、組み立てを行う工場では、複数の半導体装置製造会社から、さまざまな異なった書式の識別符号が付されたウエハを受け取るため、さらに読み取りが困難である。
これに対して、ダイシング枠に付された、もしくは、ダイシングテープにマーキングされた識別符号の場合には、ダメージを受けて読み取り困難になる可能性は低い。その上、ダイシング枠に付された識別符号は、選別、組み立て工程を行う工場が自ら定めた、一定の書式のものであるため、確実に読み取ることが可能である。従って、選別、組み立て工程を実施する工場が、受け取ったウエハの表面に貼り付けられた保護膜に表示された情報を読み取ってウエハマップファイルを作成することにより、実ウエハとのデータ不一致が発生する可能性を低く保つことができる。
(6)半導体装置ダイの分割工程
ここでは、前記のようにダイシングテープを介してダイシング枠に保持されたウエハの、ダイ間のスクライブ領域を、ダイサーによって、表面側から切断し、個々のダイに分割(ダイシング)する。
ここでは、前記のようにダイシングテープを介してダイシング枠に保持されたウエハの、ダイ間のスクライブ領域を、ダイサーによって、表面側から切断し、個々のダイに分割(ダイシング)する。
ダイを分割した後は、次工程の選別、組立工程に進む。
なお、以上の説明は、ウエハ表面の保護膜を剥離してからダイシングを行うことを前提として行った。しかし、保護膜の剥離は、ダイシングの後に行うことも、さらに、次に述べるダイボンディングの後に行うことも可能である。この場合には、保護膜に表示された情報の読み取りを、ダイシングの後に行うことも可能である。しかし、保護膜が貼りつけられたままの状態ではダイシングの妨げになる可能性がある、個々のダイに分割してから保護膜の剥離を行うよりも、ダイシングを行う以前にウエハ全体から一度に保護膜を剥離する方が効率的である、等の理由により、一般的には、ダイシングを行う以前に保護膜を剥離することが好ましい。
また、裏面研削を行ってから切断を行うのではなく、ダイサーを用いて、ウエハ表面側から裏面に達さない深さの溝を形成し、その後、ウエハの裏面側から、ウエハの厚さが表面側に形成された溝の深さよりも薄くなるまで研削を行うことにより、ダイシングを行う方法が行われる場合もある。この場合には、保護膜に表示された情報を読み取り、保護膜の剥離を行ってから、ウエハ表面への溝形成、裏面研磨用保護膜の貼り付け、裏面研削を行うことが可能である。
(7)選別、組立工程
ここではまず、例えば、ダイボンダーにより、前記半導体装置ダイの分割工程において分割されたダイをピックアップしてリードフレームへのダイボンディングを行う。このダイのピックアップの際に、前記評価結果読み取り工程において作成された組み立て用ウエハマップに従いダイの選別が行われる。ここで、前記ダイサーとダイボンダーは個々の装置を用いてもよく、ダイサーとダイボンダーの一体型の装置を用いてもよい。
ここではまず、例えば、ダイボンダーにより、前記半導体装置ダイの分割工程において分割されたダイをピックアップしてリードフレームへのダイボンディングを行う。このダイのピックアップの際に、前記評価結果読み取り工程において作成された組み立て用ウエハマップに従いダイの選別が行われる。ここで、前記ダイサーとダイボンダーは個々の装置を用いてもよく、ダイサーとダイボンダーの一体型の装置を用いてもよい。
その後さらに、前記リードフレームにボンディングされたダイに対し、ワイヤーボンダーによりワイヤボンディングを行い、その後順次、モールディング、外リード成形等の工程を行う。
リードフレームやワイヤボンディングを使用せずに、フリップチップで組み立てを行うことも可能である。もしくは、ダイ裏面に捺印を行って、ベアチップ製品とすることも可能である。
また、分割する以前に、ウエハ状態のままで再配置配線の形成およびはんだボールの形成を行うことも可能である。この場合には、組み立て工程の大部分は、ダイ分割工程以前に行われる。しかしこの場合においても、組み立て用ウエハマップに従ったダイの選別工程が、ダイ分割工程後に行われる。
上述したように、本発明においては、評価結果の表示を保護膜上に行っているので、ウエハに直接マーキングを行うことに起因する、例えば、マーキングミスによる歩留りの低下やマーキングの凹凸によるウエハ裏面研磨時のウエハ破損による歩留まりの低下を防止することが可能となる。また、評価結果の表示をウエハ表面に貼り付けた保護膜上に行うことにより、それ自体が評価結果の情報を備えたウエハ(半導体基板)を得ることができる。この表示を読み取り、それに基づいて分割したダイの選別を行うことにより、例えば、組み立て工程を外注した場合においても、ウエハ評価結果のデータとウエハとのデータ不一致の発生を防止することが可能となる。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよい。
Claims (5)
- 半導体基板の表面に形成された複数の半導体装置ダイの選別方法であって、
前記複数の半導体装置ダイの電気的特性の評価を行い、それぞれの半導体装置ダイの前記評価結果と該それぞれの半導体装置ダイの前記半導体基板表面での位置との対応関係を記録し、
前記半導体基板の表面に保護膜を貼り付け、該貼り付けた保護膜に、前記評価結果と位置との対応関係を表示し、
その後、前記保護膜上に表示した評価結果と位置との対応関係を読み取り、
前記複数の半導体装置ダイを分割し、前記読み取った評価結果と位置との対応関係に基づいて前記分割した半導体装置ダイの選別を行うことを特徴とする半導体装置ダイの選別方法。 - 半導体基板の表面に貼り付けた保護膜への評価結果と位置との対応関係の表示は、前記貼り付けた保護膜上の、複数の半導体装置ダイのそれぞれに対応する位置に、前記それぞれの半導体装置ダイの評価結果を表示することによって行うことを特徴とする請求項1に記載の半導体装置ダイの選別方法。
- 半導体装置ダイの電気的特性の評価は、前記それぞれの半導体装置ダイの良/不良の評価であり、評価結果の表示は、該評価結果が不良であった半導体装置ダイのそれぞれに対応する位置に、不良であることを示す符号を表示したものであることを特徴とする請求項1または2に記載の半導体装置ダイの選別方法。
- 複数の半導体装置ダイが表面に形成された半導体基板であって、
該半導体基板表面に保護膜が貼り付けられ、かつ、該貼り付けられた保護膜上に、前記複数の半導体装置ダイのそれぞれについて行った電気的特性の評価結果と、前記それぞれの半導体装置ダイの前記半導体基板表面での位置との対応関係が表示されていることを特徴とする半導体基板。 - 半導体基板表面に貼り付けられた保護膜上への評価結果と位置との対応関係の表示は、前記貼り付けられた保護膜上の、複数の半導体装置ダイのそれぞれに対応する位置に、前記それぞれの半導体装置ダイの評価結果が表示されたものであることを特徴とする請求項4に記載の半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158770A JP2006339211A (ja) | 2005-05-31 | 2005-05-31 | 半導体装置ダイの選別方法及び半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158770A JP2006339211A (ja) | 2005-05-31 | 2005-05-31 | 半導体装置ダイの選別方法及び半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006339211A true JP2006339211A (ja) | 2006-12-14 |
Family
ID=37559548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005158770A Pending JP2006339211A (ja) | 2005-05-31 | 2005-05-31 | 半導体装置ダイの選別方法及び半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006339211A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011091286A (ja) * | 2009-10-26 | 2011-05-06 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
WO2015083221A1 (ja) * | 2013-12-02 | 2015-06-11 | 富士機械製造株式会社 | ダイ供給装置調整システム及び調整用治具 |
CN106971967A (zh) * | 2017-04-25 | 2017-07-21 | 中山英达思迅智能科技有限公司 | 一种智能管控扩晶机及其工艺流程 |
-
2005
- 2005-05-31 JP JP2005158770A patent/JP2006339211A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011091286A (ja) * | 2009-10-26 | 2011-05-06 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
US8349624B2 (en) | 2009-10-26 | 2013-01-08 | Fujitsu Semiconductor Limited | Method for fabricating semiconductor device |
WO2015083221A1 (ja) * | 2013-12-02 | 2015-06-11 | 富士機械製造株式会社 | ダイ供給装置調整システム及び調整用治具 |
CN106971967A (zh) * | 2017-04-25 | 2017-07-21 | 中山英达思迅智能科技有限公司 | 一种智能管控扩晶机及其工艺流程 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7127365B2 (en) | Method for identifying a defective die site | |
JP5315186B2 (ja) | 半導体装置の製造方法 | |
JP3055104B2 (ja) | 半導体パッケ―ジの製造方法 | |
US6551906B2 (en) | Method of fabricating semiconductor device | |
JP4341343B2 (ja) | 表面保護フィルム及びその製造方法 | |
KR100721356B1 (ko) | 반도체 장치의 생산 관리 방법 | |
JP4830772B2 (ja) | 半導体チップの検査方法 | |
JP2006339211A (ja) | 半導体装置ダイの選別方法及び半導体基板 | |
KR100691678B1 (ko) | 웨이퍼 레벨 반도체 장치의 제조 방법 및 반도체 장치 | |
JP2013157626A (ja) | 半導体装置の製造方法 | |
JP6415411B2 (ja) | 半導体装置の製造方法 | |
TWI417967B (zh) | A method for marking a grain bearing tray, a sorting machine and a characteristic mark | |
US10504801B2 (en) | Method and apparatus for detecting and removing defective integrated circuit packages | |
JPH09306873A (ja) | ウェーハの分割システム | |
TWI820734B (zh) | 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法 | |
KR100530396B1 (ko) | 반도체 장치 및 그 제조방법 | |
KR100379084B1 (ko) | 반도체패키지제조방법 | |
JP4632659B2 (ja) | 半導体装置の製造方法 | |
JP2009272474A (ja) | 半導体装置の製造方法 | |
JPH01125949A (ja) | 検査方法 | |
JPH0997820A (ja) | 半導体ウェハー | |
JP2000223537A (ja) | Tabテープ及び半導体パッケージの不良部のマーキング方法 | |
JP2006032932A (ja) | 半導体ベアチップ、識別情報の記録方法及び半導体ベアチップの識別方法 | |
TW200522243A (en) | Method for identifying defective substrate |