JP2000021694A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000021694A JP2000021694A JP10185455A JP18545598A JP2000021694A JP 2000021694 A JP2000021694 A JP 2000021694A JP 10185455 A JP10185455 A JP 10185455A JP 18545598 A JP18545598 A JP 18545598A JP 2000021694 A JP2000021694 A JP 2000021694A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor device
- chip
- plane
- information recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】チップ状に切断した半導体装置の製造ロット、
ウエーハ番号、ウエーハ面内位置を、チップ単体の状態
でも画一的に認識できるようにする。 【解決手段】チップ状の半導体装置４０１に含まれる情
報記録領域４０２にロット製造番号を現す文字データ４
０４，ウエーハ番号を現す整数データ４０５，ウエーハ
面内の横方向位置を現す整数データ４０６，ウエーハ面
内位置を示す整数データ４０７，４０８を２進数に変換
して“１”は切断、“０”は非切断の規則で記録する。 【効果】製造ロット、ウエーハ番号、ウエーハ面内位置
の情報を、チップ単体の状態でも画一的に認識できるよ
うになるため、切断後、あるいは完成後でも、そのウエ
ーハ製造工程等の履歴調査，ウエーハテスト時の実特性
データ対応がチップ単体の状態でも可能となり、その不
良原因の特定が容易になる。
ウエーハ番号、ウエーハ面内位置を、チップ単体の状態
でも画一的に認識できるようにする。 【解決手段】チップ状の半導体装置４０１に含まれる情
報記録領域４０２にロット製造番号を現す文字データ４
０４，ウエーハ番号を現す整数データ４０５，ウエーハ
面内の横方向位置を現す整数データ４０６，ウエーハ面
内位置を示す整数データ４０７，４０８を２進数に変換
して“１”は切断、“０”は非切断の規則で記録する。 【効果】製造ロット、ウエーハ番号、ウエーハ面内位置
の情報を、チップ単体の状態でも画一的に認識できるよ
うになるため、切断後、あるいは完成後でも、そのウエ
ーハ製造工程等の履歴調査，ウエーハテスト時の実特性
データ対応がチップ単体の状態でも可能となり、その不
良原因の特定が容易になる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関す
る。
る。
【０００２】
【従来の技術】現在、ウエーハ状の半導体装置がどの製
造ロットのものであるか、またロット内のどのウエーハ
番号のものかを認識する手段としては、ウエーハ内の固
定された箇所にレーザ等により文字、コード等を刻印し
ている。樹脂封止した後のロット識別としては、樹脂表
面にレーザ，インク等により刻印して行っている。
造ロットのものであるか、またロット内のどのウエーハ
番号のものかを認識する手段としては、ウエーハ内の固
定された箇所にレーザ等により文字、コード等を刻印し
ている。樹脂封止した後のロット識別としては、樹脂表
面にレーザ，インク等により刻印して行っている。
【０００３】チップがウエーハ面内のどの位置にあった
ものかを認識できるようにした例として、特開平５−３
１５２０７号公報がある。以下、図１を用いてその構成
を説明する。半導体基板であるウエーハ面に形成される
チップ状の半導体装置における集積回路形成領域１０１
の周囲に少なくとも一つの位置情報記録用の情報記録領
域１０２を設け、この情報記録領域１０２にレーザ照射
等の方法で、ウエーハ内でのチップ位置識別番号をドッ
トマトリックスで記録する。
ものかを認識できるようにした例として、特開平５−３
１５２０７号公報がある。以下、図１を用いてその構成
を説明する。半導体基板であるウエーハ面に形成される
チップ状の半導体装置における集積回路形成領域１０１
の周囲に少なくとも一つの位置情報記録用の情報記録領
域１０２を設け、この情報記録領域１０２にレーザ照射
等の方法で、ウエーハ内でのチップ位置識別番号をドッ
トマトリックスで記録する。
【０００４】
【発明が解決しようとする課題】ウエーハ状の半導体装
置の製造ロット番号、ウエーハ番号の認識を、ウエーハ
内の固定された箇所にレーザ等で文字、コード等を刻印
することにより行った場合、ウエーハの形態のままであ
れば認識可能であるが、チップ状に切断した後では、そ
の半導体装置の収納容器等への表示が必要であり、その
表示を紛失した場合には認識ができなくなる。また樹脂
封止した後のロット識別として、樹脂表面にレーザ，イ
ンク等の刻印で行った場合、樹脂表面を削ったり、解析
等の理由で樹脂剥離を行った場合、チップ単体での認識
ができなくなってしまう。
置の製造ロット番号、ウエーハ番号の認識を、ウエーハ
内の固定された箇所にレーザ等で文字、コード等を刻印
することにより行った場合、ウエーハの形態のままであ
れば認識可能であるが、チップ状に切断した後では、そ
の半導体装置の収納容器等への表示が必要であり、その
表示を紛失した場合には認識ができなくなる。また樹脂
封止した後のロット識別として、樹脂表面にレーザ，イ
ンク等の刻印で行った場合、樹脂表面を削ったり、解析
等の理由で樹脂剥離を行った場合、チップ単体での認識
ができなくなってしまう。
【０００５】チップ状の半導体装置がウエーハ面内のど
の位置にあったものかを認識する方法として、特開平５
−３１５２０７号公報の内容を使用した場合、ウエーハ
面内のチップ位置をドットマトリックスで記録する為、
ウエーハ面内の横方向は横方向に配列されるチップ数
分、縦方向は縦方向に配列されるチップ数分のドットマ
トリックス領域が必要であり、特にチップサイズが小さ
くウエーハ内のチップ数が多くなった場合や、ウエーハ
口径が大きくなった場合、集積回路領域を減少させてし
まう。
の位置にあったものかを認識する方法として、特開平５
−３１５２０７号公報の内容を使用した場合、ウエーハ
面内のチップ位置をドットマトリックスで記録する為、
ウエーハ面内の横方向は横方向に配列されるチップ数
分、縦方向は縦方向に配列されるチップ数分のドットマ
トリックス領域が必要であり、特にチップサイズが小さ
くウエーハ内のチップ数が多くなった場合や、ウエーハ
口径が大きくなった場合、集積回路領域を減少させてし
まう。
【０００６】
【課題を解決するための手段】本発明の請求項１記載の
半導体装置は、半導体基板であるウエーハ面に形成され
るチップ状の半導体装置における集積回路形成領域に製
造ロットの情報記録領域、ウエーハ番号の情報記録領域
のうち、少なくとも一つの情報記録領域を含むことを特
徴とする。
半導体装置は、半導体基板であるウエーハ面に形成され
るチップ状の半導体装置における集積回路形成領域に製
造ロットの情報記録領域、ウエーハ番号の情報記録領域
のうち、少なくとも一つの情報記録領域を含むことを特
徴とする。
【０００７】この発明によれば、チップ状に切断した後
でも、そのチップ状の半導体装置がどの製造ロットのも
のであるか、またどのウエーハ番号のものであるかを認
識することが可能になるため、チップ単体でもそのウエ
ーハ製造履歴を照合することが可能になるという効果を
奏する。
でも、そのチップ状の半導体装置がどの製造ロットのも
のであるか、またどのウエーハ番号のものであるかを認
識することが可能になるため、チップ単体でもそのウエ
ーハ製造履歴を照合することが可能になるという効果を
奏する。
【０００８】本発明の請求項２記載の半導体装置は、半
導体基板であるウエーハ面に形成されるチップ状の半導
体装置の内部に、ウエーハ面内位置情報を横方向及び縦
方向の位置を示す直線状に配列したヒューズアレイを切
断することにより記録することができることを特徴とす
る。
導体基板であるウエーハ面に形成されるチップ状の半導
体装置の内部に、ウエーハ面内位置情報を横方向及び縦
方向の位置を示す直線状に配列したヒューズアレイを切
断することにより記録することができることを特徴とす
る。
【０００９】この発明によれば、チップ状に切断した後
でも、そのチップ状の半導体装置がウエーハ内のどの位
置にあったものかを認識することが可能になるため、チ
ップ単体でもそのウエーハ製造の面内傾向や実特性の面
内傾向と照合することが可能になる。また、１本または
２本の直線状に配列したヒューズアレイを使用するた
め、従来のドットマトリックス方法に比べ、小さい記録
領域面積で記録可能になるという効果を奏する。
でも、そのチップ状の半導体装置がウエーハ内のどの位
置にあったものかを認識することが可能になるため、チ
ップ単体でもそのウエーハ製造の面内傾向や実特性の面
内傾向と照合することが可能になる。また、１本または
２本の直線状に配列したヒューズアレイを使用するた
め、従来のドットマトリックス方法に比べ、小さい記録
領域面積で記録可能になるという効果を奏する。
【００１０】本発明の請求項３記載の半導体装置は、請
求項１を満足し、かつウエーハ面内の位置情報を記録す
ることができる情報記録領域をもつことを特徴とする。
求項１を満足し、かつウエーハ面内の位置情報を記録す
ることができる情報記録領域をもつことを特徴とする。
【００１１】この発明によれば、チップ状に切断された
半導体装置の製造ロット、ウエーハ番号、及びウエーハ
の面内位置を画一的に求めることが可能になるため、ウ
エーハ製造履歴上の面内傾向や、ウエーハテスト時の実
特性データ面内分布との対応等をチップ単体で照合する
ことが可能になるという効果を奏する。
半導体装置の製造ロット、ウエーハ番号、及びウエーハ
の面内位置を画一的に求めることが可能になるため、ウ
エーハ製造履歴上の面内傾向や、ウエーハテスト時の実
特性データ面内分布との対応等をチップ単体で照合する
ことが可能になるという効果を奏する。
【００１２】
【作用】チップ状に切断した半導体装置がどの製造ロッ
トのものであるか、またロット内のどのウエーハ番号の
ものか、またウエーハ内のどの面内位置のものであるか
をチップ単体の状態で認識できるようになる。
トのものであるか、またロット内のどのウエーハ番号の
ものか、またウエーハ内のどの面内位置のものであるか
をチップ単体の状態で認識できるようになる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００１４】（実施の形態１）図２は、請求項１記載の
発明に係わる半導体装置の構成を示す図である。チップ
状の半導体装置２０１に含まれる情報記録領域２０２に
おいて記録用ドット型ヒューズマトリックス２０３を配
置する。ロット製造番号を現す文字データ２０４、ウエ
ーハ番号を現す文字データ２０５をヒューズマトリクス
２０３上にそのまま判読可能な形となる様、ヒューズ２
０６をレーザ光により切断して記録する。
発明に係わる半導体装置の構成を示す図である。チップ
状の半導体装置２０１に含まれる情報記録領域２０２に
おいて記録用ドット型ヒューズマトリックス２０３を配
置する。ロット製造番号を現す文字データ２０４、ウエ
ーハ番号を現す文字データ２０５をヒューズマトリクス
２０３上にそのまま判読可能な形となる様、ヒューズ２
０６をレーザ光により切断して記録する。
【００１５】（実施の形態２）図３は、請求項２記載の
発明に係わる半導体装置の構成を示す図である。チップ
状の半導体装置３０１に含まれる情報記録領域３０２に
おいて直線状に配置したウエーハ面内横方向位置記録用
ヒューズアレイ３０３と、直線状に配置したウエーハ面
内縦方向位置記録用ヒューズアレイ３０４を配置する。
それぞれのヒューズアレイのうち、ウエーハ面内原点か
らの距離をそれぞれのチップ数に換算して、ウエーハ面
内原点ヒューズ３０５，３０６からその数分離れたヒュ
ーズ３０７，３０８をレーザ光により切断して記録す
る。
発明に係わる半導体装置の構成を示す図である。チップ
状の半導体装置３０１に含まれる情報記録領域３０２に
おいて直線状に配置したウエーハ面内横方向位置記録用
ヒューズアレイ３０３と、直線状に配置したウエーハ面
内縦方向位置記録用ヒューズアレイ３０４を配置する。
それぞれのヒューズアレイのうち、ウエーハ面内原点か
らの距離をそれぞれのチップ数に換算して、ウエーハ面
内原点ヒューズ３０５，３０６からその数分離れたヒュ
ーズ３０７，３０８をレーザ光により切断して記録す
る。
【００１６】（実施の形態３）図４は、請求項３記載の
発明に係わる半導体装置の構成を示す図である。チップ
状の半導体装置４０１に含まれる情報記録領域４０２に
おいて記録用ヒューズ４０３を配置する。記録する方法
は、ロット製造番号を現す文字データ４０４，ウエーハ
番号を現す整数データ４０５，ウエーハ面内の横方向位
置を現す整数データ４０６，ウエーハ面内の縦方向位置
を示す整数データ４０７をそれぞれ２進数データ４０
８，４０９，４１０，４１１に変換する。その際、文字
データの場合はＡＳＣＩＩコードの一文字当たり８桁の
２進数に変換する。変換後のデータの“１”，“０”に
対応して、レーザ光により、“１”の場合は切断４１
２、“０”の場合は非切断４１３という形でそれぞれの
記録領域４１４，４１５，４１６，４１７に記録する。
発明に係わる半導体装置の構成を示す図である。チップ
状の半導体装置４０１に含まれる情報記録領域４０２に
おいて記録用ヒューズ４０３を配置する。記録する方法
は、ロット製造番号を現す文字データ４０４，ウエーハ
番号を現す整数データ４０５，ウエーハ面内の横方向位
置を現す整数データ４０６，ウエーハ面内の縦方向位置
を示す整数データ４０７をそれぞれ２進数データ４０
８，４０９，４１０，４１１に変換する。その際、文字
データの場合はＡＳＣＩＩコードの一文字当たり８桁の
２進数に変換する。変換後のデータの“１”，“０”に
対応して、レーザ光により、“１”の場合は切断４１
２、“０”の場合は非切断４１３という形でそれぞれの
記録領域４１４，４１５，４１６，４１７に記録する。
【００１７】ここで、全てのヒューズの配置はできるだ
け直線状に並べ、ヒューズ切断能率が上がる様にするこ
とが望ましい。
け直線状に並べ、ヒューズ切断能率が上がる様にするこ
とが望ましい。
【００１８】
【発明の効果】以上述べたように、本発明の半導体装置
の構成によれば、チップ状に切断した半導体装置がどの
製造ロットのものであるか、またどのウエーハ番号のも
のか、またウエーハ内のどの面内位置のものであるか
を、チップ単体の状態でも画一的に認識できるようにな
るため、樹脂封止後の電気的特性検査時の不良解析や客
先より返却された不良品の解析の際に、そのウエーハ製
造工程等の履歴調査，ウエーハテスト時の実特性データ
対応がチップ単体の状態でも可能となり、その不良原因
の特定が容易になる。
の構成によれば、チップ状に切断した半導体装置がどの
製造ロットのものであるか、またどのウエーハ番号のも
のか、またウエーハ内のどの面内位置のものであるか
を、チップ単体の状態でも画一的に認識できるようにな
るため、樹脂封止後の電気的特性検査時の不良解析や客
先より返却された不良品の解析の際に、そのウエーハ製
造工程等の履歴調査，ウエーハテスト時の実特性データ
対応がチップ単体の状態でも可能となり、その不良原因
の特定が容易になる。
【００１９】冗長救済を行う半導体記憶装置の場合、一
つの冗長救済工程内で同時に情報記録を行える為、新た
な工程追加を必要としない。
つの冗長救済工程内で同時に情報記録を行える為、新た
な工程追加を必要としない。
【図１】従来の技術を示す図。
【図２】本発明の請求項１の実施の形態を示す図。
【図３】本発明の請求項２の実施の形態を示す図。
【図４】本発明の請求項３の実施の形態を示す図。
１０１ 集積回路形成領域 １０２ 情報記録領域（ドットマトリックス） １０３ 原点ドット １０４ 位置ドット １０５ 電極パッド ２０１ チップ状の半導体装置 ２０２ 情報記録領域 ２０３ ドットマトリックスヒューズアレイ ２０４ 製造ロット文字データ ２０５ ウエーハ番号文字データ ２０６ ドット型ヒューズ ２０７ 電極パッド ３０１ チップ状の半導体装置 ３０２ 情報記録領域 ３０３ ウエーハ面内横方向位置情報記録領域 ３０４ ウエーハ面内縦方向位置情報記録領域 ３０５ ウエーハ面内横方向原点位置ヒューズ ３０６ ウエーハ面内縦方向原点位置ヒューズ ３０７ ウエーハ面内横方向位置ヒューズ ３０８ ウエーハ面内縦方向位置ヒューズ ３０９ 電極パッド ４０１ チップ状の半導体装置 ４０２ 情報記録領域 ４０３ 情報記録用ヒューズ ４０４ 製造ロット文字データ ４０５ ウエーハ番号（１０進数） ４０６ ウエーハ面内横方向位置データ（１０進
数） ４０７ ウエーハ面内縦方向位置データ（１０進
数） ４０８ 製造ロット文字のＡＳＣＩＩコード（２進
数） ４０９ ウエーハ番号（２進数） ４１０ ウエーハ面内横方向位置データ（２進数） ４１１ ウエーハ面内縦方向位置データ（２進数） ４１２ 切断ヒューズ ４１３ 非切断ヒューズ ４１４ 製造ロット情報記録領域 ４１５ ウエーハ番号情報記録領域 ４１６ ウエーハ面内横方向位置情報記録領域 ４１７ ウエーハ面内縦方向位置情報記録領域 ４１８ 電極パッド
数） ４０７ ウエーハ面内縦方向位置データ（１０進
数） ４０８ 製造ロット文字のＡＳＣＩＩコード（２進
数） ４０９ ウエーハ番号（２進数） ４１０ ウエーハ面内横方向位置データ（２進数） ４１１ ウエーハ面内縦方向位置データ（２進数） ４１２ 切断ヒューズ ４１３ 非切断ヒューズ ４１４ 製造ロット情報記録領域 ４１５ ウエーハ番号情報記録領域 ４１６ ウエーハ面内横方向位置情報記録領域 ４１７ ウエーハ面内縦方向位置情報記録領域 ４１８ 電極パッド
Claims (3)
- 【請求項１】半導体基板であるウエーハ面に形成される
チップ状の半導体装置の内部に、製造ロットの情報記録
領域及びウエーハ番号の情報記録領域をもつ半導体装
置。 - 【請求項２】半導体基板であるウエーハ面に形成される
チップ状の半導体装置の内部に、ウエーハ面内位置情報
を横方向及び縦方向の位置を示す直線状に配列したヒュ
ーズアレイを切断することにより記録することができる
領域をもつ半導体装置。 - 【請求項３】請求項１の内容を満足し、かつチップ状の
半導体装置のウエーハ面内位置情報を記録する領域をも
つ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10185455A JP2000021694A (ja) | 1998-06-30 | 1998-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10185455A JP2000021694A (ja) | 1998-06-30 | 1998-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000021694A true JP2000021694A (ja) | 2000-01-21 |
Family
ID=16171101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10185455A Withdrawn JP2000021694A (ja) | 1998-06-30 | 1998-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000021694A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188301A (ja) * | 2008-02-08 | 2009-08-20 | Seiko Instruments Inc | 半導体装置の製造方法 |
| KR101026312B1 (ko) | 2007-09-20 | 2011-03-31 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치의 제조 방법 |
| KR20150000739A (ko) * | 2013-06-25 | 2015-01-05 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조방법 |
-
1998
- 1998-06-30 JP JP10185455A patent/JP2000021694A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101026312B1 (ko) | 2007-09-20 | 2011-03-31 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치의 제조 방법 |
| JP2009188301A (ja) * | 2008-02-08 | 2009-08-20 | Seiko Instruments Inc | 半導体装置の製造方法 |
| KR20150000739A (ko) * | 2013-06-25 | 2015-01-05 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조방법 |
| KR102076047B1 (ko) | 2013-06-25 | 2020-02-11 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6889902B2 (en) | Descriptor for identifying a defective die site and methods of formation | |
| US5294812A (en) | Semiconductor device having identification region for carrying out failure analysis | |
| US6589801B1 (en) | Wafer-scale production of chip-scale semiconductor packages using wafer mapping techniques | |
| US5391892A (en) | Semiconductor wafers having test circuitry for individual dies | |
| CN100555622C (zh) | 具有识别码的半导体芯片及其制造方法和管理系统 | |
| JPH05259235A (ja) | 一体化半導体ウェハーマップ記録方法 | |
| US5894172A (en) | Semiconductor device with identification function | |
| JP2000235636A5 (ja) | ||
| US20040185580A1 (en) | Method for dicing semiconductor wafer | |
| JP2000021694A (ja) | 半導体装置 | |
| KR100691678B1 (ko) | 웨이퍼 레벨 반도체 장치의 제조 방법 및 반도체 장치 | |
| TWI820734B (zh) | 具有辨識結構的半導體裝置、其製造方法及追溯其生產資訊的方法 | |
| JPH07235617A (ja) | 半導体装置 | |
| US20040017664A1 (en) | Semiconductor memory module | |
| KR910002829B1 (ko) | 반도체장치 | |
| JP2015114814A (ja) | 半導体装置の製品履歴管理方法 | |
| JP3168766B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2009272474A (ja) | 半導体装置の製造方法 | |
| JPH0513529A (ja) | 半導体集積回路 | |
| JP2002016189A (ja) | Ｉｃパッケージ及びｉｃパッケージの製造方法 | |
| KR20010010860A (ko) | 몰딩후 불량 반도체 패키지 검출 방법 | |
| JP2001257264A (ja) | 半導体装置の製造方法、半導体製造装置及び半導体装置 | |
| JPH08274178A (ja) | 半導体装置の製造方法 | |
| JPH09199671A (ja) | 集積回路の製造方法 | |
| KR20030053017A (ko) | 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |