JP2007081123A - 半導体装置の形成方法 - Google Patents

半導体装置の形成方法 Download PDF

Info

Publication number
JP2007081123A
JP2007081123A JP2005266936A JP2005266936A JP2007081123A JP 2007081123 A JP2007081123 A JP 2007081123A JP 2005266936 A JP2005266936 A JP 2005266936A JP 2005266936 A JP2005266936 A JP 2005266936A JP 2007081123 A JP2007081123 A JP 2007081123A
Authority
JP
Japan
Prior art keywords
pattern
exposure
semiconductor wafer
chip
shot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005266936A
Other languages
English (en)
Inventor
Masaki Kobayashi
正樹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005266936A priority Critical patent/JP2007081123A/ja
Publication of JP2007081123A publication Critical patent/JP2007081123A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】GaAs半導体ウエハ上の各チップに、ステッパ露光装置による露光ショット内位置情報と、ウエハに対する露光ショット位置情報とを同時に具備した半導体装置の形成方法を提供すること。
【解決手段】半導体チップ１１には素子形成領域１２とその素子形成領域１２外にチップ位置識別パターン１３があり、このチップ識別パターン１３は露光ショット内位置情報１４と、露光ショット位置情報１５とからなっている。露光ショット内位置情報１４とは、ステッパー露光に使用するレチクル内の複数のチップパターンの位置を表す情報である。また、露光ショット位置情報とは半導体ウエハ上に渡って繰り返された露光ショットの位置を表している。この2つの情報をチップ識別パターン１３に示すことによって、何ショット目の何番目のチップという風にチップを特定できる。
【選択図】図１

Description

本発明は半導体装置の形成方法に関し、特に半導体ウエハを素子分離することによって分割された各半導体チップが１枚の半導体ウエハのどの位置にあったものかを特定できる半導体装置の形成方法に関するものである。
GaAsFETは、高出力素子を形成する場合、幾つかのチップを組み合わせて組み立てを行う。一般にGaAsFETは、そのピンチオフ電圧や耐圧を測定したデータを基に、特性が近いチップを用いて組み立て、高性能かつ温度分布が均一な高出力素子を得る。GaAsウエハ面内においては、このピンチオフ電圧分布や耐圧分布が均一ではない為、チップにNo.を付与すると共に、ウエハのどの領域にどのような特性分布のチップがあるか知る事が重要である。チップを形成する場合に必須な露光装置はステッパが一般的である。ステッパは、ある一定領域のチップパターンをウエハ上に一度に一括露光し、ウエハ上の次の一定領域への一括露光へと露光シーケンスを進める。従って、ウエハのどの領域にどのような特性分布のチップがあるか知る為には、ステッパによるどのショット位置にて露光されたチップなのか、また、１度のショットで一括露光されるチップの内のどの位置にて露光されたチップなのか、同時に知る事が重要である。例えば、ステッパによるショット位置は、繰り返し露光が機械的な動きによって行われる為、露光位置ずれなどの特徴を反映する。例えば、ショット内の露光位置は、露光はレンズを通して行われる為、パターン寸法ばらつきなどの特徴を反映する。従来、レチクル上のチップ位置情報を識別するパターンを形成して、チップに分割したあとでもその形成されたパターンを見ることでレチクル上のチップ位置を特定する方法が知られている（特許文献１）が、１枚のウエハに対して複数のショットにより露光をする場合には、ウエハ内のどの露光ショット位置におけるチップなのか特定することはできなかった。
特開平５−２９９３１８号公報
したがって本発明は前記に鑑みてなされたものでその目的とするところは、GaAs半導体ウエハ上の各チップに、ステッパ露光装置によるショット内位置情報と、ウエハに対するショット位置情報とを同時に具備した半導体装置の形成方法を提供することにある。
前記課題を解決するために、本発明の半導体装置の形成方法は、半導体ウエハ上にステッパ露光装置により各露光ショット位置において複数個のチップを含む回路パターンを形成する露光工程と、この露光工程により形成される前記複数個のチップのそれぞれに、当該チップが形成される前記露光ショット位置を識別する露光ショット位置情報を露光記録する工程と、この工程により露光ショット位置情報が露光記録された前記複数個のチップのそれぞれに、前記露光ショット位置における当該チップの位置を識別する露光ショット内位置情報を露光記録する工程と、を具備することを特徴とするものである。
本発明によれば、ステッパ露光装置によるショット内位置情報と半導体ウエハに対するショット位置を同時に具備しているので素子分離され分割された後でもそのチップの位置情報を見ただけで該半導体ウエハのどこにあったチップなのかを瞬時に容易に認識することができる。これにより各チップの特性分布を解析できチップの特性を選別して組み立てを行うことができる。また不良が起きたときにもその不良がレチクルに起因するものか、ステッパのレンズ光学系および機械駆動系に起因するか等の不良箇所の特定と分析の切り分けが容易に行える。
以下本発明の実施形態につき詳細に説明する。図１は本発明の一実施例における半導体チップに形成された露光ショット内位置情報と露光ショット位置情報とを示した図である。
まず、半導体チップ１１には素子形成領域１２とその素子形成領域１２外にチップ位置識別パターン１３があり、このチップ識別パターン１３は露光ショット内位置情報１４と、露光ショット位置情報１５とからなっている。露光ショット内位置情報１４とは、ステッパ露光に使用するレチクル内の複数からなるチップパターンの位置を表す情報である。また、露光ショット情報とは半導体ウエハ上に渡って繰り返された露光ショットの位置を表している。この2つの情報をチップ識別パターン１３に示すことによって、何ショット目の何番目のチップという風にチップを特定できることになる。
図２は半導体ウエハ上におけるチップ位置と露光ショットの関係を示した概念図である。レチクル内のチップ分割数や、露光ショット回数は任意数であるが、ここでは説明のため数を少なくして説明を行う。レチクル上には２×２＝４つのチップパターン１１があり３×３＝９回の露光ショット２１を繰り返して半導体ウエハ１０上に半導体チップ１１が３６個形成されるとする。
図３は第1の実施例におけるチップ識別パターン１３を形成するための３種類のレチクルを示した図である。説明のため素子形成領域は図示せず、チップ位置識別パターン１３のみを示している。図3-(a)に示したレチクルパターン３３は、１回のショットにより一括露光される各チップ位置に対応して連続番号１〜４が露光され、パターンが形成される。すなわち、これらの番号１〜４はショット内の各チップの位置を予め定められた番号情報により識別する。番号情報パターンの形成は、半導体ウエハ上にホトレジストを塗布して半導体ウエハ上の素子形成領域での回路パターンの露光とともに、素子形成領域外にこの番号情報パターンを露光した後、エッチングによりホトレジストを除去してこのパターンを刻印する。この第1の工程によって露光ショット内位置情報が数字となって刻印される。
次にショット位置情報は次のように刻印表示される。半導体ウエハ上に絶縁膜を形成してその上にホトレジストを塗布し、半導体ウエハ上の素子形成予定領域外に図３-(b)で示すレチクルパターン３４で示すような、マス目形状の開口パターン３１(マトリックスパターン)を設ける。
次に、このマス目形状の開口パターン３１に再度ホトレジストを塗布した後、素子形成とは異なるショット寸法（ステッパの移動距離）にて図３-(c)で示すレチクル３５のパターンをステップアンドリピート露光する。その後半導体ウエハにエッチングを施して、マス目形状の開口パターン３１上に図３-(c)のパターンを刻印する。この工程によって、図４に示すように、ショット位置情報が刻印される。
素子形成とは異なるショット寸法（ステッパの移動距離）にて図３-(c)で示すレチクル３５のパターンをステップアンドリピート露光する理由は、ショット毎に異なるマトリックス位置にドット３２の○印パターンを刻印するためである。すなわち、素子形成で用いたのと同じショット寸法にて次のショットを行うと、図3-(b)のレチクル３４内のマス目形状パターン３１の同じマトリックス位置にドット３２の○印パターンが刻印されてしまう。これを回避するためには図3-(b)に示すように、X方向にマトリックスのピッチΔXだけ多く移動させて露光すれば、順次異なるマス目内にドット３２の○を刻印することができる。Y方向についても同様でΔYだけ多くレチクルを移動させて露光すればよいことになる。このようにして素子形成に用いたショット寸法と異なるショット寸法を用いることで図４のような番号情報からなる露光ショット内情報と異なるマトリックス位置に○印パターンが表示された露光ショット位置情報を同時にチップ識別パターン１３として刻印することができる。
図５は第２の実施形態におけるチップ識別パターン１３を形成するための３種類のレチクルを示した図である。この実施形態においては、露光ショット位置をマス目形状ではなくアラビア数字やローマ字により表示するものである。図５においても素子形成領域は図示せず、チップ位置識別パターン１３のみを示している。図５(a)に示したレチクル５３のパターンは、図3(a)と同じで露光ショット内位置情報を識別できるパターンである。半導体ウエハ上にホトレジストを塗布して半導体ウエハ上に素子形成領とともにこの領域外にこのショット内位置情報パターンを露光した後、該半導体ウエハにエッチングを施してこのパターンを刻印する。この工程によって露光ショット内位置情報が数字となって刻印される。
次にこの半導体ウエハ上に絶縁膜を形成して該絶縁膜状にホトレジストを塗布し、該半導体ウエハ上の素子形成予定領域外に図５(b)で示すレチクル５４で開口パターンを露光し、開口パターンを設け、該開口パターンを通して該絶縁膜にエッチングを施した後、該ホトレジストを除去する。この第2の工程によってショット位置情報を書き込むための各チップ共通なパターン窓５１が形成される。
さらに、再度ホトレジストを塗布した後、素子形成とは異なるショット寸法にて図５(c)で示すレチクル５５のパターンをステップアンドリピート露光してこのパターンの開口を設けた後、該半導体ウエハにエッチングを施して該半導体ウエハ上に図５(c)のアルファベットパターン５２を刻印し、ホトレジストを除去する。ここで、て図５(c)で示すレチクル５５のパターンは、アルファベットＡ〜Ｉを１ウェハ内のショット位置に対応してマトリクス状に配列したものである。この第3の工程によってアルファベットパターンからなるショット位置情報が刻印される。
素子形成とは異なるショット寸法にて図５(c)で示すレチクル５５のパターンをステップアンドリピート露光する理由は、前述と同様に、ショット毎に異なるアルファベットパターンをパターン窓５１に刻印するためである。すなわち、図５(c)のレチクル５５にて素子形成で用いたのと同じショット寸法にて次のショットを行うと図６(b)のレチクル５４内の共通窓パターン５１に同じアラビア文字Aが露光されてしまう。これを回避するためにはX方向にはアルファベット間のピッチΔXだけ少なく移動させて露光すれば共通窓パターン５１に次のアルファベットBを刻印することができる。Y方向についても同様でΔYだけ少なくレチクルを移動させて露光すればDが刻印されることになる。このようにして素子形成に用いたショット寸法と違うショット寸法を用いることで図６のような番号パターンからなる露光ショット内情報とアルファベットパターンからなる露光ショット位置情報を同時にチップ識別パターン１３として刻印することができる。
以上述べたように本発明の半導体装置の形成方法は、ステッパ露光装置によるショット内位置情報と半導体ウエハに対するショット位置情報を同時に具備しているのでスクライブされ分割された後でもそのチップの位置情報を見ただけで該半導体ウエハのどこにあったチップなのかを瞬時に容易に認識することができる。これにより各チップの特性分布を解析できチップの特性を選別して組み立てを行うことができる。また不良が起きたときにもその不良がレチクルに起因するものか、ステッパのレンズ光学系または機械駆動系に起因するか等の不良箇所の特定と分析の切り分けが容易に行える。
なお本発明は前記実施形態をそのままに限定されるものではなく、実施段階でその要旨を逸脱しない範囲で具体化できる。例えばGaAsＦＥＴについて論じたが、素子の材料やデバイス構造によらずCMOSやバイポーラトランジスタにおいてもこの考え方は有効である。
本発明の一実施例における半導体チップに形成された露光ショット内位置情報と露光ショット位置情報とを示した図である。 本発明の一実施例における半導体ウエハ上におけるチップ位置と露光ショットの関係を示した概念図である。 本発明の第1の実施例におけるチップ識別パターンを形成するための３種類のレチクルを示した図である。 本発明の第1の実施例におけるチップ識別パターンを示した図である。 本発明の第２の実施例におけるチップ識別パターンを形成するための３種類のレチクルを示した図である。 本発明の第２の実施例におけるチップ識別パターンを示した図である。
符号の説明
１０…半導体ウエハ
１１…半導体チップ
１２…素子形成領域
１３…チップ位置識別パターン
１４…露光ショット内位置情報
１５…露光ショット位置情報
２１…露光ショット
３１…マス目状パターン
３２…ドット形状パターン
３３、３４、３５、５３、５４、５５…レチクル
５１…共通窓パターン
５２…アルファベットパターン

Claims (8)

  1. 半導体ウエハ上にステッパ露光装置により各露光ショット位置において複数個のチップを含む回路パターンを形成する露光工程と、この露光工程により形成される前記複数個のチップのそれぞれに、当該チップが形成される前記露光ショット位置を識別する露光ショット位置情報を露光記録する工程と、この工程により露光ショット位置情報が露光記録された前記複数個のチップのそれぞれに、前記露光ショット位置における当該チップの位置を識別する露光ショット内位置情報を露光記録する工程と、を具備することを特徴とする半導体装置の形成方法。
  2. 半導体ウエハ上にホトレジストを塗布し、該半導体ウエハ上の各チップの素子形成予定領域外の領域に露光ショット内の互いの素子の位置関係を識別出来る第１のパターンを露光し、前記第1のパターンに開口を設けた後、該半導体ウエハにエッチングを施して該半導体ウエハ上に前記第1のパターンを刻印した後、該ホトレジストを除去する第１の工程と、
    前記半導体ウエハ上に絶縁膜を形成し、該絶縁膜上にホトレジストを塗布し、該半導体ウエハ上の素子形成予定領域外かつ前記第1の工程で形成した領域外の領域に第2のパターンを露光し、該ホトレジスト上に第2のパターンの開口を設け、該開口部を通して該絶縁膜にエッチングを施した後、該ホトレジストを除去する第2の工程と、
    再度ホトレジストを塗布した後、素子形成時とは異なるショット寸法にてレチクル上の第3のパターンをステップアンドリピート露光し、該パターン部に開口を設けた後、該半導体ウエハにエッチングを施して該半導体ウエハ上に第3のパターンを刻印した後、該ホトレジストを除去する第3の工程とを具備することを特徴とする半導体装置の形成方法。
  3. 前記第1のパターンまたは前記第3のパターンを、前記半導体ウエハ上の絶縁膜上に刻印することを特徴とする請求項２記載の半導体装置の形成方法。
  4. 前記第1のパターンまたは前記第3のパターンを、前記半導体ウエハ上の金属膜上に刻印することを特徴とする請求項２記載の半導体装置の形成方法。
  5. 前記第1のパターンまたは前記第3のパターンを、前記半導体ウエハ上に蒸着もしくはスパッタを施し、リフトオフを行って形成する事を特徴とする請求項２記載の半導体装置の形成方法。
  6. 前記第1のパターンまたは前記第3のパターンを、前記半導体ウエハ上に蒸着もしくはスパッタを施し、パターン以外の該蒸着膜もしくは該スパッタ膜をエッチングして除去する事を特徴とする請求項２記載の半導体装置の形成方法。
  7. 前記第1のパターンまたは前記第3のパターンを、アラビア数字またはローマ数字とすることを特徴とする請求項２乃至６のいずれかに記載の半導体装置の形成方法。
  8. 前記第2のパターンを、マス目形状とし、前記第3のパターンをドット形状とすることを特徴とした請求項２乃至６のいずれかに記載の半導体装置の形成方法。
JP2005266936A 2005-09-14 2005-09-14 半導体装置の形成方法 Pending JP2007081123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005266936A JP2007081123A (ja) 2005-09-14 2005-09-14 半導体装置の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005266936A JP2007081123A (ja) 2005-09-14 2005-09-14 半導体装置の形成方法

Publications (1)

Publication Number Publication Date
JP2007081123A true JP2007081123A (ja) 2007-03-29

Family

ID=37941101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005266936A Pending JP2007081123A (ja) 2005-09-14 2005-09-14 半導体装置の形成方法

Country Status (1)

Country Link
JP (1) JP2007081123A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20082344A1 (it) * 2008-12-30 2010-06-30 St Microelectronics Srl Metodo per indicizzare piastrine comprendenti circuiti integrati
EP2306517A1 (en) 2009-09-30 2011-04-06 STMicroelectronics S.r.l. Indexing of electronic devices using marks distributed on two chips
JP2011082407A (ja) * 2009-10-09 2011-04-21 Fuji Xerox Co Ltd 半導体チップ及びその製造方法
CN103246155A (zh) * 2012-02-09 2013-08-14 无锡华润上华科技有限公司 光刻版以及该光刻版的曝光方法
JP2014216448A (ja) * 2013-04-25 2014-11-17 シャープ株式会社 半導体素子及びその製造方法
US9099480B2 (en) 2009-09-30 2015-08-04 Stmicroelectronics S.R.L. Indexing of electronic devices distributed on different chips
JP2018134759A (ja) * 2017-02-20 2018-08-30 株式会社沖データ 半導体チップ、発光素子ヘッド、画像形成装置及び発光素子ヘッド製造システム
CN110993586A (zh) * 2018-10-02 2020-04-10 三星电子株式会社 半导体封装件

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20082344A1 (it) * 2008-12-30 2010-06-30 St Microelectronics Srl Metodo per indicizzare piastrine comprendenti circuiti integrati
EP2204849A1 (en) 2008-12-30 2010-07-07 STMicroelectronics Srl Method for indexing dice comprising integrated circuits
US8785930B2 (en) 2008-12-30 2014-07-22 Stmicroelectronics S.R.L. Method for indexing dies comprising integrated circuits
US9177878B2 (en) 2008-12-30 2015-11-03 Stmicroelectronics S.R.L. Method for indexing dies comprising integrated circuits
EP2306517A1 (en) 2009-09-30 2011-04-06 STMicroelectronics S.r.l. Indexing of electronic devices using marks distributed on two chips
US9099480B2 (en) 2009-09-30 2015-08-04 Stmicroelectronics S.R.L. Indexing of electronic devices distributed on different chips
US10109590B2 (en) 2009-09-30 2018-10-23 Stmicroelectronics S.R.L. Indexing of electronic devices distributed on different chips
JP2011082407A (ja) * 2009-10-09 2011-04-21 Fuji Xerox Co Ltd 半導体チップ及びその製造方法
CN103246155A (zh) * 2012-02-09 2013-08-14 无锡华润上华科技有限公司 光刻版以及该光刻版的曝光方法
JP2014216448A (ja) * 2013-04-25 2014-11-17 シャープ株式会社 半導体素子及びその製造方法
JP2018134759A (ja) * 2017-02-20 2018-08-30 株式会社沖データ 半導体チップ、発光素子ヘッド、画像形成装置及び発光素子ヘッド製造システム
CN110993586A (zh) * 2018-10-02 2020-04-10 三星电子株式会社 半导体封装件

Similar Documents

Publication Publication Date Title
US8754538B2 (en) Semiconductor chip including identifying marks
JP2007081123A (ja) 半導体装置の形成方法
JP2008294353A (ja) 描画方法及び荷電粒子ビーム描画装置
JP2007103851A (ja) 半導体装置の製造方法および半導体ウエハ
KR20060048815A (ko) 투영 노광장치 및 인쇄회로기판의 투영 노광방법
US6924090B2 (en) Method of recording identifier and set of photomasks
US6897010B2 (en) Method of recording identifier and set of photomasks
US6908830B2 (en) Method for printing marks on the edges of wafers
JP2002075817A (ja) ウエハ識別情報記入方法ならびにウエハ識別情報記入用露光方法および装置
CN104865789A (zh) 掩模版和光刻方法
JP4268951B2 (ja) ウェハにおける識別情報記入方法
JP2007287989A (ja) 半導体装置の製造方法
CN113632213A (zh) 对半导体器件进行裸片级唯一认证和序列化的方法
US7749690B2 (en) Die identification systems and methods
TWI553705B (zh) 利用無光罩製程形成半導體結構之方法
JP3461823B2 (ja) 識別情報記録方法およびフォトマスクセット
JP4325206B2 (ja) 識別情報記録方法
CN114167681A (zh) 缺陷检测方法、掩膜版制作方法及半导体结构形成方法
JP2004086097A (ja) 半導体装置用フォトマスク及びフォトマスクを用いた半導体装置の製造方法
US20030039928A1 (en) Multiple purpose reticle layout for selective printing of test circuits
JP2010113195A (ja) 露光用マスク及び半導体装置の製造方法
JP2005283609A (ja) 縮小投影露光装置用レチクル
JPH10261559A (ja) 半導体装置の製造方法および露光装置
JP5447456B2 (ja) 識別情報記録方法
JP2019184742A (ja) 半導体素子の製造方法、および半導体素子