KR102372445B1 - 반도체 웨이퍼 - Google Patents

Abstract

(과제) 다품종을 면부착한 반도체 웨이퍼로, 동일한 칩 사이즈의 이품종을 용이하게 식별할 수 있는 반도체 웨이퍼를 제공한다.
(해결 수단) 반도체 웨이퍼의 외주에는 제외 영역 (7) 이 형성되고 그 내측은 품종이 상이한 영역 A, B, C, D 로 구분된다. 반도체 칩 영역 A, B, C, D 는 경계 (22, 23, 24) 로 나누어지고, 경계 (21, 22, 23, 24) 의 양단 근방에는 마크 칩 (1, 2, 3, 4) 이 배치되어 있다.

Description

반도체 웨이퍼{SEMICONDUCTOR WAFER}

본 발명은 반도체 웨이퍼, 특히 2 종류 이상의 반도체 칩을 형성한 반도체 웨이퍼에 관한 것이다.

지금까지 1 장의 반도체 웨이퍼에 1 품종의 반도체 칩이 형성되는 것이 통상적이었다. 그러나, 반도체 웨이퍼의 대 (大) 구경화에 수반하여 웨이퍼 1 장으로부터의 수율은 비약적으로 향상되어, 면적이 1 ㎟ 인 반도체 칩을 8 인치의 반도체 웨이퍼에 형성하면, 2만개 이상이나 제조되게 된다. 생산 요구 수량이 1만개에 미치지 않는 품종이면, 나머지 반도체 칩은 불필요한 재고가 될 수도 있어, 모처럼의 대구경화의 혜택을 받을 수 없다. 이 과제의 해소를 위해서, 1 장의 반도체 웨이퍼에 복수의 품종을 형성한다는 수단이 취해진다.

특허문헌 1 에는, 칩 사이즈가 상이한 다른 품종의 반도체 칩을 간격이 상이한 스크라이브선으로 구분한다는 반도체 웨이퍼의 제조 방법이 개시되어 있다.

일본 공개특허공보 평5-13570호

상기와 같이, 칩 사이즈가 상이한 다른 품종이 형성되어 있으면, 각각의 품종을 식별하는 것은 용이하다. 그러나, 칩 사이즈가 동일하면서도 상이한 품종이었을 경우, 외관 검사 공정에 있어서의 육안 검사나 현미경 검사에 의해 상이한 품종의 경계를 찾아내는 것은 곤란하다. 또, 프로빙 검사 공정 등에 있어서도 이품종의 기점을 알기 어려워, 작업에 시간이 걸리는 경우도 있었다.

본 발명은, 동일한 칩 사이즈의 이품종을 용이하게 식별할 수 있는 반도체 웨이퍼의 제공을 목적으로 하는 것이다.

상기 과제의 해결을 위해서, 본 발명에서는 이하의 수단을 사용하였다.

먼저, 상기 반도체 웨이퍼의 외주에 형성한 제외 영역과, 상기 제외 영역의 내측에 복수의 품종의 반도체 칩 영역을 형성한 반도체 웨이퍼에 있어서, 상기 반도체 칩 영역의 상단에 있고 상기 제외 영역과 접하는 기점 칩과, 상기 기점 칩과 인접하는 마크 칩을 갖는 것을 특징으로 하는 반도체 웨이퍼로 하였다.

또, 상기 마크 칩이, 상기 상단의 양측에 배치되어 있는 것을 특징으로 하는 반도체 웨이퍼로 하였다.

또, 상기 마크 칩은, 품종 식별 정보와, 로트 번호와 웨이퍼 번호와 웨이퍼내 배치를 식별 가능한 어드레스 정보를 갖는 것을 특징으로 하는 반도체 웨이퍼로 하였다.

또, 상기 마크 칩의 표면에는, 식별 가능한 문자 또는 기호가 붙여져 있는 것을 특징으로 하는 반도체 웨이퍼로 하였다.

또, 상기 마크 칩은, 복수의 퓨즈를 갖고, 상기 퓨즈의 일부가 절단되어 있는 것을 특징으로 하는 반도체 웨이퍼로 하였다.

상기 수단을 사용함으로써, 외관 검사 공정이나 프로빙 검사 공정에 있어서, 반도체 웨이퍼에 형성된 상이한 품종을 용이하게 식별하는 것이 가능해졌다. 또, 상이한 품종의 경계에서 웨이퍼를 분할해도 로트 번호, 웨이퍼 번호, 웨이퍼 내 위치의 추적이 용이해졌다.

도 1 은, 본 발명의 반도체 웨이퍼의 제 1 본 실시예를 나타내는 도면.
도 2 는, 도 1 에 있어서의 동그랗게 둘러싼 영역의 확대도.
도 3 은, 본 발명의 반도체 웨이퍼의 제 2 본 실시예를 나타내는 도면.
도 4 는, 본 발명의 반도체 웨이퍼의 제 3 본 실시예를 나타내는 도면.

본 발명에 관련된 반도체 웨이퍼의 실시형태에 대해, 도면을 이용해서 설명한다.

[실시예 1]

도 1 은, 본 발명의 반도체 웨이퍼의 제 1 실시예를 나타내는 도면이다. 1 장의 반도체 웨이퍼는 반도체 칩 영역 A, B, C, D 로 구분되며, 상이한 품종이 형성되어 있다. 반도체 칩 영역 A, B, C, D 는 경계 (22, 23, 24) 로 나누어져 있지만, 그들은 동일한 폭의 스크라이브 라인으로 이루어져, 각 영역 내의 스크라이브 라인과 아무런 차이는 없다. 경계 (21) 는 반도체 칩 영역 (A) 와 오리엔테이션 플랫측의 제외 영역 (7) 의 경계이다. 경계 (21, 22, 23, 24) 의 좌측단의 근방에는 마크 칩 (1, 2, 3, 4) 이 배치되어 있다.

도 2 는, 도 1 에 있어서의 동그랗게 둘러싼 영역의 확대도이다.

반도체 웨이퍼의 전체면에는 동일한 칩 사이즈를 갖는 반도체 칩이 면부착되어 있다. 그리고, 그 외주나 오리엔테이션 플랫 부근은 제외 영역 (7) 이 되고, 그 영역에 면부착된 반도체 칩은, 외관상 이상이 없어도 측정되는 경우는 없다. 반도체 웨이퍼의 외주나 오리엔테이션 플랫 부근은 반도체 제조 장치의 클램프 등이 접촉하여 정상적인 처리가 되지 않는 경우가 있기 때문에, 이와 같은 제외 영역을 형성하고 있다. X 축 방향의 경계 (21) 는 제외 영역 (7) 과 반도체 칩 영역 (A) 를 X 축 방향에서 나누는 것으로, 반도체 칩을 나누는 스크라이브 라인과 중첩된다. 반도체 칩 영역 (A) 의 좌측 상단의 반도체 칩을 기점 칩 (6) 으로 하고, 이 기점 칩 (6) 의 좌측에는 마크 칩 (8) 이 형성되어 있다.

마크 칩 (8) 은 제외 영역 (7) 에 속하여 측정 대상이 되지 않는 영역의 칩이다. 도면에 나타내는 바와 같이, 마크 칩은, 예를 들어 5 개의 칩으로 이루어지고, 품종의 식별을 위해서 개개의 칩의 표면에는 영숫자 문자나 기호에 의한 육안으로 볼 수 있는 식별 마크가 부여되어 있다. 식별 마크는 마스크나 레이저를 이용하여 붙일 수 있다. 이와 같은 구성으로 함으로써, 외관 검사 공정이나 프로빙 검사 공정에 있어서, 마크 칩 표면의 문자나 기호를 판독함으로써 반도체 칩 영역 (A) 에 면부착된 품종과 기점 칩 (6) 을 식별하는 것이 가능해진다.

마크 칩은 도 1 에 나타내는 바와 같이, 각 경계의 양측에 형성하는 것도 가능하여, 우측단의 제외 영역 (7) 에 마크 칩 (8) 을 형성하면 된다.

[실시예 2]

도 3 은, 본 발명의 반도체 웨이퍼의 제 2 실시예를 나타내는 도면이다. 마크 칩 내에 퓨즈를 구비하고, 그 퓨즈의 절단 유무를 이용한 2 진법의 식별 마크의 예이다. 도 3 에 있어서는, 퓨즈 영역에는 10 개의 퓨즈가 있으며, 모든 퓨즈를 제품 코드에 할당해도 되고, 도면과 같이, 제품 코드 (10) 와 영역 코드 (11) 로 나누어도 된다. 제품 코드 (10) 에는 품종의 식별을 위한 정보가 포함되고, 영역 코드 (11) 에는 로트 번호나 웨이퍼 번호나 웨이퍼 내 위치의 식별을 위한 어드레스 정보가 포함되어 있다. 통상, 1 장의 웨이퍼에 복수의 품종을 형성한 경우, 웨이퍼는 품종별로 웨이퍼편으로 절단되면, 그 로트 번호, 웨이퍼 번호, 웨이퍼 내 위치를 알 수 없게 되지만, 절단된 웨이퍼편이라도 로트 번호, 웨이퍼 번호, 웨이퍼 내 위치를 추적할 수 있도록 하는 것이 영역 코드의 역할이다. 도 2 와 같은 마크 칩이라도 그 안에 품종 정보뿐만 아니라, 로트 번호, 웨이퍼 번호, 웨이퍼 내 위치 정보를 추가하는 것은 중요하며, 그 경우에는 마크 칩의 점유 영역을 크게 하지 않도록, 1 칩에 복수의 문자나 기호를 기재하는 등의 연구가 필요하다.

[실시예 3]

도 4 는, 본 발명에 관련된 반도체 웨이퍼의 제 3 실시예를 나타내는 도면이다.

도 2 와의 차이는, 모든 행에 마크 칩 (8) 을 배치한 점이다. 마크 칩 (8) 의 각각에는 품종 번호가 아니라, 101A, 102A, 103A 와 같이 연속되는 번호가 붙여져 있다. 반도체 웨이퍼 상의 반도체 칩은 공정 도중까지는 완전히 동일한 공정으로 처리되고, 어느 공정 도중에서부터 상이한 처리가 실시되어 상이한 품종으로 되는 것이 있다. 이와 같이 공정 맨 처음부터 품종이나 수량이 고정되어 있지 않고, 공정이 진행되고 나서 상이한 품종으로 하는 경우에는, 도 4 와 같은 마크 칩의 배치가 유효하다.

품종과 수량이 정해진 시점에서, 반도체 웨이퍼 상에 복수의 품종을 기점 칩 (6) 으로 형성하지만, 그 때의 각 품종의 기점 칩 (6) 의 옆에 배치된 마크 칩 (8) 의 번호나 기호를 판독하여, 그 판독 정보를 다음 공정 이후에서 공유함으로써 각 품종의 기점 칩이 어느 것인지를 용이하게 알 수 있다. 예를 들어, 다음의 외관 검사 공정이나 프로빙 검사 공정에 있어서, 앞의 판독 정보에 의지하여 각 품종의 기점 칩을 찾아내는 것이 용이해져, 작업에 걸리는 시간을 단축시키는 것이 가능하다.

도 4 에서는, 표면에 영숫자 문자나 기호에 의한 육안으로 볼 수 있는 식별 마크를 붙인 마크 칩 (8) 을 예로 설명하였지만, 이 대신에 도 3 과 도 4 의 실시예를 조합하여, 퓨즈를 구비한 마크 칩을 반도체 웨이퍼의 외주에 배치하는 것이어도 상관없다.

다품종 소량 생산에 대응하기 위해, 1 장의 기판 상에, 복수의 제품을 다면부착할 수 있는 전자 부품 등의 제조에 이용 가능하다.

1 : 반도체 칩 영역 A 용의 마크 칩
2 : 반도체 칩 영역 B 용의 마크 칩
3 : 반도체 칩 영역 C 용의 마크 칩
4 : 반도체 칩 영역 D 용의 마크 칩
5 : 반도체 칩 영역 A 의 반도체 칩
6 : 기점 칩
7 : 제외 영역
8 : 마크 칩
10 : 제품 코드
11 : 영역 코드
21 : 제외 영역과 반도체 칩 영역 A 의 경계
22 : 반도체 칩 영역 A 와 반도체 칩 영역 B 의 경계
23 : 반도체 칩 영역 B 와 반도체 칩 영역 C 의 경계
24 : 반도체 칩 영역 C 와 반도체 칩 영역 D 의 경계
A : 반도체 칩 영역 A
B : 반도체 칩 영역 B
C : 반도체 칩 영역 C
D : 반도체 칩 영역 D

Claims (5)

1. 외주에 형성한 제외 영역과, 상기 제외 영역의 내측에, 각각 품종이 상이한 복수의 반도체 칩 영역을 형성한 반도체 웨이퍼로서,
   상기 복수의 반도체 칩 영역에 각각 배치된, 동일 사이즈를 갖는 반도체 칩과,
   오리엔테이션 플랫측을 위로 하여, 상기 복수의 반도체 칩 영역의 각각의 상단에 있고 상기 제외 영역과 접하는, 상기 반도체 칩과 동일한 사이즈를 갖는 기점 칩과,
   상기 기점 칩의 제외 영역측에 인접하는, 상기 반도체 칩을 복수 옆으로 나열한 사이즈를 갖는 마크 칩을 갖고,
   상기 마크 칩의 표면에는, 상기 복수의 반도체 칩 영역의 각각에 대응하는 품종 식별 마크가 부여되어 있는 것을 특징으로 하는 반도체 웨이퍼.
2. 제 1 항에 있어서,
   상기 마크 칩은, 상기 각각의 상단의 양측에 배치되어 있는 것을 특징으로 하는 반도체 웨이퍼.
3. 제 1 항에 있어서,
   상기 마크 칩은, 품종 식별 정보와, 로트 번호 및 웨이퍼 번호 및 웨이퍼 내 배치를 식별 가능한 어드레스 정보를 갖는 것을 특징으로 하는 반도체 웨이퍼.
4. 제 3 항에 있어서,
   상기 마크 칩의 표면에는, 식별 가능한 문자 또는 기호가 붙여져 있는 것을 특징으로 하는 반도체 웨이퍼.
5. 제 3 항에 있어서,
   상기 마크 칩은, 복수의 퓨즈를 갖고, 상기 복수의 퓨즈의 일부를 절단함으로써 상기 품종 식별 정보 및 상기 어드레스 정보를 기록하는 것을 특징으로 하는 반도체 웨이퍼.

Images