JPH0384944A - 半導体検査装置及び検査方法 - Google Patents

半導体検査装置及び検査方法

Info

Publication number
JPH0384944A
JPH0384944A JP1222466A JP22246689A JPH0384944A JP H0384944 A JPH0384944 A JP H0384944A JP 1222466 A JP1222466 A JP 1222466A JP 22246689 A JP22246689 A JP 22246689A JP H0384944 A JPH0384944 A JP H0384944A
Authority
JP
Japan
Prior art keywords
test
measurement stage
semiconductor device
inspected
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1222466A
Other languages
English (en)
Other versions
JP2652711B2 (ja
Inventor
Keiichi Yokota
横田 敬一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP1222466A priority Critical patent/JP2652711B2/ja
Publication of JPH0384944A publication Critical patent/JPH0384944A/ja
Application granted granted Critical
Publication of JP2652711B2 publication Critical patent/JP2652711B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、半導体検査装置及び検査方法に関Cる。
【従来の技術】
例えばパッケージされた半導体チップ等の半導体デバイ
スのそれぞれの電気的検査を行う半導体検査装置におい
ては、被検査半導体デバイスは次のように移送される。 すなわち、複数個の半導体デバイスがマトリックス状に
収納されたトレイから1個づつ半導体デバイスを取り出
し、それをロードテーブルに載置する。次に、半導体デ
バイスをロードテーブルから測定用ステージに移す。こ
のとき、同時に測定用ステージ上にあった検査済み半導
体デバイスはアンロードテーブルに移す。測定用ステー
ジに移された未検査半導体デバイスに対しては測定用ス
テージで微調位置合わせ(ファインアライメント)が行
われる。この位置合わせが完了した測定用ステージは、
テストヘッドの下方まで移動される。 そして、テストヘッドと半導体デバイスの各端子との電
気的接続が行われて、テストヘッドからテスト信号を半
導体デバイスに供給し、また、半導体デバイスからの出
力信号をテストヘッドが受け、検査を行う。 検査が終了すると、測定用ステージは次の半導体デバイ
スの受は渡し位置まで戻り、検査済み半導体デバイスを
アンロードテーブルに移すと同時に次の半導体デバイス
を測定用ステージに移す。 測定用ステージは以下同様に動く。 アンロードテーブルに移された半導体デバイスは不良品
は除去し、良品のみをトレイに収納する。
【発明が解決しようとする課題】
以上のように、従来の半導体検査装置は、半導体デバイ
スをロードテーブルに移送した後は、測定用ステージに
おける1個前の半導体デバイスのテストが終了して、測
定用ステージが半導体デバイスのロード・アンロード位
置まで戻ってくるまで、待機していなければならない。 そして、測定用ステージがロード・アンロード位置に戻
ってきたら、測定用ステージ上の検査済み半導体デバイ
スはアンロードすると共に、測定用ステージに次の半導
体デバイスを載置し、その後、その半導体デバイスにつ
いて、プリアライメントを行ってロードテーブルから測
定用ステージに移し、さらに、ファインアライメントを
行い、その後、テスト位置に測定用ステージを移送して
、テストを行うようにしなければならない。 このように、測定用ステージは、前の半導体デバイスの
テスト終了後、次の半導体デバイスを受は取った後に、
プリアライメント、ロードテーブルから測定用ステージ
への移送、ファインアライメントを行わなければならず
、スルーブツトが悪い欠点があった。 この発明は、以上の点に鑑み、スルーブツトの向上を図
ることができる半導体検査装置及び検査方法を提供しよ
うとするものである。
【課題を解決するための手段】
この発明は、測定用ステージを被検査体のロード・アン
ロード位置からテスト位置に移動してテストを行なう半
導体検査装置において、上記テスト位置に、ガイド部材
に収納された被検査体をホールドするホールド手段を設
け、テスト時には、このホールド手段により上記ガイド
部材に取り付けられた被検査体をホールドした状態にお
いてテストを行ない、測定用ステージは次の被検査体の
ロードが可能となるようにしたことを特徴とする。 また、この発明の検査方法においては、テスト位置に設
けた被検査体のホールド手段によりホールドした状態に
おいてテストを行なうようにすると共に、 測定用ステージに未検査被検査体を載置した後、この測
定用ステージを上記テスト位置に移動し、上記ホールド
手段に保持されてテストが終了した検査済み被検査体を
上記測定用ステージに載置し、その後、この測定用ステ
ージの未検査被検査体を上記ホールド手段にホールドさ
せてテストを行ない、その後、測定用ステージはアンロ
ード位置に移動して、検査済被検査体をアンロードした
後、測定用ステージに次の未検査被検査体を載置し、そ
の後は上記工程を繰り返すようにする。
【作用】
この発明においては、測定用ステージをテスト位置に移
動し、このテスト位置に設けられる被検査体のホールド
手段によりホールドさせ、このホールド状態でテストを
行う。したがって、ホールドした後は、測定用ステージ
はテスト位置にある必要はなく、測定用ステージは被検
査体のロード・アンロード位置に戻して、次の被検査体
をこの測定用ステージにロードし、プリアライメントさ
らにはファインアライメントを行っておくことができ、
前の被検査体の検査終了時には即座に次の被検査体のテ
ストを実行することが可能になり、スループットが向上
する。
【実施例】
第1図はこの発明による半導体検査装置の一実施例を上
から見た図、第2図はその要部の側面図である。 この例の装置は、ローダ系1と、測定ステージ系2とか
ら構成されており、これらは防振機構を有する複数の接
続部材3によって接続されている。 ローダ系1は、複数個の半導体デバイスCを収納可能な
トレイTから未検査半導体デバイスを1個づつ取り出し
、また、検査終了した半導体デバイスを空きトレイTに
順次収納するものである。 このローダ系1には、センダー機構4、レシーバ機構5
、トレイバッファ機構6、デバイス搬入機構7、デバイ
ス搬出機構8、トレイ移送機構9、ロードテーブル10
、アンロードテーブル11、デバイスダブル移送機構1
−2とが設けられている。 このローダ系1において、センダー機構4は、複数個の
未検査半導体デバイスを例えばマトリクス状に収納する
トレイTを複数枚、積層するようにして収容する。この
センダー機構4は、上下方向に昇降自在とされている。 レシーバ機構5は、複数個の検査済半導体デバイスをマ
トリクス状に収納したトレイTを複数枚、積層するよう
にして収容する。このレシーバ機構5も昇降自在に構成
されている。 デバイス搬入機構7は、センダー機構4の一番上のトレ
イTから1個づつ半導体デバイスCをロードテーブル1
0に移送するものである。このため、デバイス搬入機構
7は、センダー機構4の上方においてY方向に伸びた搬
送腕71がX−Zステージ72にX方向及びY方向に移
動可能に取り付けられるとともに、搬送腕71に半導体
デバイスCの吸着保持部73が、この搬送腕71に沿っ
てY方向に移動可能となるように取り付けられて構成さ
れている。 X−zステージ72は、例えばLMガイドとボールねじ
、又はタイミングベルト等で構成される。 吸着保持部73は、先端が例えばゴム性の吸着体になっ
ていて、真空吸着することにより半導体デバイスCをト
レイTから取り出し、これを保持してロードテーブル1
0まで移送するようにするものである。 デバイス搬出機構8は、アンロードテーブル11上の検
査済み半導体デバイスをレシーバ機構5のトレイTに移
送するもので、デバイス搬送機構7と全く同様の構成で
ある。すなわち、レシーバ機構5の上方においてY方向
に伸びた搬送腕81が、X−zステージ82にX方向及
び2方向に移動可能に取り付けられる。そして、搬送腕
81に対してY方向に移動可能に取り付けられた吸着保
持部83によりアンロードテーブル11上に載置される
検査済み半導体デバイスCを真空吸着して保持し、レシ
ーバ機構5の一番上のトレイTの空いている場所に移送
して収める。 トレイ移送機構9は、センダー機構4、レシーバ機構5
、トレイバッファ機構6の上方において、Y方向に跨が
るように伸びる基台14に対して、丁度、トレイ上方に
おいてX方向に伸びる搬送腕91がY方向及び2方向に
移動可能に取り付けられる。そして、このトレイ移送機
構9の搬送腕91には、トレイTを真空吸着して保持し
て移送するため4個の吸着保持部92が設けられている
。 このトレイ移送機構9は、センダー機構4の一番上のト
レイTの半導体デバイスCが全て搬送されて空きトレイ
となった時、これを真空吸着保持してレシーバ機構5に
移送する。レシーバ機構5の一番上のトレイTに未だ半
導体デバイスの収納余地があるときは、トレイ移送機構
9はトレイを保持した状態で待つ。しかし、その間にセ
ンダー機構4の次のトレイが空きになったときは、トレ
イ移送機構9に保持したトレイを、バッファトレイ機構
6に一旦収納しておき、センダー機構4の空きトレイを
吸着して移送する。 さらに、デバイスダブル移送機構12は、基台14に対
してY方向及びZ方向に移送可能に取り付けられている
。そして、このデバイスダブル移送機構12には、真空
吸着により半導体デバイスを吸着して保持する2個の吸
着保持部15.16が、Y方向に距離dだけ隔てて取り
付けられる。 なお、ロードテーブル10の上方には、プリアライメン
ト(粗位置合わせ)用画像認識装置17が設けられてい
る。また、デバイス搬送機構8のデバイス搬送経路の途
中の下方には、検査の結果、不良品とされたデバイスを
収容するための不良デバイス収納箱18が設けられてい
る。 次に、測定ステージ系2は測定用ステージ21を有し、
この測定用ステージ21でローダ系1からの未検査半導
体デバイスを受け、その位置合わせ(ファインアライメ
ント)を行った後、テストヘッド位aまでilll周定
テージ21を移動させ、検査を行い、検査終了した半導
体デバイスをローダ系1に測定用ステージ21から受は
渡すようにするものである。 この測定ステージ系2においては、測定用ステージ21
は、第2図及び第3図に示すように、X方向に並ぶ2個
の載置台22及び23を有する。 そして、これら載置台22,23を同時にX方向及びY
方向に移動させる移動機構24を備えている。また、各
載置台22,23をそれぞれ独立にθ(X、Y平面上に
おける回転)方向に回転させる回転機構(図示せず)を
も備えている。 そして、この測定用ステージ21の、図中X方向の移動
空間において、第1図で、−点鎖線で示す位置P1は、
半導体デバイスのロード・アンロード位置であり、点線
で示す位置P2は、ファインアライメント位置であり、
実線で示す位置P3は、その上方にテストヘッドが載せ
られるテスト位置である。 そして、測定用ステージ21のファインアライメント位
置P2の上方には、ファインアライメント用の画像認識
装置30が設けられる。 また、測定用ステージ21のテスト位置P3の上方には
、第2図に示すように、検査装置本体のヘッドプレート
31が設けられている。図示しないが、ヘッドプレート
31の上にはテストヘッド32のインターフェイスポー
ドと例えばポゴピン等により弾性的に接続されるコンタ
クトボード33が設けられ、また、コンタクトボード3
3の下方には、インサートリングにカードソケット34
が取り付けられ、このカードソケット34にプローブカ
ード35が取り付けられている。36はプローブ針であ
る。 また、第3図に示すように、載置台22,23には、そ
れぞれこれら載置台22.23を貫通して昇降するビン
25.26が設けられる。これらのビン25.26は、
図示しない昇降機構により、それぞれ独立に昇降させら
れる。これらのビン25.26は、後述するように、半
導体デバイスCをテスト位置において、載置台22,2
3より上方に持ち上げるためのものである。 そして、第4図に示すように、テスト位置P3のY方向
の側部には、Y方向に延長し、先端がビン25又は26
を避けて半導体デバイスCの下方に挿入可能な形状とさ
れたデバイスホールドアーム37が設けられている。こ
のデバイスホールドアーム37は、昇降及び移動機構3
8によってY方向及び2方向に移動可能とされている。 このデバイスホールドアー ム37は、通常は、測定用
ステージ21の移動位置を避けた位置にあり、測定用ス
テージ21がテスト位置P3に移動し、ビン25又は2
6が第4図で点線で示すように上昇したとき、昇降及び
移動機構38によりY方向に移動して、アーム37の先
端が載置台22又は23と半導体デバイスCの間に差し
込むことが可能とされている。したがって、この状態で
、ビン25又は26が降下すると、半導体デバイスCは
、アーム37の上に載るので、アーム37を上昇させ、
プローブカード34のプローブ針が35が、図示のよう
に半導体デバイスCの各端子に接触する位置でアーム3
7は上昇を停止する。したがって、ホールドアーム37
で保持した状態でテストヘッド31によって半導体デバ
イスのテストを行なうことができ、測定用ステージ21
はテスト位置にある必要はない。 次に、以上のように構成した半導体検査装置を用いて、
テストを行う場合の動作について説明する。 先ず、センダー機構4には、複数個の半導体デバイスC
がマトリクス状に並べられた複数枚のトレイTが積層さ
れて置かれる。一方、レシーバ機構5には、最初は空の
トレイTが1枚置かれる。 この状態で、デバイス搬入機構7において、その吸着保
持部73をセンダー機構4の一番上のトレイTの1個の
半導体デバイス位置に移動させ、そして、その半導体デ
バイスを吸着保持し、X−2ステージ72によってその
半導体デバイスをロードテーブル10に移送する。 そして、このロードテーブル10の位置において、画像
認識装置17によりその位置が認識される。そして、測
定用ステージ21がロード・アンロード位置P1に来る
のを待って、その画像認識情報に基づいて測定用ステー
ジ21を回転機構及び移動機構24を用いてプリアライ
メントする。 ここで、ロードテーブル10に載置されている半導体デ
バイスが一番最初の半導体デバイスであるときは、測定
用ステージ21の2つの載置台22.23は共に空いて
いるので、載置台22又は載置台23のいずれか、例え
ば載置台22がロード・アンロード位置P1に来るよう
に測定用ステージ21の位置は制御される。そして、そ
の載置台22に対しプリアライメントが行なわれること
になる。 プリアライメントが完了すると、デバイスダブル移送機
構12の吸着保持部15をロードテーブル10の位置に
移動し、ロードテーブル10に載置されている半導体デ
バイスを吸着保持する。しかる後、移送機構12をY方
向に移送し、1番目の未検査半導体デバイスを測定用ス
テージ21の載置台22上に載置する。 その後、測定用ステージ21の載置台22上の半導体デ
バイスは、ファインアライメント位置P2に移動し、画
像認識装置30による半導体デバイスの位置情報に基づ
いて回転機構及び移動機構24によりテスト位置P3に
おいて、正しくプローブ針35が半導体デバイスCの端
子に接触するようにファインアライメントする。このフ
ァインアライメントが終了すると、測定用ステージ21
の載置台22をテスト位置P3に移送する。そして、昇
降機構によりピン25を上昇させ、半導体デバイスを持
ち上げる。そして、昇降及び移動機構38によりデバイ
スホールドアーム37をY方向に移送し、その先端を半
導体デバイスの下方に差し込む。その後、ビン25を降
下させ、半導体デバイスを、デバイスホールドアーム3
7上に載せる。しかる後、デバイスホールドアーム37
を、昇降及び移動機構38により2方向に上昇させ、プ
ローブカード34のプローブ針35が、半導体デバイス
Cの各端子に接触する位置でアーム37の上昇を停止し
、その状態を保持する。そして、この状態でテストヘッ
ド32によって半導体デバイスのテストを開始する。 測定用ステージ21は、デバイスホールドアーム37に
よって、1番目の半導体デバイスがテスト位置に保持さ
れた後は、ロード・アンロード位置P1に戻る。このと
き、測定用ステージ21は、載置台22がロード・アン
ロード位1tP1になるように制御される。 この測定用ステージ21の移動の間に、ロードテーブル
10には、搬入機構7によって、センダー機構4の一番
上のトレイTがら2番目の半導体デバイスが搬送されて
いる。そこで、このロードテーブル10上の半導体デバ
イスに対して、プリアライメントを行なう。 そして、プリアライメントが終了したら、デバイスダブ
ル移送機構12の吸着保持部15によって、2番目の未
検査半導体デバイスを測定用ステージ21の載置台22
上に移送して、載置する。 その後、測定用ステージ21の載置台22上の、この2
番目の半導体デバイスは、ファインアライメント位置P
2に移動し、前述と同様にして、画像認識装置30によ
る半導体デバイスの位置情報に基づいてファインアライ
メントが行われる。ファインアライメントが終了すると
、測定用ステージ21をX方向にさらに移動し、測定用
ステージ21の、半導体デバイスが載置されていない載
置台23がテスト位置P3になるようにする。 そして、1番目の半導体デバイスのテストが終了すると
、デバイスホールドアーム37を昇降及び移動機構38
により、降下させ、載置台23上で停止する。その後、
昇降機構によりビン26を上昇させて、半導体デバイス
を持ち上げ、検査済み半導体デバイスをデバイスホール
ドアーム37からビン26上に移す。デバイスホールド
アーム37は、その後、昇降及び移動機構38によりY
方向に引っ込む。そして、ビン26は降下させ、検査済
み半導体デバイスを載置台23上に載置する。 しかる後、測定用ステージ21は、ざらにX方向に移動
し、載置台22上の2番目の半導体デバイスがテスト位
置P3に来るようにする。そして、前述と同様にして、
昇降機構により、ビン25を上昇させると共に、昇降及
び移動機構38によりデバイスホールドアーム37をY
方向に移送し、その先端を半導体デバイスの下方に差し
込み、ビン25を降下させ、半導体デバイスを、デバイ
スホールドアーム37上に載せる。そして、デバイスホ
ールドアーム37を、昇降及び移動機構38により2方
向に上昇させ、プローブカード34のプローブ針35が
、半導体デバイスの各端子に接触する位置でアーム37
の上昇を停止し、その状態を保持し、この状態でテスト
ヘッド32によって、この2番目の半導体デバイスのテ
ストを開始する。 測定用ステージ21は、デバイスホールドアーム37に
よって、半導体デバイスがテスト位置に保持された後は
、再び、ロード・アンロード位置P1に戻る。このとき
、測定用ステージ21の載置台23上には、検査済み半
導体デバイスが載置されている載置台23がロード・ア
ンロード位置P1になるように制御される。 この測定用ステージ21の移動の間に、ロードテーブル
10には、搬入機構7によって、センダー機構4の一番
上のトレイTから3番目の半導体デバイスが搬送されて
いるので、この半導体デバイスに対しプリアライメント
を行う。 そして、プリアライメントが終了したら、デバイスダブ
ル移送機構12の吸着保持部15をロードテーブル10
の位置に、吸着保持部16を測定用ステージ21の位置
に移動し、それぞれロードテーブル10及び測定用ステ
ージ21の載置台23上に載置されている検査済み半導
体デバイスを同時に吸着保持して搬出する。しかる後、
移送機構12をY方向に移送し、検査済み半導体デバイ
スはアンロードテーブル11上に、未検査半導体デバイ
スは測定用ステージ21の載置台23上に載置する。 その後、測定用ステージ21の載置台23上の3番目の
半導体デバイスは、ファインアライメント位11fP2
に移動し、ファインアライメントを行う。このファイン
アライメントが終了すると、測定用ステージ21を、半
導体デバイスが載置されていない載置台22がテスト位
置P3となるように移送する。 また、その間にアンロードテーブル11に載置されてい
た検査済み半導体デバイスは、搬出機構8によってレシ
ーバ機構5のトレイの空き位置に収める。もっとも、半
導体デバイスが検査の結果、不良品とされたときは、そ
の半導体デバイスは、搬出機構8によってレシーバ機構
5に搬送される途中の不良品箱18に入れられる。 そして、2番目の半導体デバイスのテストが終了すると
、デバイスホールドアーム37が昇降及び移動機構38
により降下し、前述と同様にして、2番目の検査済み半
導体デバイスは、載置台22上に載置される。 しかる後、測定用ステージ21は、X方向に戻され、載
置台23上の3番目の半導体デバイスがテスト位置P3
に来るようにする。そして、前述と同様にして、デバイ
スホールドアーム37によって、この3番目の半導体デ
バイスをテスト位置にホールドする。そして、この状態
でテストヘッド32によって半導体デバイスのテストが
行われる。 測定用ステージ21は、デバイスホールドアーム37に
よって、3番目の半導体デバイスがテスト位置に保持さ
れた後は、ロード・アンロード位置P1に戻る。このと
き、測定用ステージ21は、検査済み半導体デバイスが
載置されている載置台22がロード・アンロード位置P
1になるように制御される。 この測定用ステージ21の移動の間に、ロードテーブル
10には、搬入機構7によって、センダー機構4の一番
上のトレイTから4番目の半導体デバイスが搬送されて
いるので、この半導体デバイスに対しプリアライメント
を行っておく。 その後、デバイスダブル移送機構12により、それぞれ
ロードテーブル10上の未検査半導体デバイス及び測定
用ステージ21の載置台22上の検査済み半導体デバイ
スを、同時に吸着保持して搬出し、検査済み半導体デバ
イスはアンロードテーブル11上に、未検査半導体デバ
イスは測定用ステージ21の載置台22上に、それぞれ
移送して載置する。 その後、測定用ステージ21の載置台22上の4番目の
半導体デバイスを、ファインアライメント位置P2に移
動し、ファインアライメントを行い、ファインアライメ
ントが終了すると、測定用ステージ21を、半導体デバ
イスが載置されていない載置台23がテスト位置P3と
なるように移送する。 そして、その間にアンロードテーブル11に載置されて
いた検査済み半導体デバイスは、搬入機構8によってレ
シーバ機構5のトレイの空き位置に収め、また、半導体
デバイスが検査の結果、不良品とされたときは、その半
導体デバイスは、搬出機構81ミよってレシーバ機構5
に搬送される途中の不良品箱18に入れられる。 そして、3番目の半導体デバイスのテストが終了すると
、デバイスホールドアーム37が昇降及び移動機構38
により降下し、前述と同様にして、3番目の検査済み半
導体デバイスは、載置台23上に載置される。 しかる後、測定用ステージ21は、X方向にさらに進み
、載置台22上の4番目の半導体デノくイスがテスト化
jilP3に来るようにする。そして、前述と同様にし
て、デバイスホールドアーム37によって、この4番目
の半導体デバイスをテスト位置にホールドする。そして
、この状態でテストヘッド32によって半導体デバイス
のテストを行なう。 以下同様にして、センダー機構4から1個づつ半導体デ
バイスは、ロードテーブル10に送られ、前述した3番
目と4番目の半導体デバイスについての動作が繰り返さ
れて、71P1定用ステージ21でテストが行なわれ、
アンロードテーブル11を介してレシーバ機構5、ある
いは不良品箱18に収められる。 そして、センダー機構4の一番上のトレイTが空になる
と、トレイ移送機構9はこの空のトレイをセンダー機構
4から搬出する。したがって、今度はセンダー機構4の
2枚目のトレイから半導体チップの搬出がなされること
になる。トレイ移送機構9は、この空のトレイを保持し
、レシーノく機構5の一番上のトレイ・が半導体チップ
で一杯になったらその上に、この空のトレイを乗せる。 不良チップが多く、レシーバ機構5の一番上のトレイが
一杯になる前に、センダー機構4の一番上のトレイが空
になったときは、トレイ移送機構9は、保持していた空
のトレイをトレイバッファ機構6に一旦収納し、センダ
ー機構4の一番上の空のトレイを吸着保持して搬出する
。したがって、不良品が多い場合にも、レシーバ機構5
の一番上のトレイが一杯になるまでセンダー機構4から
の半導体チップの搬出を止めておく必要はなく、テスト
時間のスループットを上げられる。 第5図及び第6図に以上の動作シーケンスのフローチャ
ートを示す。第5図は、測定用ステージ21に対するデ
バイスの搬入、搬出のフローチャートであり、第6図は
、測定用ステージ21の移動及びデバイスのテスト位置
への保持のフローチャートである。 ところで、最近、半導体ICの高密度化・高集積化によ
る狭配線ピッチに対応して、半導体装置ブとパッケージ
のアウターケースとの電気的接続を、ワイヤボンディン
グによらないTAB(Tal)e^utowated 
 Bondlng ;テープ◆オートメイテ’yド・ボ
ンディング)法によって行なうことが提案されている。 すなわち、第7図に示すように、フレキシブルフィルム
からなる四辺形のテープ41を用意する。 このテープ41には、中央部に半導体チップ42(図中
、−点鎖線で示す)を配置するための四辺形の透孔43
が穿かれている。そして、テープ41には、図に示すよ
うなリードパターンが形成されている。すなわち、この
リードパターンは、半導体チップ42と接続するために
透孔43内に一部が突出するようにされたインナーリー
ド44と、アウターケースと接続するためのアウターリ
ード45と、テスト用プローブ針が接触されるテストバ
ッド46とを有している。また、この例の場合、テープ
41には、位置合わせ用のターゲットマーク47が、例
えばエツチングにより形成されている。なお、48はテ
ープ41に穿かれたスプロケット孔である。 そして、インナーリード44に半導体チップ42の配線
パッドが熱圧着などにより接続される(以下これをTA
Bチップと称する)。 この発明は、以上のようなTABチップ40を検査する
検査装置及び検査方法にも適用できる。 この場合、検査装置では、このTABチップの状態で検
査を行なうのであるが、TABチップはテープ41に半
導体チップ42が、リードパターン部分で接続されたも
のであり、このままでは検査装置において搬送するのが
難しい。 そこで、この例では、TABキャリアと称するガイド部
材にTABチップを保持する。そして、TABキャリア
に保持した状態でTABチップの検査装置でのテストを
行なうようにする。 第8図は、TABキャリアの一例で、同図Aはその平面
図、同図BはそのI−1断面図である。 図のTABキャリア100において、101はキャリア
ベースで、これは外形が四角形の、薄い板からなり、そ
の中央部にはTABチップのチップ部分を収納するため
の透孔(あるいは凹部でも可)102が穿かれている。 この例の場合、このキャリアベースは外形が正方形とさ
れ、その−辺の長さが、例えばEIAJ規格の2インチ
に選定されている。 そして、このキャリアベース101の上には各辺に沿っ
て4個のTABホルダー103A、103B、103C
,103Dが設けられる。 キャリアベース101とTABホルダーとを含む厚さd
は、例えば5 mmとされる。 このTABホルダー103A、103B、103C,1
03Dは、それぞれ長辺方向がキャリアベース101の
1辺の長さよりも短く、短辺方向がキャリアベースの縁
から透孔102間での距離よりも短い板からなる。そし
て、キャリアベース101の、TABホルダー103A
〜103Dの下側の、縁からTABホルダーの短辺方向
に約1/3部分は、切り欠き部104A〜104Dとさ
れ、TABホルダー103A〜103Dがこの切り欠き
部104A〜104Dに、第8図Bに示すように(TA
Bホルダー103A参照)、斜めに落ち込むことが可能
なように構成されている。 そして、第9図にも示すように、各TABホルダー10
3A、103B、103C,103Dの下面には、中央
部にコイルバネ105A〜105Dが巻回されていると
共に、長さがTABホルダーの長辺よりも長い丸棒10
6A〜106Dが取り付は部107A〜107D、10
8A〜108Dにより、コイルバネ105A〜105D
がTABホルダー103A〜103Dの長辺方向の中央
に位置するように取り付けられている。この場合、コイ
ルバネ105A〜105Dの一端部は、TABホルダー
103A−103Dの下面に接触しており、TABホル
ダー103A〜103Dを常時上方に押し上げるように
作用する。なお、丸棒106A〜106D及びその取り
付は部107A〜107D、108A〜108Dは、一
体に形成することができる。 そして、取り付は部107A〜107D、108A〜1
08D及びコイルバネ105A〜105Dを切り欠き部
104八〜104D内に配するようにした状態で、丸棒
106A〜106DのTABホルダー103A〜103
Dの長辺方向に突出した部分を、キャリアベース101
に、回転自在に支持して、TABホルダー103A〜1
03Dをキャリアベース101に取り付ける。この状態
では、コイルバネ105A〜105DによりTABホル
ダー103A〜103Dの透孔102側の端部は、キャ
リアベース101側に押し付けられることになる。 そして、TABホルダー103A〜103Dを、コイル
バネ105A〜105Dの弾性力に抗して切り欠き部1
04A〜104D内に落し込むように押すと、TABホ
ルダー103A〜103Dのキャリアベース101の透
孔102側の先端がキャリアベース面から離れる。そこ
で、第8図Aの点線で示すように、TABチップ40を
、このキャリアベース101に設置した後、TABホル
ダー103A〜103Dを元に戻すと、TABチップ4
0は、その4辺の端部がTABホルダー103A〜10
3Dとキャリアベース101との間で挟持され、これに
よりTABチップ40はTABキャリア100に保持さ
れるものである。 また、キャリアベース101の対角位置には高精度に位
置決めされたガイドホール109,110が形成されて
いる。そして、TA・Bチップ40は、そのターゲット
マーク47がガイドホール109.110に対して一定
の位置関係となるように位置合わせして、前述のように
してTABキャリア100に対してセットされる。この
TABキャリア100に対するTABチップ40のセッ
トは、自動的に行うことも可能である。 そして、キャリアベース101の4隅の側部には、後述
するTABキャリア100のラッチ部材のラッチ部の先
端が係合する段部111A〜111Dが形成されている
。 TABチップの検査に当たっては、以上のようにしてT
ABチップ40がセットされたTABキャリア100(
以下、単にTABキャリアという)を前述の半導体デバ
イスと同様に取扱うようにする。 この場合に、テスト位置においてTABキャリアをホー
ルドする手段としては、前述の半導体デバイスと同様に
デバイスホールドアーム37を用いることもできるが、
この例では、第10図及び第11図に示すようなラッチ
装置をホールド手段として用いる。 すなわち、第10図は、この例の場合のテスト位置P3
の、ヘッドプレート31近傍における構成を示し、第1
1図は、これをTABキャリア側から見た図である。第
10図において、201はプローブカード、202はカ
ードソケット、203はソケットホルダーである。また
、204は、ヘッドプレート31上に設けられるコンタ
クトボードである。 カセットホルダー203は、ヘッドプレート31に対し
て、例えばスペーサ(図示せず)を介して捩子止め等に
より取り付けられている。また、205は、テストヘッ
ドのインターフェイスボードで、このインターフェイス
ボード205とプローブカード201との間は、複数の
スプリングプローブビン206により電気的に接続され
ている。 そして、ソケットホルダー203は、前述したTABキ
ャリア100の外形とほぼ等しい外形をしており、TA
Bキャリア100の段部111A〜111Dが形成され
ている位置に対応する位置の側壁には、ラッチ部材20
7A〜207Dが取り付けられている。この場合、ラッ
チ部材207A〜207Dは、ビン208A〜208D
を回転軸としてラッチ部材207八〜208Dの先端部
が外側に開くように取り付けられている。そして、ソケ
ットホルダー203に埋め込まれたバネ209A〜20
9Dにより、常時、ソケットホルダー203に対して直
角となるように偏倚されている。 なお、ソケットホルダー203の側壁上部は、ラッチ部
材207八〜207Dがバネ209A〜209Dの偏倚
力に抗して回動し易くするために、斜めにカットされて
いる。 ラッチ部材207A〜207Dの先端部のプロ−ブカー
ド側の面には、TABキャリア100のキャリアベース
101に設けられた段部111A〜111Dに係合する
突部210A〜210Dが設けられている。この例の場
合、突部210A〜210Dは、下に行くほど高さが低
くなるようにテーパ状にされている。 また、ソケットホルダー203には、TABキャリア1
00のガイドホール109及び110に挿入されるべき
ガイドピン211及び212が、ガイドホールの位置に
対応して対角位置に設けられている。 さらに、ラッチ部材207A〜207Dの回転軸である
ビン208A〜208Dの位置よりも上部を、側方から
ソケットホルダー203側に向けて押圧するように押圧
装置213及び214が設けられる。これら押圧装置2
13.214は、例えばシリンダ機構により構成できる
。なお、この例の場合、押圧装置213はラッチ部材2
07A。 207Bを、押圧装置214はラッチ部材207C,2
07Dを、それぞれ同時に押圧するようにされている。 押圧装置213及び214によりラッチ部材207A〜
207Dが押圧されると、ラッチ部材207A〜207
Dは、その突部210A〜210D側を、バネ209A
〜209Dの偏倚力に抗して外方に開くようにされる。 以上のようなラッチ装置を半導体検査装置に用いる場合
には、検査装置の測定用ステージ21の載置台22,2
3には、前述の例のようなピン25及び26を設ける必
要はなく、載置台22,23自身が2方向に昇降可能と
される構成とされる。 また、トレイTには、TABチップが位置合わせされて
保持されたTABキャリア100が並べられる。そして
、デバイス搬入機構7及びデバイス搬出機構8は、半導
体チップ部分ではなく、TABキャリア部分を真空吸着
する構成のものを用いるのが好ましい。また、真空吸着
を用いないときは、TABキャリア100の段部111
A〜111Dを利用して、前述のラッチ部材と同様の形
状のラッチ爪により引っ掛けて搬送するようにしてもよ
い。 そして、この例では、次ぎのようにしてTABキャリア
のラッチ装置への着脱及びテスト状態が実現される。 すなわち、プリアライメント位置P2では、TABキャ
リアのガイドホール109.110及びTABテープの
ターゲットマーク47を用いて位置合わせを行う。この
場合、チップのテストパッドピッチが、例えば300μ
以上のときには、ガイドホール109,110のみの位
置合わせてファインアライメントが可能であり、300
μ以下のときには、ターゲットマーク47を用いた位置
合わせにより、ファインアライメントが可能である。 そして、ファインアライメントが終了したら、測定用ス
テージ21を移動して載置台22又は23上のTABキ
ャリアをテスト位置に移す。その後、載置台22又は2
3を昇降機構により上昇させると同時に、ラッチ装置の
押圧装置213,214により、ラッチ部材207A〜
207Dの先端部を外方に開く。そして、載置台22又
は23のTABキャリアをラッチ可能な位置まで上昇さ
せると、ガイドビン211.212がTABキャリアの
ガイドホール109.110に挿入される。 その後、押圧装置213,214の抑圧を解除する。す
ると、ラッチ部材207A〜207Dの先端の突部21
0A〜210Dが、TABキャリアの段部111A〜1
11Dに係合し、ラッチ装置にTABキャリアが保持さ
れる。 このラッチ装置に保持された状態では、TABキャリア
のTABチップのテストパッドにプローブカードのプロ
ーブ針が接触しているので、テストヘッド32によりテ
ストが行われる。そして、このテスト時には測定用ステ
ージは自由に移動が可能である。したがって、次ぎのT
ABチップの測定用ステージの載置台への搬入、プリア
ライメント、ファインアライメントを行っておくことが
できる。 この場合にも、測定用ステージ21の載置台22.23
に対するTABチップの搬入、搬出、さらに測定用ステ
ージ21の移動は、前述と同様である。 なお、ラッチ部材207A〜207Dのラッチ解除種と
しては、前述した抑圧装置213.214に限らず、ラ
ッチ部材207A〜207Dの上部の外方への突部を下
からビンで押し上げるようにしたり、突部を上方から引
っ張り上げるようにtiltてもよい。
【発明の効果】
以上説明したように、この発明によれば、テスト位置に
被検査体のホールド手段を設け、そのホールド状態でテ
ストを行うようにしたので、従来のようにテスト中、測
定用ステージをテスト位置に固定しておく必要は゛なく
、測定用ステージは自由に移動させることができる。し
たがって、測定用ステージに対し、次ぎの被検査体の搬
入、プリアライメント、ファインアライメントを行って
おくことができるから、スループットを向上することが
できる。 また、この発明による方法では、測定用ステージに、未
検査の被検査体及び検査済み被検査体を同時に載置する
状態を有するようにすることにより、ホールド手段に対
する被検査体のロード・アンロードを行うようにしたの
で、測定用ステージやホールド手段を2個にする必要は
なく、それぞれ1個づつでよいから、装置の構成が複雑
化することはない。
【図面の簡単な説明】
第1図は、この発明による半導体検査装置の一実施例の
概要の平面図、第2図はその要部の一例の側面図、第3
図は、その測定用ステージの載置台を説明するための図
、第4図は、そのホールド手段の一例を説明するための
図、第5図は、測定用ステージ21に対するデバイスの
搬入、搬出のフローチャート、第6図は、測定用ステー
ジ21の移動及びデバイスのテスト位置への保持のフロ
ーチャート、第7図はTABテープの例を示す図、第8
図及び第9図はTABキャリアの説明図、第10図及び
第11図はホールド手段の他の例の説明のための図であ
る。 21;測定用ステージ 22.23;測定用ステージ21の載置台24;測定用
ステージ21の移動機構 37:デバイスホールドアーム 38:昇降及び移動機構 41、TABテープ 100iTABキヤリア 103A〜103D、TABホルダー 201;プローブカード 202;カードソケット 207A〜207D 、ラッチ部材 P1;ロード・アンロード位置 P2;ファインアライメント位置 P3;テスト位置

Claims (2)

    【特許請求の範囲】
  1. (1)測定用ステージを被検査体のロード・アンロード
    位置からテスト位置に移動してテストを行なう半導体検
    査装置において、 上記テスト位置に、上記被検査体をホールドするホール
    ド手段を設け、 テスト時には、このホールド手段により上記被検査体を
    ホールドした状態においてテストを行ない、測定用ステ
    ージは次の被検査体のロードが可能となるようにしたこ
    とを特徴とする半導体検査装置。
  2. (2)測定用ステージを被検査体のロード・アンロード
    位置からテスト位置に移動してテストを行なう半導体検
    査方法において、 上記テスト位置には被検査体のホールド手段を設け、こ
    のホールド手段にホールドした状態においてテストを行
    なうようにすると共に、測定用ステージに未検査の被検
    査体を載置した後、この測定用ステージを上記テスト位
    置に移動し、上記ホールド手段に保持されてテストが終
    了した検査済みの被検査体を上記測定用ステージに載置
    し、その後、この測定用ステージの未検査の被検査体を
    上記ホールド手段にホールドさせてテストを行ない、そ
    の後、測定用ステージはアンロード位置に移動して、検
    査済みの被検査体をアンロードした後、測定用ステージ
    に次の未検査被検査体を載置し、その後は上記工程を繰
    り返すようにする半導体検査方法。
JP1222466A 1989-08-29 1989-08-29 半導体検査装置及び検査方法 Expired - Fee Related JP2652711B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1222466A JP2652711B2 (ja) 1989-08-29 1989-08-29 半導体検査装置及び検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1222466A JP2652711B2 (ja) 1989-08-29 1989-08-29 半導体検査装置及び検査方法

Publications (2)

Publication Number Publication Date
JPH0384944A true JPH0384944A (ja) 1991-04-10
JP2652711B2 JP2652711B2 (ja) 1997-09-10

Family

ID=16782860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1222466A Expired - Fee Related JP2652711B2 (ja) 1989-08-29 1989-08-29 半導体検査装置及び検査方法

Country Status (1)

Country Link
JP (1) JP2652711B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440780B1 (ko) * 2002-01-23 2004-07-19 삼성테크윈 주식회사 트레이 반도체 부품배치장치
WO2014011475A1 (en) 2012-07-10 2014-01-16 Kla-Tencor Corporation Apparatus and method for in-tray and bottom inspection of semiconductor devices

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102122086B1 (ko) * 2018-08-14 2020-06-11 김종태 트레이 로딩 및 언로딩 장치
KR102576514B1 (ko) * 2023-02-14 2023-09-07 문영일 트레이 다중처리 이송 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440780B1 (ko) * 2002-01-23 2004-07-19 삼성테크윈 주식회사 트레이 반도체 부품배치장치
WO2014011475A1 (en) 2012-07-10 2014-01-16 Kla-Tencor Corporation Apparatus and method for in-tray and bottom inspection of semiconductor devices

Also Published As

Publication number Publication date
JP2652711B2 (ja) 1997-09-10

Similar Documents

Publication Publication Date Title
US6900459B2 (en) Apparatus for automatically positioning electronic dice within component packages
US5510723A (en) Diced semiconductor device handler
US5374888A (en) Electrical characteristics measurement method and measurement apparatus therefor
US7153087B2 (en) Centering mechanism, centering unit, semiconductor manufacturing apparatus, and centering method
TWI260755B (en) System for processing electronic devices
JP2002064132A (ja) 被処理体の受け渡し方法、被処理体の載置機構及びプローブ装置
US6924656B2 (en) Method and apparatus for testing BGA-type semiconductor devices
US5151651A (en) Apparatus for testing IC elements
US5619145A (en) Probe apparatus and method for inspecting object using the probe apparatus
JPH08248095A (ja) 検査装置
JPH04330753A (ja) 半導体検査装置及び半導体検査方法
JP3099235B2 (ja) ウエハ検査装置
JPH0384944A (ja) 半導体検査装置及び検査方法
JPH05136219A (ja) 検査装置
JPH0329335A (ja) 半導体チッププローバ
JP2750448B2 (ja) 半導体検査装置
JPH03141657A (ja) 検査装置
JPH03220742A (ja) プロービングマシン
JPH0854442A (ja) 検査装置
JP2784793B2 (ja) 半導体検査装置及び半導体素子のアライメント方法
JP3368577B2 (ja) ハンドラの恒温槽内のデバイス搬送機構
JP2687010B2 (ja) 半導体検査装置
JPH0357974A (ja) 半導体検査装置及び検査方法
JPH02281157A (ja) 半導体検査装置
JPH02281101A (ja) 半導体検査装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees