JPH10199777A - 半導体製造プロセス期間中の情報を格納するシステム、方法及び装置 - Google Patents

半導体製造プロセス期間中の情報を格納するシステム、方法及び装置

Info

Publication number
JPH10199777A
JPH10199777A JP9323311A JP32331197A JPH10199777A JP H10199777 A JPH10199777 A JP H10199777A JP 9323311 A JP9323311 A JP 9323311A JP 32331197 A JP32331197 A JP 32331197A JP H10199777 A JPH10199777 A JP H10199777A
Authority
JP
Japan
Prior art keywords
data
information storage
carrier
storage device
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9323311A
Other languages
English (en)
Inventor
Daniel J Friedman
ジェイ． フリッドマン ダニエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schlumberger Technologies Inc
Original Assignee
Schlumberger Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schlumberger Technologies Inc filed Critical Schlumberger Technologies Inc
Publication of JPH10199777A publication Critical patent/JPH10199777A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67326—Horizontal carrier comprising wall type elements whereby the substrates are vertically supported, e.g. comprising sidewalls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/925—Fluid growth doping control, e.g. delta doping

Abstract

(57)【要約】 【課題】 半導体製造プロセスへ「スマートカード」技
術を組込む。 【解決手段】 本発明は半導体製造プロセスにおいて１
つのステップから別のステップへ進行中の加工物を搬送
するために使用されるキャリアの中又は取付けて情報格
納装置を埋込む技術を提供する。該キャリアは、幾つか
の半導体ダイに対するサイトを具備するトレイ、幾つか
のダイを一体的に担持するチューブ、リードフレーム、
ウエハカセット又は個々のダイソケットとすることが可
能である。情報格納装置は、キャリアと一体的に形成す
るか又は別々に形成してキャリアに取付けるか又は固定
することが可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば、ロット番
号、ウエハ番号及び個々のデバイスＩＤ及び処理情報及
びその他のユニットに特定的なデータ等の情報を、製造
プロセスを介して半導体デバイス（装置）を搬送するた
めに使用されるキャリア（担持体）内に又はＩＣパッケ
ージそれ自身の中に格納するシステム、方法及び装置に
関するものである。
【０００２】
【従来の技術】テスト及び検査結果のフィードバック
は、半導体製造ラインにおける処理、診断及び歩留まり
の増加のために極めて重要である。最も効果的であるた
めに、特定の半導体デバイスに関連するデータは、常
に、そのデバイスのロット、そのロット内のウエハ及び
特定のウエハ上の位置を常に追跡可能なものでなければ
ならない。然しながら、ウエハが一度テストされ且つ良
好なダイが取除かれると、プロセスの残りの部分を介し
て個々のダイの各々のトレース可能性を維持するための
能力は極めて困難な作業であり、それは、従来、手作業
による介入を必要とするものであった。
【０００３】半導体製造プロセス期間中にデータをデバ
イスと関連づける従来のアプローチは以下の２つの方法
を包含するものであった。
【０００４】（１）紙トラベラーをデバイスキャリアへ
取付け、該キャリアは該プロセスを介して手で持ち運ば
れ、且つ該紙トラベラーは各ステップにおいて手作業に
よりアップデート即ち更新される。
【０００５】（２）チップを据え付けるや否や、個々の
デバイスリードフレーム及びパッケージをユニークなシ
リアル番号でマーク付けをし、該シリアル番号は各処理
ステップにおいて読取ることが可能であり、且つ結果を
手作業により又は自動的に記録し、その後に、該デバイ
スを配送する前に再度マーク付けを行なう。このような
マークはバーコードに類似した二次元アレイのものとす
ることが可能である。第１の方法は、本質的に信頼性が
ないものであって、情報を手書きで記録することに依存
するものであり、エラー又は不適切な使用が発生する可
能性がある。紙トラベラーはキャリアから容易に取外さ
れるか又は製造プロセス中に喪失される場合がある。２
番目の方法は、製造プロセスにおいて付加的なステップ
を必要とするものであり、且つ裸のダイとして販売され
るデバイスに対する解決方法を与えるものではない。
【０００６】電子的メモリ装置の使用は多くの適用例に
おいて公知である。特に、金融上又はその他の情報を担
持するためのカード内に埋め込まれた半導体集積回路
（ＩＣ）の形態でこのような装置を使用することは最近
とみに増加している。このようなカードは、例えばクレ
ジットカード等として使用されているような磁気カード
と同一の寸法及び形状のものであり、カードの本体内に
集積回路が埋め込まれており且つデータを交換するため
に読取器と通信を行なうための手段がＩＣ用に設けられ
ている。それらの最も簡単な形態において、ＩＣカード
又は「スマートカード」として知られているカードは、
要求があった場合に読取器へ情報を供給する簡単なメモ
リ装置を包含している。より洗練された装置は、又、メ
モリ内へデータを書込むことを可能とし且つカード自身
の中において基本的なデータ処理を行なうことも可能と
する。カード読取器及び／又は読取／書込装置はカード
の表面上の電気的コンタクトを介してか又はＲＦ誘導リ
ンクを介してＩＣとコンタクトする。尚、ＲＦ誘導リン
クにおいては、カードの内側に誘導性のループが形成さ
れており、それはＩＣへ電力を供給し且つＩＣと読取／
書込装置との間でパスされるデータを受取ることが可能
である（「無接触」）。これらの動作を実行するのに必
要な技術は公知であり且つその要約は、Ｃａｒｏｌ
Ｈ． Ｆａｎｃｈｅｒ著「スマートカード（Ｓｍａｒｔ
Ｃａｒｄｓ）」、サイエンティフィックアメンリカ
ン、１９９６年８月Ｖｏｌ．２７５、Ｎｏ．２、４０−
４５頁の文献に記載されている。
【０００７】
【発明が解決しようとする課題】本発明は、半導体製造
プロセス中に「スマートカード」技術を組込むことは、
上述した問題を解消することが可能であるばかりか、製
造プロセスをより良く管理することを可能とするための
充分な量及び適宜の時間に情報を供給することを可能と
するという知見に基づいている。本発明は、このような
組込みを可能とさせる、システム及び方法を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】本発明は、半導体製造プ
ロセスにおいて１つのステップから別のステップへ進行
中の加工物を搬送するために使用されるキャリア（担持
体）内に又はそれに取付けて情報格納装置を埋込む技術
に関連している。該キャリアは、幾つかの半導体ダイ／
デバイス（装置）に対する複数個のサイト（場所）を有
するトレイ、幾つかのデバイスを一緒に担持するための
チューブ、リードフレーム、ウエハカセット又は個別的
なダイソケットとすることが可能である。該情報格納装
置は、該キャリアと一体的に形成するか、又は別個に形
成し該キャリアに取付けるか又は固着することが可能で
ある。本発明の別の実施例としては、ＩＣパッケージに
埋込むか又はそれに取付けた情報格納装置を包含してい
る。
【０００９】該情報格納装置はデータメモリを有してお
り、且つ製造機器内に又は製造ラインに沿って位置され
ている装置へ書込み且つそれから読取ることの可能な任
意の形態の半導体構成要素とすることが可能である。該
情報格納装置は、又、データメモリと読取／書込装置と
の間で通信を行なうことを可能とする手段を包含してい
る。このことは、所望により接触又は無接触とすること
が可能であり、且つスマートカードシステムにおいて一
般的に使用されている技術が好適である。
【００１０】データ格納装置内に格納することの可能な
データは、これらに制限するわけではないが、ロットＩ
Ｄ、キャリア内の各デバイスに対するウエハＩＤ、キャ
リア内の各デバイスに対するウエハ上の元の位置、各デ
バイスを製造するために使用した特定の処理装置のＩ
Ｄ、日付及び時間スタンプ、各プロセスステップに対す
るオペレータＩＤ、各デバイスに対する処理ステップテ
スト又は検査結果、完了した処理ステップ、キャリアの
残存寿命、及びキャリア内の各個別的なウエハ、ダイ又
はデバイスに関連するその他のデータを包含することが
可能である。キャリア内に、各々が１個のデバイスを保
持することの可能な幾つかの個別的なサイト（場所）が
存在している場合には、各サイトに対して特定的に、従
って各個別的な装置に対して特定的にデータを格納す
る。
【００１１】本発明に基づくシステムは、情報格納装置
と接触し且つデータメモリへデータを供給する製造又は
テスト装置の個々のものにおける読取／書込端子を有し
ている。読取器はメモリ内のデータを読取り且つ、それ
自身のデータと共に、それを中央データプロセサへ送信
し、製造プロセスの制御及び評価を行なわせることが可
能である。各キャリアに対してデータメモリを設けるこ
とは、デバイスの各々に対して適用された製造プロセス
に関する情報を維持しながら、製造装置の物理的に離れ
たものの間でキャリアを移動させることを可能としてい
る。このことは、異なる国に存在する場合もある異なる
建物において処理が実施される場合に特に有用である。
【００１２】本発明に基づくシステムは、製造プロセス
を介して半導体デバイスを搬送するために使用されるキ
ャリア内にＩＤ及び処理データを自動的に格納する方法
及び装置を提供している。個々のデバイスの検査及びテ
スト結果を特定のロット、ウエハ及びダイ位置へ自動的
に追跡することを可能とすることにより、製造歩留まり
を増加させながら、新たなデバイス又はプロセスを大量
生産基準にまで立ち上げるのに必要な時間を減少する方
法を半導体製造業者に提供することとなる。厳しい処理
制御を維持するための向上させた能力を介し且つ欠陥を
導入した可能性のある処理ステップへの現場での障害を
追跡する能力を介して、付加的な利点が派生される。
【００１３】
【発明の実施の形態】半導体デバイス（装置）は、最大
で数百個の個別的なステップからなる光化学プロセスを
使用して製造される。これらのデバイスは最大で３００
ｍｍの直径までのウエハ上に製造される。各ウエハは、
ダイと呼ばれるユニットを数百個又は数千個有する場合
がある。該プロセスの「フロントエンド」と呼ばれる光
化学フェーズ期間中、「ロット」と呼ばれるウエハのグ
ループがバッチで一緒に製造される。ロット内の各ウエ
ハは該ロット内のその他の全てのウエハと同一の条件下
で同時に処理される。各ロットには「ロット番号」又は
「ロットＩＤ」と呼ばれる一意的なシリアル番号が割り
当てられている。各ロット内において、各ウエハは、更
に、一意的なシリアル番号を有しており、且つ各ウエハ
内において、各ダイはウエハ上のその位置を表わすＸＹ
座標又はシリアル番号を有している。半導体装置のフロ
ントエンド処理におけるステップを要約した流れ線図を
図１に示してある。このプロセス期間中に、ステップと
ステップとの間においてテストを適用してそれらの有効
性を判別し且つプロセスをモニタすることが可能であ
る。
【００１４】光化学ステップを完了した後に、各ウエハ
はどのダイが良好でどのダイが不良であるかを判別する
ためのテストが行なわれる。個々のダイがテストされ且
つ良好なものは個別的にプラスチック又はセラミックパ
ッケージ又は一時的なキャリア内にインストールされ
る。適切である場合にはパッケージ内にインストールし
た良好なダイは、次いで、更なるテストが行なわれて、
品質を判別し且つ信頼性を確保し、次いで、エンドユー
ザへ配送される。ダイが裸のまま（パッケージされない
状態）で配送される場合には、それらは該プロセスの残
部に対してのパッケージとして作用する一時的なキャリ
ア内に挿入され、次いで、配送する前に該キャリアから
取り出される。
【００１５】良好なダイについて行なわれる一連のテス
ト及び処理は、品質、性能を保証し、且つ、最終的に、
顧客へ配送する前にマーク付けを行ない且つそのユニッ
トを完了するために設計されている。これは、典型的
に、半導体プロセスの「バックエンド」と呼ばれる。個
々のユニットをテストし且つその品質が有効なものであ
ることを確認することに加えて、バックエンドステップ
は、そのダイが製造されたフロントエンドへ情報を供給
し、該情報は、フロントエンドプロセスステップの性能
を測定し、制御し且つ改善するために使用される。図２
は以下のステップ（それらの全てが必ずしも全ての工場
に存在するわけではない）を包含するバックエンド製造
プロセスを要約した流れ線図を示している。
【００１６】（１）フロントエンド出力−テストが行な
われていないウエハ。
【００１７】（２）ウエハソートテスト−良好なダイと
不良のダイとを識別する。
【００１８】（３）ダイシング−ウエハを粘着性のある
バッキングに取付けた個々のダイへ切断即ちスクライブ
する。
【００１９】（４）検査（２番目の光学的）−切断又は
スクライブ損傷及びプローブ及びインクマークを検査。
【００２０】（５）ダイ取付−良好なダイをバッキング
から分離し且つパッケージへの取付、フリップチップに
対するパッドボンドを含む。
【００２１】（６）ワイヤボンド−ダイパッドのパッケ
ージピンへの取付、ワイヤ又はＴＡＢのみ。
【００２２】（７）検査（３番目の光学的）−ワイヤボ
ンド品質の検査（高さ、間隔）。
【００２３】（８）モールド又はシール−プラスチック
パッケージを封止するか又はセラミックパッケージ上へ
の蓋の取付。
【００２４】（９）トリミング、フォーミング、錫メッ
キ−短絡しているバーをトリミングし且つリードを所望
の形状へフォーミングする。
【００２５】（１０）プレバーンインテスト−不良なダ
イをスクリーニングし且つ組み立て欠陥をモニタするた
めのオプションとしてのプレスクリーンテスト。
【００２６】（１１）ＢＩＢロード−デバイスをバーン
インボードへ積載。
【００２７】（１２）バーンイン−電力を付与し、モニ
タし且つバーンイン期間中にテスト。
【００２８】（１３）ＢＩＢアンロード−デバイスをト
レイへ積載。
【００２９】（１４）最終的テスト−最終的性能テス
ト。
【００３０】（１５）マーキング−ロゴ、パーツ番号、
シリアル番号等をパッケージ上のマーク付け。
【００３１】（１６）仕上げ及びパッキング−ヒートシ
ンク及び適切である場合にはファンを取付け且つ配送の
ためのパッキング。
【００３２】ウエハをテストする場合に、ダイ総数のう
ちの良好なダイの百分率は「歩留まり」と呼ばれる。歩
留まりを最大とさせることは極めて重要である。何故な
らば、それは製造業者の利益に直接跳ね返るからであ
る。プロセスにおける各ステップにおいて、歩留まりを
低下させる欠陥を導入する可能性がある。従って、製造
業者は、重要な製造プロセスステップの後に検査及びテ
ストを行なうことによってプロセスの性能を追跡する。
フロントエンドの検査及びテスト結果をロット、個々の
ウエハ及びウエハ上の特定のダイと相関付けることが望
ましい。このことは、処理装置又は方法の欠陥性又は非
一様な性能を表わす処理変動パターンを製造業者が識別
することを可能とする。然しながら、バックエンドにお
いてダイをウエハから分離した後は、ロット、ウエハ及
びダイ位置に対する相関関係を維持することは極めて困
難である。何故ならば、典型的に、ダイのロット、ウエ
ハ及びウエハ上の位置を識別するマーキングが個々のダ
イ又はそのパッケージ又はキャリア上に存在していない
からである。デバイスのマーキングは後のテストステッ
プの結果を反映するものであるから、デバイスは製造プ
ロセスの終りまでマーキングされることはなく、従っ
て、個々のユニットの追跡可能性を維持するためにパッ
ケージングしたデバイス上に物理的なＩＤは存在してお
らず且つ信頼性のある方法は存在しない。プロセス全体
にわたって追跡可能性が存在しないので、ラインに新し
いプロセスを導入し及び／又は歩留まりを最大とするた
めにプロセスを微調整するために使用することの可能な
殆どのデータは失われる。
【００３３】本発明は、製造プロセス期間中に１つのス
テップから別のステップへ製品を搬送するために使用さ
れるキャリア即ち担持体上に個々の装置に特定的な情報
を直接半導体製造業者が書込む手段を提供している。こ
れらのキャリアはウエハカセット、デバイストレイ、チ
ューブ、リール、個別的なダイキャリア、又は何らかの
その他のタイプの物質のキャリアとすることが可能であ
る。データ格納装置は例えばフラッシュメモリ、ＥＥＰ
ＲＯＭ、又はその他の任意のタイプの非揮発性データ格
納装置等の半導体装置とすることが可能である。更なる
簡単化及びデバイスからの書込及び読取における安全性
を確保するために、ユーザメモリを埋込んだ簡単なコン
トローラとすることが可能である。
【００３４】各処理ステップにおいて使用される製造機
器（装置）は、キャリアの格納装置へ書込みを行ない各
その格納装置内に格納されているデータを読取る装置を
包含している。処理ステップの開始において、キャリア
の格納装置内のデータは該装置によって読取られ、その
装置がプロセスにおける正確な位置にあることを検証し
且つ処理中の加工物のデータをアップデート即ち更新す
る。埋込まれているか又は取付けられているデータ格納
装置内に格納することの可能なデータは、これらに限定
するわけではないが、ロットＩＤ、キャリア内の各デバ
イスに対するウエハＩＤ、キャリア内の各デバイスに対
するウエハ上の元の位置、各デバイスを製造するために
使用した特定の処理装置のＩＤ、日付及び時間スタン
プ、各処理ステップに対するオペレータＩＤ、各デバイ
スに対する処理ステップテスト又は検査結果、完了した
処理ステップ、キャリアの残存寿命、及び各個別的なウ
エハ、ダイ、デバイス及びキャリア自身に関連するその
他のデータを包含することが可能である。
【００３５】各ステップの終りにおいて、処理装置は該
格納装置内に格納されているデータをアップデートしデ
バイス毎にそのステップの結果を反映させる。このよう
に、全ての処理ステップ及び結果のデータは製造中の半
導体デバイス（装置）と共に移動し且つ製造業者が全て
の結果を特定の製品ロット、ウエハ、ウエハ上の位置と
相関させる能力を提供する。
【００３６】図３はバックエンド半導体製造プロセスに
おいて使用されるトレイの形態における本発明の１実施
例を示している。該トレイは、各々がパッケージングし
たダイ１４（２つだけ示してある）を受取る多数の区画
室１２を具備する成形したプラスチック本体１０を有し
ている。該トレイは、処理又はテストステップの間でダ
イ１４を搬送するために使用され、該ダイは該区画室か
ら取出されて処理又はテストが行なわれる。次いで、該
ダイは別の同様のキャリアの区画室内に配置される。電
子的メモリ装置１６が該トレイの側壁１８内に埋込まれ
ており、且つ電力を供給し且つ装置１６と読取器（不図
示）との間でデータ通信を行なうことを可能とするため
に側壁１８の表面には電気的コンタクト２０が設けられ
ている。装置１６及びコンタクト２０は、基本的に、
「スマートカード」型装置において使用されるものと同
一である。該装置は、データを格納するメモリと、読取
器とデータの通信を行ない且つコンタクトを介して該装
置へ電力を供給するためのコントローラを有している。
該メモリ内に格納されているデータは区画室の位置と相
関されている。従って、ダイが該トレイの１つの区画室
内に配置されると、そのダイに関連するデータがその区
画室の位置に対するメモリ内に読み込まれる。ダイが区
画室から取出されると、その区画室に関連するメモリ内
のデータが処理又はテスト装置又はこのような装置を制
御するために使用されるコンピュータへ読み込まれてそ
のダイに対する適宜のデータを与える。
【００３７】図４は本発明の別の実施例に基づく大型の
パッケージングしたパーツに対するチューブを示してい
る。この場合には、パッケージングしたダイは個々の区
画室内ではなく単一の成形した管３０内に互いに積み重
ねられて配置される。電子的メモリ装置３２がコンタク
ト３４と共に図３のトレイに示したものと同一の態様で
チューブ３０の壁に形成されている。
【００３８】図５は図４のものよりもより小型のデバイ
スを担持するためのチューブを示している。この場合に
は、該チューブは、片側に沿ってスロット４２が延在し
ている長尺状の平坦なプラスチック管４０を有してい
る。ダイ（不図示）はこのチューブ内に互いに並置した
関係で配置される。
【００３９】図６は図３に示したものと同様なトレイ５
０の一部を示している。このトレイにおいては、メモリ
装置５２がトレイと一体的に形成されているものではな
く、コンタクト５６と共にストリップ５４内に形成され
ている。ストリップ５４はトレイの壁に形成した凹所５
８内に位置させることが可能であり且つ接着剤、プラス
チック溶接、スナップフィット又は半導体製造処理期間
中にストリップ５４を凹所５８内に維持するのに適切な
その他の手段によってその中に固定することが可能であ
る。一方、ストリップ５４はトレイの壁（不図示）の表
面上に装着することが可能である。
【００４０】図７はリードフレーム６０において互いに
並置した関係で接続されている一連のダイを示してい
る。コンタクト６２を具備するメモリ装置がリードフレ
ームの一端部に取付けられているタブ６４に設けられて
いる。該タブは、基本的には、図６に関連して上述した
ストリップ５４と同様なものである。
【００４１】本発明をバックエンド製造プロセスにおい
て使用されるキャリアに対して図３乃至７を参照して上
に説明したが、それは、更に、フロントエンドにおいて
も適用可能なものである。図８は、製造における種々の
処理段階の間でウエハ７２を担持するために使用される
ウエハカセット７０を示している。メモリ装置７４が先
にトレイに関連して説明したのと同一の態様でカセット
の側部に形成するか又は取付けられる。
【００４２】製造プロセスの間で又はエンドユーザに対
して裸のパッケージングしていないダイを配送すること
が望ましい場合が時々ある。このような場合には、各ダ
イはそれ自身のソケット内に位置されている。本発明に
基づくソケットを図９に示してあり、それはダイ（不図
示）に対する位置決め凹所８２を具備するベースと、キ
ャッチ８６を具備する蝶番で取付けた蓋８４とを具備す
るプラスチックの二部構成容器８０を有している。メモ
リ装置８８は該ベース内に埋込まれている。この場合に
は装置８８における誘導性ループを使用してＲＦリンク
を介して通信を行なうものであるから（「無接触」装
置）、コンタクトは設けられていない。このタイプの通
信は、上述した接触型装置の実施例に対して使用するこ
とが可能である。同様に、該ソケットは、所望により、
コンタクトを設けることが可能である。
【００４３】本発明に基づくシステムの動作を図１０及
び１１に示してあり、それは以下の様なステップを有し
ている。
【００４４】（ａ）ＩＣデバイスを収容するキャリア
（図３乃至９に示したようにトレイ、チューブ等）をシ
ステム内にローディングする。
【００４５】（ｂ）各キャリア上の情報格納装置におけ
るデータを読取器９０によって読取る。
【００４６】（ｃ）該データをチェックして、デバイス
の発生源であるロットが製造プロセスにおける正しいス
テップにあることを確認し、正しくない場合には、その
キャリアをシステムから取り除く。
【００４７】（ｄ）正しい段階にある場合には、該デバ
イス（パーツ）をロボット９２によって該キャリアから
取出し且つキャリアデータを処理装置９４へ転送する。
【００４８】（ｅ）処理ステップを処理装置９４内にお
いて実行する。
【００４９】（ｆ）処理を完了した後に、該パーツをロ
ボット９２によって該キャリア内に戻し且つプロセスデ
ータを書込器９６によって情報格納装置内に書込む。
【００５０】（ｇ）該キャリアを次の処理ステップへ転
送する。
【００５１】処理期間中又は処理後又は処理ステップの
間での転送期間中の任意の段階において、キャリアデー
タを中央処理装置内に読込み且つ解析して製造プロセス
を介してのパーツの処理をモニタし且つ次のロットのデ
バイスを処理する前に補正することの可能なそのプロセ
スにおける潜在的な問題を識別することが可能である。
【００５２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 半導体製造プロセスのフロントエンドを要約
した流れ線図。
【図２】 半導体製造プロセスのバックエンドを要約し
た流れ線図。
【図３】 本発明の１実施例に基づくトレイを示した概
略図。
【図４】 本発明の１実施例に基づく大型のデバイスを
担持するためのチューブを示した概略図。
【図５】 本発明の１実施例に基づく小型のデバイスを
担持するためのチューブを示した概略図。
【図６】 本発明の１実施例に基づくトレイを示した部
分概略図。
【図７】 本発明の１実施例に基づくリードフレームを
示した概略図。
【図８】 本発明の１実施例に基づくウエハカセットを
示した概略図。
【図９】 本発明の１実施例に基づく裸のダイ用のソケ
ットを示した概略図。
【図１０】 本発明に基づくシステムの動作を示した流
れ線図。
【図１１】 図１０のシステムにおいて使用する処理装
置のブロック図。
【符号の説明】
１０ トレイ本体 １２ 区画室 １４ ダイ １６ 電子的メモリ装置 １８ 側壁 ２０ 電気的コンタクト

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 半導体デバイスを担持する装置におい
    て、 （ａ）少なくとも１個のデバイスを受取る構成体、 （ｂ）前記構成体へ固定されている電子情報格納装置で
    あって、（イ）前記デバイスに関連するデータを格納す
    るメモリ、（ロ）電子的に前記メモリからデータを読取
    り且つ前記メモリへデータを書込むことを可能とする手
    段、を有する電子情報格納装置、を有することを特徴と
    する装置。
  2. 【請求項２】 請求項１において、前記構成体が複数個
    のデバイスを受取ることを特徴とする装置。
  3. 【請求項３】 請求項２において、前記構成体が複数個
    の別個のサイトを有しており、各サイトが個々のデバイ
    スを受取ることを特徴とする装置。
  4. 【請求項４】 請求項１において、前記構成体が、トレ
    イ、チューブ、リードフレーム、ウエハカセット、ダイ
    ソケットからなるグループから選択されるものであるこ
    とを特徴とする装置。
  5. 【請求項５】 請求項１において、前記データを読取り
    且つ書込むことを可能とする手段が、読取／書込装置へ
    アクセス可能な前記構成体の表面において少なくとも１
    個の電気的接続端子を有することを特徴とする装置。
  6. 【請求項６】 請求項１において、前記データを読取り
    且つ書込むことを可能とする手段が、前記構成体の表面
    下側に位置されている誘導ループを有していることを特
    徴とする装置。
  7. 【請求項７】 請求項１において、前記電子情報格納装
    置が前記構成体と一体的に形成されていることを特徴と
    する装置。
  8. 【請求項８】 請求項１において、前記電子情報格納装
    置が前記構成体から別個に形成されており且つその上に
    しっかりと装着されていることを特徴とする装置。
  9. 【請求項９】 請求項１において、前記メモリ内に格納
    されているデータが、前記デバイスを識別するデータ及
    び前記デバイスの製造過程中に経験した処理ステップを
    表わすデータを有していることを特徴とする装置。
  10. 【請求項１０】 請求項９において、前記データが、ロ
    ットＩＤ、ウエハＩＤ、ウエハ上のダイの元の位置、前
    記デバイスを製造するために使用した特定の機器のＩ
    Ｄ、日付スタンプ、時間スタンプ、製造処理ステップに
    対するオペレータＩＤ、前記デバイスに対する製造処理
    ステップテスト及び検査結果、完了した製造処理ステッ
    プ、及び前記担持体の残存寿命からなるグループから選
    択されるものであることを特徴とする装置。
  11. 【請求項１１】 複数個の別個の部分から製造機器が関
    与する製造プロセスを介しての半導体デバイスの進行を
    モニタするシステムにおいて、 （ａ）前記デバイスを担持する装置であって、（イ）少
    なくとも１個のデバイスを受取る構成体、（ロ）前記デ
    バイスに関連するデータを格納するメモリ及び電子的に
    前記メモリからデータを読取り且つ前記メモリへデータ
    を書込むことを可能とさせる手段を具備する電子情報格
    納装置、を有するデバイス担持装置、 （ｂ）製造機器の各部分に設けられている電子的読取／
    書込装置であって、その機器の部分の動作に関連するデ
    ータを前記情報格納装置へ書込み且つ前記情報格納装置
    から前記デバイスに関連するデータを読取る電子的読取
    ／書込装置、を有することを特徴とするシステム。
  12. 【請求項１２】 請求項１１において、前記情報格納装
    置が前記装置内のデバイスへ適用される製造プロセスに
    関連するデータを受取る中央処理装置によって質問され
    ることを特徴とするシステム。
  13. 【請求項１３】 請求項１２において、前記中央処理装
    置が前記製造機器から物理的に離隔していることを特徴
    とするシステム。
  14. 【請求項１４】 複数個の別個のステップが関与する製
    造プロセスを介して半導体デバイスの進行をモニタする
    方法において、 （ａ）電子情報格納装置が設けられている担持体に前記
    デバイスを位置させ、 （ｂ）前記デバイスを前記担持体における各個別的なス
    テップの間で移動させ、 （ｃ）各個別的なステップにおいて、そのステップにお
    いて前記デバイスに関連した情報を前記情報格納装置内
    に記録する、ことを特徴とする方法。
  15. 【請求項１５】 請求項１４において、更に、前記担持
    体内に複数個のデバイスを位置させ且つ前記デバイスの
    各々に関連する情報を前記情報格納装置内に記録するこ
    とを特徴とする方法。
  16. 【請求項１６】 請求項１４において、更に、各ステッ
    プにおいて位置された読取／書込装置を使用して各ステ
    ップにおける情報を記録することを特徴とする方法。
  17. 【請求項１７】 請求項１６において、前記読取／書込
    装置が、前記担持体の表面に設けられている電気的コン
    タクトを介して前記情報格納装置と通信を行なうことを
    特徴とする方法。
  18. 【請求項１８】 請求項１６において、前記読取／書込
    装置が、前記担持体の表面下側に設けられている誘導性
    ループを介して前記情報格納装置と通信を行なうことを
    特徴とする方法。
  19. 【請求項１９】 請求項１４において、更に、前記担持
    体に半導体デバイスを位置させる前に、前記担持体に前
    記情報格納装置を位置させることを特徴とする方法。
  20. 【請求項２０】 集積回路デバイスにおいて、 （ａ）デバイスパッケージ、 （ｂ）前記パッケージの外側への機能的接続部を具備す
    る前記パッケージ内の集積回路、 （ｃ）前記パッケージ内に位置されている個別的な電子
    的情報格納装置であって、（イ）前記デバイスに関連す
    るデータを格納するメモリ、（ロ）電子的に前記メモリ
    からデータを読取り且つ前記メモリへデータを書込こと
    を可能とする手段、を有する個別的電子情報格納装置、
    を有することを特徴とする集積回路デバイス。
JP9323311A 1996-11-25 1997-11-25 半導体製造プロセス期間中の情報を格納するシステム、方法及び装置 Pending JPH10199777A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/756,296 US6078845A (en) 1996-11-25 1996-11-25 Apparatus for carrying semiconductor devices
US08/756296 1996-11-25

Publications (1)

Publication Number Publication Date
JPH10199777A true JPH10199777A (ja) 1998-07-31

Family

ID=25042858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9323311A Pending JPH10199777A (ja) 1996-11-25 1997-11-25 半導体製造プロセス期間中の情報を格納するシステム、方法及び装置

Country Status (5)

Country Link
US (1) US6078845A (ja)
EP (1) EP0844645A1 (ja)
JP (1) JPH10199777A (ja)
KR (1) KR19980042525A (ja)
TW (1) TW376560B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637569B1 (ko) * 1999-05-18 2006-10-20 린텍 가부시키가이샤 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼의 지지부재

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4365914B2 (ja) * 1998-11-25 2009-11-18 キヤノン株式会社 半導体製造装置およびデバイス製造方法
US6627483B2 (en) * 1998-12-04 2003-09-30 Formfactor, Inc. Method for mounting an electronic component
US6718629B1 (en) * 1999-04-30 2004-04-13 Siemens Aktiengesellschaft Method and apparatus for mounting components onto a substrate of an electrical assembly
US6368901B2 (en) * 1999-07-15 2002-04-09 Texas Instruments Incorporated Integrated circuit wireless tagging
DE19934114A1 (de) * 1999-07-21 2001-01-25 Bosch Gmbh Robert Substrat und Werkstückträger zur Aufnahme des Substrates
JP2001155980A (ja) * 1999-11-25 2001-06-08 Nec Corp 検査補修システム、製品製造システム、部材検査装置、データ処理装置、部材補修装置、情報記憶媒体
US6640151B1 (en) * 1999-12-22 2003-10-28 Applied Materials, Inc. Multi-tool control system, method and medium
GB0004456D0 (en) * 2000-02-26 2000-04-19 Glaxo Group Ltd Medicament dispenser
GB0004455D0 (en) * 2000-02-26 2000-04-19 Glaxo Group Ltd Manufacturing method
ATE390655T1 (de) * 2000-04-20 2008-04-15 Cogiscan Inc Automatisches herstellungssteuerungssystem
GB0012465D0 (en) * 2000-05-24 2000-07-12 Glaxo Group Ltd Monitoring method
GB0013619D0 (en) * 2000-06-06 2000-07-26 Glaxo Group Ltd Sample container
AU2001285825A1 (en) * 2000-07-15 2002-01-30 Glaxo Group Limited Medicament dispenser
US6708074B1 (en) 2000-08-11 2004-03-16 Applied Materials, Inc. Generic interface builder
EP1184805A1 (en) * 2000-08-29 2002-03-06 Motorola, Inc. Electronic device for a wafer container, wafer manufacturing system, and method
EP1187065A3 (de) * 2000-09-05 2002-07-31 ACG Aktiengesellschaft für Chipkarten und Informationssysteme Verfahren zur Serienherstellung von Chips, insbesondere für SIM-Karten
US6795743B1 (en) * 2000-09-18 2004-09-21 Dell Products L.P. Apparatus and method for electronically encoding an article with work-in-progress information
DE10047060B4 (de) * 2000-09-22 2011-02-24 Schneider Automation Gmbh Produktionssystem sowie Verfahren zur Konfiguration eines solchen
US6441606B1 (en) 2000-10-17 2002-08-27 Micron Technology, Inc. Dual zone wafer test apparatus
US7188142B2 (en) 2000-11-30 2007-03-06 Applied Materials, Inc. Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility
US20020066693A1 (en) * 2000-12-01 2002-06-06 Jones Zhu Coded tray for holding packaged semiconductor devices
US20020082746A1 (en) * 2000-12-27 2002-06-27 Honeywell International Inc. Replaceable media with programmable device
JP2002231594A (ja) * 2001-01-31 2002-08-16 Mitsubishi Electric Corp 半導体装置の生産管理システム、半導体装置の生産管理方法、および半導体装置の製造方法
US7160739B2 (en) 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
US7101799B2 (en) * 2001-06-19 2006-09-05 Applied Materials, Inc. Feedforward and feedback control for conditioning of chemical mechanical polishing pad
US7698012B2 (en) 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
US6722033B2 (en) 2001-10-08 2004-04-20 Newport Corporation Pallet assembly for assembling a fiber optic module that includes a housing
US20030199112A1 (en) 2002-03-22 2003-10-23 Applied Materials, Inc. Copper wiring module control
EP1535143A4 (en) 2002-06-19 2010-05-05 Brooks Automation Inc AUTOMATED MATERIAL HANDLING SYSTEM FOR SEMICONDUCTOR MANUFACTURING BASED ON A COMBINATION OF VERTICAL CAROUSELS AND OVERHEAD HOISTS
US20040063224A1 (en) * 2002-09-18 2004-04-01 Applied Materials, Inc. Feedback control of a chemical mechanical polishing process for multi-layered films
KR100880291B1 (ko) * 2002-10-11 2009-01-23 브룩스 오토메이션, 인크. 자동 재료 핸들링 시스템
US20070092359A1 (en) * 2002-10-11 2007-04-26 Brooks Automation, Inc. Access to one or more levels of material storage shelves by an overhead hoist transport vehicle from a single track position
CN1720490B (zh) 2002-11-15 2010-12-08 应用材料有限公司 用于控制具有多变量输入参数的制造工艺的方法和系统
CN1319003C (zh) * 2003-08-05 2007-05-30 旺宏电子股份有限公司 多批晶圆修改属性编号的方法
US6993405B2 (en) * 2003-11-05 2006-01-31 International Business Machines Corporation Manufacturing product carrier environment and event monitoring system
US7101138B2 (en) * 2003-12-03 2006-09-05 Brooks Automation, Inc. Extractor/buffer
US20050283266A1 (en) * 2004-06-17 2005-12-22 Geraci Gwen R Method and system for providing unit level traceability of semiconductor die
TW200607039A (en) * 2004-07-06 2006-02-16 Dainichi Can Co Ltd Marking clip for IC tray
US8231098B2 (en) 2004-12-07 2012-07-31 Newport Corporation Methods and devices for active vibration damping of an optical structure
US20070289896A1 (en) * 2006-06-19 2007-12-20 International Business Machines Corporation Method for packaging contamination vulnerable articles and package therefore
US20080109098A1 (en) * 2006-11-08 2008-05-08 Honeywell International Inc. Apparatus and method for integrating people and asset tracking information into a process control system
US9146274B2 (en) * 2007-08-24 2015-09-29 Advantest Corporation Wafer boat for semiconductor testing
EP2051189A1 (en) * 2007-10-18 2009-04-22 Siemens Aktiengesellschaft Device for electronic identification of items
DE102007062376A1 (de) * 2007-12-22 2009-06-25 Dietz-Automotive Gmbh & Co. Kg Verfahren zur Montage einer Baugruppe
JP2011098808A (ja) * 2009-11-05 2011-05-19 Nikon Corp 基板カートリッジ、基板処理装置、基板処理システム、基板処理方法、制御装置及び表示素子の製造方法
US9678501B2 (en) * 2013-01-08 2017-06-13 Bloom Energy Corporation Serialization of fuel cell components
US9508653B2 (en) * 2013-09-18 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Die-tracing in integrated circuit manufacturing and packaging
US9305816B2 (en) * 2013-12-28 2016-04-05 Intel Corporation Methods and devices for securing and transporting singulated die in high volume manufacturing
US10163675B2 (en) 2016-06-24 2018-12-25 Invensas Corporation Method and apparatus for stacking devices in an integrated circuit assembly
US10822181B2 (en) 2018-10-30 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for die transfer
US11713154B2 (en) 2020-08-13 2023-08-01 Accu-Assembly Incorporated Reel labeling

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5988845A (ja) * 1982-11-12 1984-05-22 Toshiba Corp 半導体収納容器
US5166884A (en) * 1984-12-24 1992-11-24 Asyst Technologies, Inc. Intelligent system for processing and storing articles
JPS61236136A (ja) * 1985-04-12 1986-10-21 Hitachi Ltd ウエハカセツト治具
JPS61267338A (ja) * 1985-05-22 1986-11-26 Toshiba Corp 半導体ウエハ用カセツト
JPS62169409A (ja) * 1986-01-22 1987-07-25 Hitachi Ltd 最適作業条件探索用ウエハ管理装置
JPS63250114A (ja) * 1987-04-07 1988-10-18 Nec Corp 樹脂製キヤリア
US4827110A (en) * 1987-06-11 1989-05-02 Fluoroware, Inc. Method and apparatus for monitoring the location of wafer disks
US5305221A (en) * 1990-05-04 1994-04-19 Atherton Robert W Real world modeling and control process for integrated manufacturing equipment
KR920001028A (ko) * 1990-06-22 1992-01-29 백팔식 부직포를 이용한 의류 얼룩방지 및 섬유린스제의 일회용 티슈 제조방법
US5668056A (en) * 1990-12-17 1997-09-16 United Microelectronics Corporation Single semiconductor wafer transfer method and manufacturing system
US5256204A (en) * 1991-12-13 1993-10-26 United Microelectronics Corporation Single semiconductor water transfer method and manufacturing system
JP3659981B2 (ja) * 1992-07-09 2005-06-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置
JPH07245332A (ja) * 1994-03-04 1995-09-19 Hitachi Ltd 半導体製造装置および半導体装置の製造方法ならびに半導体装置
US5625816A (en) * 1994-04-05 1997-04-29 Advanced Micro Devices, Inc. Method and system for generating product performance history

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637569B1 (ko) * 1999-05-18 2006-10-20 린텍 가부시키가이샤 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼의 지지부재

Also Published As

Publication number Publication date
TW376560B (en) 1999-12-11
KR19980042525A (ko) 1998-08-17
EP0844645A1 (en) 1998-05-27
US6078845A (en) 2000-06-20

Similar Documents

Publication Publication Date Title
JPH10199777A (ja) 半導体製造プロセス期間中の情報を格納するシステム、方法及び装置
KR100524632B1 (ko) 테스트-번인 장치, 그 테스트-번인 장치를 이용한 인라인시스템 및 그 시스템을 이용한 테스트 방법
JP4458077B2 (ja) 検査用チップソケット
KR101575831B1 (ko) 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티
JP3009743B2 (ja) 半導体デバイス搬送処理装置
JPH11231020A (ja) Ｉｃ試験システム
JP4202498B2 (ja) 部品ハンドリング装置
WO1997005495A1 (fr) Testeur de dispositif a semi-conducteurs
US20060223340A1 (en) Manufacturing managing method of semiconductor devices and a semiconductor substrate
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
JP4222442B2 (ja) 電子部品試験装置用インサート
US6901311B2 (en) Device for characterizing component stores and method for using said device
JP2007024907A (ja) Ｉｃ試験システム
JP2001091583A (ja) 半導体チップを試験するためのシステム及びカセット
JPH09113580A (ja) Ｉｃ試験装置
KR100295703B1 (ko) 반도체디바이스시험장치및복수의반도체디바이스시험장치를구비한반도체디바이스시험시스템
KR19980071417A (ko) 반도체 디바이스 시험장치
JP4553492B2 (ja) 電子部品試験装置におけるソケットの電気特性相関取得方法、ハンドラ、ハンドラの制御方法および電子部品試験装置
CN109884455B (zh) 承载盘组件和辨识系统
KR100228958B1 (ko) 다이본딩 장치
TW562929B (en) Wafer level board/card assembly method and equipment thereof
KR100607200B1 (ko) Ｒｆ ｉｃ 칩을 이용한 레티클 리딩 시스템
JPH05341000A (ja) 半導体チップの試験方法
JP2932404B2 (ja) 半導体試験方法
JP4073327B2 (ja) 電子部品のテープ状搬送部材、搬送体及び搬送方法