JP2001091583A - 半導体チップを試験するためのシステム及びカセット - Google Patents

半導体チップを試験するためのシステム及びカセット

Info

Publication number
JP2001091583A
JP2001091583A JP2000226700A JP2000226700A JP2001091583A JP 2001091583 A JP2001091583 A JP 2001091583A JP 2000226700 A JP2000226700 A JP 2000226700A JP 2000226700 A JP2000226700 A JP 2000226700A JP 2001091583 A JP2001091583 A JP 2001091583A
Authority
JP
Japan
Prior art keywords
cassette
tape
chip
window
transport tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000226700A
Other languages
English (en)
Inventor
Jeffrey John Akerson
ジョン アカーソン ジェフリー
Philip William Seitzer
ウィリアム サイツァー フィリップ
Keelathur N Vasudevan
エヌ．バスデバン キーラサー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2001091583A publication Critical patent/JP2001091583A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 搬送テープでＩＣチップの試験及び輸送を効
果的に行う手法の提供。 【解決手段】 半導体チップ１４の搬送及び試験のため
のカセット２０が、テープ繰り出しリール２０．１及び
テープ巻き取りリール２０．２と、リールに巻かれアパ
ーチャを備えた搬送テープであって、送り孔と、半導体
チップが頂部側を上にして予め載荷されたチップサイト
とを有し、半導体チップの頂部側及び裏側の両方へのア
クセスを可能にするような搬送テープ１２と、ステーシ
ョンウインドウであって、そこに位置決めされた半導体
チップの頂部側へのアクセスが可能なようにカセットの
表面内に位置するステーションウインドウ２０．３と、
搬送テープの移動及びチップサイトのステーションウイ
ンドウへの位置決めを目的とするインデックス機構を収
容するための第１の空洞部２０．５と、半導体チップの
裏側を押す排出機構を収容するための第２の空洞部２
０．６とからなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップ又は
ダイに関し、特に半導体チップ搬送テープ上に位置する
集積回路（ＩＣ）チップの試験及び輸送のための手法及
び装置に関する。
【０００２】
【従来の技術】米国特許第５，９６６，９０３号（T.
D. Dudderar et al., issued on October 19, 1999）
に述べられているように、ＩＣ単体化工程からＩＣ実装
工程へ完成品ＩＣチップを搬送するための種々のシステ
ムが商業的に入手可能である。これらのシステムの多く
は、アパーチャ（開口部）を備え、パンチされ、感圧接
着性裏材を有するプラスチック搬送テープ（本説明で
は、「搬送テープ」と称する）を用いる。
【０００３】この搬送テープについての更に詳しい記述
が、工業規格ＥＩＡ／ＩＳ−７４７（published by the
Electronic Industries Association, Arlington, V
A） にある。
【０００４】ＩＣチップ（すなわち、半導体チップ）
（以下簡単に、チップとも称する）は、取り出し・装填
装置を用いてアパーチャに搭載（載荷）され、感圧接着
性裏材によってアパーチャ内に保持される。広く用いら
れている搬送テープシステムでは、アパーチャを備えた
搬送テープの下側に沿ってレール状に延びる２本の平行
な接着性裏材を有する。この種の搬送テープは、米国特
許第５，２０３，１４３号（C. Gutentag, issued on A
pril 20, 1993） に述べられている。
【０００５】搬送テープがチップを載荷（loading） さ
れた後、搬送テープは次の組立工程へ運ばれる場合もあ
るが、一般には、リールに巻かれて一時的に貯蔵され
る。それから搬送テープがリールから繰り出され、チッ
プが、搬送テープから取り出されてパッケージ組立機に
装填される。
【０００６】在来の取り出し・装填装置の場合、搬送テ
ープ上に回路側を上にして載荷された状態で搬送される
チップが、取り出し・装填装置の真空ヘッドによってチ
ップの回路側を吸着して捕捉され、次の組立ステーショ
ンに回路側を上にして挿入される。通常の表面実装ワイ
ヤボンディングパッケージでは、回路側を上にしたチッ
プ姿勢が、望ましい向きである。しかし、フリップチッ
プパッケージでは、この向きは上下逆である。
【０００７】搬送テープシステムをフリップチップパッ
ケージに適応させるために種々の方法が用いられてきて
いる。これらの方法の一つは、高速裸ダイ・ディスペン
サ（供給器）（Tempo Electronics, Los Angeles, CAか
ら入手可能）である。このシステムは、１個のインバー
タ・アーム及び２回の取り出し・装填工程を利用して、
チップの向きを反転させる。別の、１回の取り出し・装
填工程だけを利用して、搬送テープの裏側からチップを
取り出す方法が、上記前者の米国特許（Dudderar）に記
載されている。
【０００８】性能を最適にするために、接着性裏材内の
アパーチャが、搬送されるチップのサイズに合わせて特
注形成される。この特注形成は、異なる手法によって行
われる。この手法が米国特許出願（T. D. Dudderar et
al., copending patent application Serial No.09/13
4,843 filed on August 14, 1998 as a continuation-i
n-part of the aforementioned Dudderar et al. paten
t）に記載されている。
【０００９】すなわち、接着性裏材が、搬送テープ供給
業者によって予めパンチ（穴明け）され、パンチされた
形で組み立て工程に供給される。又は代わりの方法とし
て、上記米国特許出願（Dudderar）の図１５に示すよう
に、パンチされない搬送テープが、テープ繰り出しリー
ルに巻かれてパンチステーションに供給され、そこで搬
送テープ上の接着性裏材がパンチされて、これにより、
搬送されるチップに合わせたアパーチャが特注形成され
る。
【００１０】それから搬送テープは、載荷ステーション
に進み、そこでチップが、在来の取り出し・装填装置を
用いて搬送テープ上に載荷される。載荷された搬送テー
プは、それからテープ巻き取りリール上に巻き取られ
て、組み立て工程用に準備される。上記米国特許出願の
記述によれば、搬送テープが、駆動用スプロケット・ホ
イールによって１つのステーションから別のステーショ
ンに送られる。駆動用スプロケット・ホイールは、搬送
テープ内の送り孔と係合してステーションの工程に対し
て搬送テープの移動を調整する。
【００１１】
【発明が解決しようとする課題】しかし今までのとこ
ろ、ＩＣ業界は、ＩＣチップのパッケージ工程にこれら
のテープを使用することに力点をおいてきており、チッ
プの試験工程についてはそのようになっていなかった。
依然として、ＩＣ技術分野においては、工場及び顧客施
設における試験工程においてＩＣチップを取り扱うため
のより効果的な方法、及びＩＣを顧客に出荷するための
安全で便利、且つ廉価な方法に対する需要が継続して存
在している。
【００１２】
【課題を解決するための手段】本発明の一態様によれ
ば、アパーチャを備え、パンチされ、感圧接着性裏材を
有するプラスチックの搬送テープが、ＩＣを載荷され
る。搬送テープは、受動的カセットのテープ繰り出しリ
ール及びテープ巻き取りリールに巻かれる。すなわち、
コストを最低に維持するために、このカセットは、種々
のインデックス（位置割り出し）及び取り出し工程を遂
行するために必要な能動的（active）デバイス又は回路
を備えていない。コストが安いので、このカセットを送
出容器（シッピングコンテナ）として用いることが実行
可能となる。
【００１３】その代わりに、カセットは、ＩＣの試験が
行われる工場又は顧客施設に設けられたテープ取り扱い
器によって駆動されるように構成される。テープ取り扱
い器は、必要な能動的構成要素（例えば、テープインデ
ックス機構、チップ排出機構、等）を有する。したがっ
て、カセットは、制御された仕方で搬送テープを進行さ
せるインデックス機構と、取り出し・装填装置と共に、
搬送テープからのＩＣチップの除去を可能にするチップ
排出機構とを収容するように構成された少なくとも２個
の空洞部を有する。
【００１４】加えてカセットは、種々の電気的試験を
（例えば、電気的探針（プローブ）を介して）又は視覚
試験を（例えば、カメラを介して）行う目的での搬送テ
ープ内のチップの頂部側へのアクセスを可能にし、そし
て／又は搬送テープからのチップの除去を可能にする少
なくとも１個のウインドウを有する。
【００１５】一実施例においては、第１のカセットが、
良いか又は悪いかについてまだ未知のチップを含み、も
しチップの試験結果が悪い場合、そのチップが、（例え
ば、取り出し・装填装置を介して）良いチップに置換さ
れる。
【００１６】別の実施例においては、第２のカセット
が、良いと判っているチップだけを含み、これらのチッ
プが、取り出し・装填装置によってアクセスされる良い
置換チップのソース（源）として機能する。
【００１７】更に別の実施例においては、カセットが複
数のウインドウを有し、そのうちの１つは上記の試験を
実施するためのウインドウであり、別の１つはチップの
除去／置換のためのウインドウであり、そしてオプショ
ンとしての１つは各チップの裏側上の識別マーカを（例
えば、パターン認識システムを介して）見るためのウイ
ンドウである。
【００１８】
【発明の実施の形態】図１を参照して説明すると、ＩＣ
チップを試験するためのシステム１０が搬送テープ１２
を含むカセット２０からなり、搬送テープ１２は、その
チップサイト（チップ装填個所）に半導体チップ１４
（すなわち、ダイ（賽の目ブロック））が予め載荷され
ている。例えば、ＩＣチップは回路側を上にした姿勢で
位置する（本説明ではこの側を、頂部側とも称する）。
【００１９】システム１０は更に、搬送テープを駆動す
るために内部に該第１のカセットが除去可能に挿入され
るテープ取り扱い器３０と、チップの試験及び／又はチ
ップの除去、及び、もし望むなら、悪いチップの良いチ
ップへの置換、に連関する種々の機能を行うのに用いら
れる一連の周辺装置４０．１〜４０．５とからなる。
【００２０】具体的には、カセット２０は、テープ繰り
出しリール２０．１と、テープ巻き取りリール２０．２
と、少なくとも１個の試験ステーションウインドウ２
０．３及び連関する剛性の裏材表面２０．４と、テープ
取り扱い器３０内に位置するインデックス機構の構成要
素（例えば、スプロケット・ホイール３０．１ａ）を収
容するための第１の空洞部２０．５と、同じくテープ取
り扱い器３０内に含まれる排出機構の構成要素（例え
ば、排出ピン３０．２）を収容するための第２の空洞部
２０．６とを有する。
【００２１】搬送テープがテープ繰り出しリール２０．
１から繰り出され、裏材表面２０．４にわたって送ら
れ、そしてテープ巻き取りリール２０．２に巻き取られ
る。搬送テープの移動は、インデックス機構の制御下に
ある。インデックス機構は、搬送テープ上の送り孔（図
示しない）と係合する割り出し用のスプロケット・ホイ
ール３０．１ａと、スプロケット・ホイール３０．１ａ
を駆動するモータ３０．１ｂとを有する。そのモータは
マイクロプロセッサ４０．４の制御下にある。
【００２２】搬送テープ自体は例えば、アパーチャを備
え、パンチされ、感圧接着性裏材を有するプラスチック
の搬送テープで且つチップの頂部側が試験ステーション
ウインドウ２０．３下に置かれ且つ、下に説明する理由
から、チップの裏側へのアクセスが可能なような搬送テ
ープであればよい。
【００２３】例示として、上記後者の米国特許（Gutent
ag）に記述されている種類のテープを用いる。このよう
なテープの１つが、Tempo Electronics, Los Angeles,
CAによって市販されており（商品名：SURFTAPE）、現
在、本発明での使用に推奨されるテープである。
【００２４】搬送テープ（簡単に、テープ）は、チップ
１４が１度に１個ずつ試験ステーションウインドウ２
０．３に位置決めされて提供されるように、制御されて
漸進移動する。この位置で、例えばチップ１４．１が、
周辺装置４０．１によって試験される。この装置は、い
くつもの在来の方法、例えば、探針による電気的方法又
は視覚システムによる視覚的方法のどちらか又は両方で
チップを試験する（探針がテープと物理的接触を行う場
合には、裏材表面によてテープが支持されるので、探針
試験工程が行われる際にテープの垂直位置が固定され
る）。
【００２５】試験によって生成されたデータは試験サブ
システム４０．３に供給される。試験サブシステムは仕
様データ及び比較を行うプログラムをロードされたコン
ピュータである。試験サブシステム４０．３が、チップ
が予め定められた仕様に合致するかどうか、すなわち、
チップが良いか悪いかを定める。電気的試験には例え
ば、Ｉ−Ｖ測定又は機能性試験を含む。又、視覚試験に
は、機械的欠陥の識別又は搬送テープ内のチップサイト
でチップが脱落していることの観察が含まれる。
【００２６】もし或るチップが良いチップであることが
判った場合、そのチップは後の使用時まで単にテープ上
のそのチップサイトにとどまる。他方、もし或るチップ
が悪いチップであることが判った場合には、試験サブシ
ステムが、取り出し・装填装置（例えば、取り出し・装
填ツール４０．２）に、下流の取り出し・装填ステーシ
ョンにおいてそのチップを除去するように、そしてもし
望むなら、良いチップに置換するように、との信号を送
る。
【００２７】又は代わりに、取り出し・装填工程を試験
工程と同じ位置で行うこともできる。（良い置換チップ
のソース自体を上記の種類の別のカセットとすることも
可能で、その場合、搬送テープには、上に述べた試験／
置換工程を予め経たチップが載荷される。）
【００２８】試験サブシステムが或るチップについて行
うべき試験の全てを完了すると、試験サブシステムが、
試験が終了したこと及び次のチップが試験ステーション
ウインドウ２０．３の下に位置するようにテープを移動
させるべきことを表す信号をマイクロコンピュータ４
０．４に送る。
【００２９】チップが下流へ、カセット内の第２のウイ
ンドウ２０．８に位置する取り出し・装填ステーション
まで移動すると、取り出し・装填動作が開始される。こ
こで取り出し・装填ツール４０．２の真空ヘッドがウイ
ンドウ２０．８を通してチップの頂部側へ延び、そして
同時に排出ピン３０．２がチップをその裏側から押す。
これらの動作は両方共、試験サブシステムからの信号に
制御される。
【００３０】それから取り出し・装填ツール４０．２が
悪いチップをテープから除去して空のチップサイトを後
に残し、良いと判っているソースから良いチップを取り
出し、そしてその良いチップを同じチップサイトにウイ
ンドウ２０．８を介して装填する。（サイトにチップが
装填されていない（脱落している）場合についても、同
様な手順をたどることになる。）このようにして、悪い
チップ／脱落チップが全て置換された後には、テープ巻
き取りリール２０．２は良いチップだけを包含すること
になる。
【００３１】試験ステーション及び取り出し・装填ステ
ーションに関してテープ内のチップサイトの正確な位置
を知ることが重要である。テープ自体の精密な性質によ
り、サイトの位置を正確に定めることがより容易にな
る。テープ取り扱い器において簡単なカウンタ（図示し
ない）を用いることにより、テープ上のサイト位置をカ
ウントすることもできる。
【００３２】又は代わりに、もし能動的な形態の位置制
御を望む場合には、テープ取り扱い器にセンサ３０．３
を設け、センサの出力をマイクロプロセッサ４０．４に
送られ、このマイクロプロセッサ４０．４が試験サブシ
ステム４０．３に、対応する入力を供給する。この場
合、カセット２０は、センサ３０．３を収容して、テー
プが見える位置、例えば、テープ繰り出しリールの近く
でテープ下の位置に配置するための第３の空洞部２０．
７を有する。しかし、テープに沿った別の位置にセンサ
を配置することも又可能である。
【００３３】説明の最後に、チップがその裏側に識別マ
ーカ（例えば、レーザ刻印の英数字又はバーコード）を
有する場合には、商業的に入手可能なパターン認識シス
テム４０．５を用いて、識別情報を試験サブシステムに
供給する。例示としては、カセットに第３のウインドウ
２０．９が設けられ、必ずしもその必要はないが一般
に、このウインドウを通してパターン認識システムがチ
ップの裏側を読み取る。読み取りは、各チップが試験ス
テーションウインドウ２０．３に位置する間に行われ
る。
【００３４】この場合、裏材表面２０．４にアパーチャ
（図示のような）を設けるか、そうでなければ識別マー
カ像を反射させてパターン認識システム４０．５に送る
光を裏材表面２０．４が透過させるように構成される。
【００３５】説明を簡単にするため、ウインドウ２０．
３及びウインドウ２０．９を、カセットの相対する反対
側に位置させ且つ相互に位置合わせさせた構成を示す。
ウインドウの位置については、例えばカセット又はテー
プ取り扱い器内のスペースの制約がある場合にこれに合
わせるために、ウインドウに別の位置を取らせることも
差し支えない。もし２個のウインドウが図示のように相
互に位置合わせされない場合には、チップの裏側像をパ
ターン認識システム４０．５に送るのに、周知の光学機
構（例えば、鏡）を用いる。
【００３６】以上の説明は、本発明の一実施例に関する
もので、この技術分野の当業者であれば、本発明の種々
の変形例を考え得るが、それらはいずれも本発明の技術
的範囲に包含される。尚、特許請求の範囲に記載した参
照番号は発明の容易な理解のためで、その技術的範囲を
制限するよう解釈されるべきではない。
【００３７】
【発明の効果】以上述べたごとく、本発明によれば、従
来ＩＣチップのパッケージ工程に用いられてきたチップ
搬送テープ手法を、チップの試験工程及び輸送工程に適
合させるようにしたので、ＩＣ技術分野において、工場
及び顧客施設における試験工程においてＩＣチップを取
り扱うためのより効果的なシステム、及びＩＣを顧客に
出荷するための安全で便利、且つ廉価なシステムが得ら
れる。
【００３８】コストを最低に維持するために、このシス
テムにおけるカセットには、種々のインデックス工程及
び取り出し工程を遂行するために必要な能動的デバイス
又は回路を備えず、別にこれらの工程用の機構を持たせ
たテープ取り扱い器を設けるようにしたので、カセット
のコストが安く済み、このカセットを送出容器として用
いることも実行可能となる。
【図面の簡単な説明】
【図１】本発明の種々の態様に基づくシステム、テープ
取り扱い器及びカセットのブロック図を含む概略説明図
である。
【符号の説明】
１０ システム １２ 搬送テープ １４、１４．１、１４．２ 半導体チップ ２０ カセット ２０．１ テープ繰り出しリール ２０．２ テープ巻き取りリール ２０．３ 試験ステーションウインドウ ２０．４ 裏材表面 ２０．５ 第１の空洞部 ２０．６ 第２の空洞部 ２０．７ 第３の空洞部 ２０．８ 第２のウインドウ ２０．９ 第３のウインドウ ３０ テープ取り扱い器 ３０．１ａ スプロケット・ホイール ３０．１ｂ モータ ３０．２ 排出ピン ３０．３ センサ ４０．１〜４０．５ 周辺装置 ４０．２ 取り出し・装填ツール ４０．３ 試験サブシステム ４０．４ マイクロプロセッサ ４０．５ パターン認識システム
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１０月５日（２０００．１０．
５）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ジェフリー ジョン アカーソン アメリカ合衆国、18067 ペンシルバニア、 ノーザンプトン、ウェバースビル ロード 1729 (72)発明者 フィリップ ウィリアム サイツァー アメリカ合衆国、18017 ペンシルバニア、 ベスルハム、シドナ ストリート 3695 (72)発明者 キーラサー エヌ．バスデバン アメリカ合衆国、18062 ペンシルバニア、 マクンジー、ブライアウッド ドライブ 5027

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ（１４）を試験するための
    システム（１０）であって、 該システムが、 （ａ）第１のカセット（２０）であって、該カセット
    が、 （ａ１）テープ繰り出しリール（２０．１）及びテープ
    巻き取りリール（２０．２）と、 （ａ２）該リールに巻かれ、アパーチャを備えた搬送テ
    ープ（１２）であって、該搬送テープが、送り孔と、該
    半導体チップが頂部側を上にして予め載荷されたチップ
    サイトとを有し、該搬送テープが、該半導体チップの頂
    部側及び裏側の両方へのアクセスを可能にするような搬
    送テープ（１２）と、 （ａ３）試験ステーションウインドウ（２０．３）であ
    って、該試験ステーションウインドウに位置決めされた
    半導体チップの頂部側へのアクセスが可能なように該カ
    セットの表面内に位置する試験ステーションウインドウ
    （２０．３）と、 （ａ４）該搬送テープを移動させること及びチップサイ
    トを該試験ステーションウインドウに順次に位置決めさ
    せることを目的とするインデックス機構（３０．１ａ）
    を収容するための第１の空洞部（２０．５）と、 （ａ５）半導体チップの裏側を押すことを目的とする排
    出機構（３０．２）を収容するための第２の空洞部（２
    ０．６）と、を有するような第１のカセット（２０）
    と、 （ｂ）その内部に該第１のカセットが除去可能に挿入さ
    れる、テープ取り扱い器（３０）であって、該テープ取
    り扱い器が、 （ｂ１）該搬送テープ内の送り孔と係合するためのスプ
    ロケット・ホイール（３０．１ａ）と、該スプロケット
    ・ホイールを回転させるためのモータ（３０．１ｂ）と
    からなる該インデックス機構と、 （ｂ２）該排出機構（３０．２）と、とを有するような
    テープ取り扱い器（３０）と、 （ｃ）周辺装置（４０）であって、該周辺装置が、 （ｃ１）該試験ステーションウインドウに供給された半
    導体チップを試験するための且つ良い半導体チップと悪
    い半導体チップとを識別するための試験装置（４０．
    １）と、 （ｃ２）該排出機構と協同して悪い半導体チップを該搬
    送テープから除去し且つ該排出機構と協同して該悪い半
    導体チップを良い半導体チップに置換するための取り出
    し・装填装置（４０．２）と、を有するような周辺装置
    （４０）と、からなることを特徴とする、半導体チップ
    を試験するためのシステム。
  2. 【請求項２】 前記取り出し・装填装置（ｃ２）（４
    ０．２）が、前記第１のカセット内のチップサイトから
    悪い半導体チップを除去済みであり、 前記システムが更に、 （ｄ）本質的に同一の第２のカセットであって、良いと
    判っている半導体チップだけを含む第２のカセットから
    なり、 前記取り出し・装填装置（ｃ２）（４０．２）が、該第
    ２のカセットから良いと判っている半導体チップを取り
    出して該除去済みの悪い半導体チップのチップサイトに
    装填する、ことを特徴とする請求項１のシステム。
  3. 【請求項３】 前記テープ取り扱い器（ｂ）（３０）
    が、 （ｂ３）前記搬送テープ上のチップサイトの位置を識別
    するためのセンサ（３０．３）を有し、 前記第１のカセット（ａ）（２０）が、 （ａ６）該センサを収容するための第３の空洞部（２
    ０．７）を有する、ことを特徴とする請求項１のシステ
    ム。
  4. 【請求項４】 前記第１のカセット（ａ）（２０）が更
    に、 （ａ１１）前記試験ステーションウインドウ下に位置
    し、前記試験ステーションウインドウに位置決めされた
    半導体チップが前記試験装置によって物理的に接触され
    るときに前記搬送テープを支持する剛性の裏材表面（２
    ０．４）を有することを特徴とする請求項１のシステ
    ム。
  5. 【請求項５】 前記取り出し・装填装置（ｃ２）（４
    ０．２）が前記試験ステーションウインドウを介してそ
    の動作を行うことを特徴とする請求項１のシステム。
  6. 【請求項６】 前記第１のカセット（ａ）（２０）の表
    面が、前記試験ステーションウインドウの下流に位置す
    る取り出し・装填ウインドウ（２０．８）を有し、前記
    排出機構（３０．２）が、該取り出し・装填ウインドウ
    下に位置合わせされ、前記取り出し・装填装置（４０．
    ２）が、該取り出し・装填ウインドウを介してその機能
    を行う、ことを特徴とする請求項１のシステム。
  7. 【請求項７】 半導体チップ（１４）を搬送及び試験す
    るためのカセット（２０）であって、 （ａａ１）テープ繰り出しリール（２０．１）及びテー
    プ巻き取りリール（２０．２）と、 （ａａ２）該リールに巻かれ、アパーチャを備えた搬送
    テープ（１２）であって、該搬送テープが、送り孔と、
    該半導体チップが頂部側を上にして予め載荷されたチッ
    プサイトとを有し、該搬送テープが、該半導体チップの
    頂部側及び裏側の両方へのアクセスを可能にするような
    搬送テープ（１２）と、 （ａａ３）ステーションウインドウ（２０．３）であっ
    て、該ステーションウインドウに位置決めされた半導体
    チップの頂部側へのアクセスが可能なように該カセット
    の表面内に位置するステーションウインドウ（２０．
    ３）と、 （ａａ４）該搬送テープを移動させること及びチップサ
    イトを該ステーションウインドウに順次に位置決めさせ
    ることを目的とするインデックス機構（３０．１ａ）を
    収容するための第１の空洞部（２０．５）と、 （ａａ５）半導体チップの裏側を押すことを目的とする
    排出機構（３０．２）、を収容するための第２の空洞部
    （２０．６）と、からなることを特徴とする、半導体チ
    ップを搬送及び試験するためのカセット。
  8. 【請求項８】 前記カセット（２０）が更に、 （ａａ１１）前記ステーションウインドウ下に位置し、
    前記ステーションウインドウに位置決めされた半導体チ
    ップが前記試験装置によって物理的に接触されるときに
    前記搬送テープを支持する剛性の裏材表面（２０．４）
    を有することを特徴とする請求項７のカセット。
  9. 【請求項９】 前記カセット（２０）の表面が、前記ス
    テーションウインドウの下流に位置する取り出し・装填
    ウインドウ（２０．８）を有し、 前記排出機構（３０．２）を収容するための前記第２の
    空洞部（２０．６）が、前記排出機構（３０．２）が前
    記取り出し・装填ウインドウ下に位置合わせされるよう
    に位置される、ことを特徴とする請求項７の装置。
  10. 【請求項１０】 前記カセット（２０）が更に、 （ａａ２１）前記予め半導体チップを載荷された搬送テ
    ープを或る位置から別の位置へ搬送するための送出容器
    からなることを特徴とする請求項７の装置。
  11. 【請求項１１】 前記搬送テープが、良いか又は悪いか
    についてまだ未知の半導体チップを含み、前記ステーシ
    ョンウインドウが、前記半導体チップの試験を可能にす
    る試験ステーションウインドウ（２０．３）である、こ
    とを特徴とする請求項７の装置。
  12. 【請求項１２】 前記搬送テープが、良いと判った半導
    体チップだけを含み、前記ステーションウインドウが、
    前記搬送テープから半導体チップを除去するために取り
    出し・装填装置へのアクセスを可能にする、ことを特徴
    とする請求項７の装置。
JP2000226700A 1999-07-27 2000-07-27 半導体チップを試験するためのシステム及びカセット Pending JP2001091583A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14576199P 1999-07-27 1999-07-27
US60534100A 2000-06-28 2000-06-28
US60/145761 2000-06-28
US09/605341 2000-06-28

Publications (1)

Publication Number Publication Date
JP2001091583A true JP2001091583A (ja) 2001-04-06

Family

ID=26843271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000226700A Pending JP2001091583A (ja) 1999-07-27 2000-07-27 半導体チップを試験するためのシステム及びカセット

Country Status (3)

Country Link
EP (1) EP1073325A3 (ja)
JP (1) JP2001091583A (ja)
KR (1) KR20010015434A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5219056B1 (ja) * 2012-09-06 2013-06-26 上野精機株式会社 テーピングユニット及び電子部品検査装置
WO2015170791A1 (ko) * 2014-05-05 2015-11-12 테크밸리 주식회사 반도체 테이프릴의 칩 카운팅방법, 그 디스플레이시스템, 칩 카운팅장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005119774A1 (en) * 2004-06-01 2005-12-15 Manufacturing Integration Technology Ltd Method and apparatus for precise marking and placement of an object
KR100823868B1 (ko) * 2006-09-01 2008-04-21 주식회사 탑 엔지니어링 마킹 장비의 테잎 이송장치 및 그 방법
DE102007006274A1 (de) * 2007-02-08 2008-08-14 Polyic Gmbh & Co. Kg Messvorrichtung mit einem Messrad
ATE540568T1 (de) * 2009-02-03 2012-01-15 Ismeca Semiconductor Holding Verfahren und vorrichtung zum füllen von trägerbändern mit elektronischen bauteilen
US8430264B2 (en) 2009-05-20 2013-04-30 The Bergquist Company Method for packaging thermal interface materials
US8205766B2 (en) 2009-05-20 2012-06-26 The Bergquist Company Method for packaging thermal interface materials
CN102773878B (zh) * 2012-07-24 2014-11-05 格兰达技术（深圳）有限公司 一种全自动ic卷带的检测方法及其检测设备
CN105635662A (zh) * 2014-11-08 2016-06-01 智比特信息技术（镇江）有限公司 一种检测用载带重封机的监视系统及其计算机监视方法
DE202016004428U1 (de) 2016-07-20 2017-10-23 Barry-Wehmiller Papersystems, Inc. Vorrichtung zum Aufbringen von Datenträgern auf eine Trägerbahn
CN116798899B (zh) * 2023-08-18 2023-12-29 弘润半导体(苏州)有限公司 一种芯片封测用列阵位置检测装置及其使用方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0281651A1 (de) * 1987-03-10 1988-09-14 Schoenelec-PFE GmbH Prüfvorrichtung für gegurtete elektronische Bauelemente
JPH0814601B2 (ja) * 1987-12-25 1996-02-14 東京エレクトロン株式会社 テープキャリヤの検査装置
US5203143A (en) * 1992-03-28 1993-04-20 Tempo G Multiple and split pressure sensitive adhesive stratums for carrier tape packaging system
WO1998012908A1 (fr) * 1996-09-17 1998-03-26 Matsushita Electric Industrial Co., Ltd. Procede et appareil pour la mise sous boitier des puces a circuit integre, et support en forme de bande conçu pour etre utilise a cet effet
US5966903A (en) * 1998-05-27 1999-10-19 Lucent Technologies Inc. High speed flip-chip dispensing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5219056B1 (ja) * 2012-09-06 2013-06-26 上野精機株式会社 テーピングユニット及び電子部品検査装置
TWI571188B (zh) * 2012-09-06 2017-02-11 上野精機股份有限公司 編帶單元及電子零件檢查裝置
WO2015170791A1 (ko) * 2014-05-05 2015-11-12 테크밸리 주식회사 반도체 테이프릴의 칩 카운팅방법, 그 디스플레이시스템, 칩 카운팅장치

Also Published As

Publication number Publication date
EP1073325A2 (en) 2001-01-31
EP1073325A3 (en) 2002-04-03
KR20010015434A (ko) 2001-02-26

Similar Documents

Publication Publication Date Title
EP3742878B1 (en) Storage device and reel storage method
KR100722185B1 (ko) 전자 디바이스 처리 시스템
US9521793B2 (en) Method and device for filling carrier tapes with electronic components
EP0476577B1 (en) Parts supply device, parts supply method and parts managing apparatus
JPH10199777A (ja) 半導体製造プロセス期間中の情報を格納するシステム、方法及び装置
CN107535083B (zh) 供料器的管理装置
JP2001091583A (ja) 半導体チップを試験するためのシステム及びカセット
EP3738908B1 (en) Storage device and storage method
JPS6412094B2 (ja)
US6861608B2 (en) Process and system to package residual quantities of wafer level packages
JPH1075092A (ja) 実装装置及び方法
US6901311B2 (en) Device for characterizing component stores and method for using said device
TWI833901B (zh) 被加工物之加工方法
JP4291633B2 (ja) 部品供給テープ接続部材，接続部材供給装置，電子回路部品供給システム，電子回路部品装着システム，部品情報付与方法および電子回路部品供給方法
JP7334064B2 (ja) 紫外線照射装置
JPH09306873A (ja) ウェーハの分割システム
JPH05198968A (ja) 電子部品集合体及び電子部品供給装置
CN213814750U (zh) 智能卡的制造系统
TW469555B (en) System and cassette for testing and transporting semiconductor chips
JP4089193B2 (ja) Ｔｃｐ用ハンドラ及び先頭ｔｃｐ検出方法
CN109884455B (zh) 承载盘组件和辨识系统
JP2500006B2 (ja) ウエハの抜取装置
JPH0658988A (ja) 半導体試験装置
JP2000275032A (ja) テープキャリア欠陥検査装置
JP2024014456A (ja) 処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040331