KR19980071417A

KR19980071417A - 반도체 디바이스 시험장치

Info

Publication number: KR19980071417A
Application number: KR1019980004747A
Authority: KR
Inventors: 히로시 오쿠다; 노리유키 이가라시; 하사오 하야마
Original assignee: 오오우라 히로시; 가부시키가이샤 아드반테스트
Priority date: 1997-02-17
Filing date: 1998-02-17
Publication date: 1998-10-26
Also published as: TW359752B; CN1192533A; JPH10227831A; DE19806564A1

Abstract

IC 패키지의 네귀퉁이에 부착하고 있는 버를 제거하여 피시험 IC를 테스트 트레이의 디바이스 수납 캐리어에 높은 위치결정 정밀도로 수납할 수 있도록한 IC 테스터를 제공한다. 로더부에 있어서 피시험 IC를 커스터머 트레이 KST로부터 테스트 트레이 TST로 옮겨 쌓을 때에 사용하는 위치수정장치(프리시이서)(305)에 1쌍의 버 제거블록(230)을 설치한다. 구체적으로는 프리사이서의 위치결정부재(330)의 좌우 양측부에, 오목부(320)의 저면의 돌출부(321)를 끼고 대향하는 한쌍의 버 제거블록(230)을 일체로 형성한다. 각 버 제거블록(230)은 한쌍의 경사면(322Y, 322Y)과 평행으로 뻗어 있는 본체 부분과 이 본체 부분의 양단부로부터 직각인 방향으로 돌출하여 오목부(320)의 확대된 귀퉁이부(320C)내로 뻗어 있는 버 제거부(231)로부터 구성되어 있다.

Description

반도체 디바이스 시험장치

본 발명은 반도체 집적회로(이하, IC라 칭함)을 비롯하는 각종의 반도체 디바이스를 시험하기 위한 반도체 디바이스 시험장치에 관하고, 상세히 말하면, 시험하여야할 반도체 디바이스(피시험 반도체 디바이스, 일반으로 DUT라 불리우는)를 테스트부에 반송하고, 동시에 시험이 끝난 반도체 디바이스를 테스트부로부터 방출하여 소정의 장소로 반송하는 반도체 디바이스 반송처리장치(일반으로 핸들러라 불리우는)를 접속한 형식의 반도체 디바이스 시험장치에 관한다.

피시험 반도체 디바이스에 소정의 패턴의 테스터 신호를 인가하여 그의 전기적 특성을 측정하는 반도체 디바이스 시험장치(일반으로 IC 테스터라 불리우는)에는 피시험 반도체 디바이스를 테스트부에 반송하고, 이 테스트부에 배치된 반도체 디바이스 시험장치의 디바이스 시험용 소켓에 피시험 반도체 디바이스를 전기적으로 및 기계적으로 접속시켜, 시험종료후, 시험이 끝난 반도체 디바이스를 테스트부로부터 소정의 장소로 반출하고, 테스트 결과의 데이터에 의거하여 시험이 끝난 반도체 디바이스를 양품, 불량품으로 분류하는 반도체 디바이스 반송처리장치(이하, 핸들러라 칭함)가 접속되어 있는 경우가 때때로 있다. 더욱 이하에 있어서는 설명을 간명하게 하기 위하여 반도체 디바이스의 대표예인 IC를 시험하기 위한 반도체 디바이스 시험장치(이하, IC 테스터라 칭함)을 예로 취하여 설명한다.

우선, 본 발명이 대상으로 하고 있는 형식의 반도체 디바이스 시험장치의 일예에 대하여 도 7 및 도 8을 참조하여 설명한다.

도 7은 수평반송식이라 불리우는 핸들러를 접속한 종래의 IC 테스터의 일예의 개략의 구성을 일부분을 사시도로서 도시하는 평면도이고, 주로 핸들러의 개략 구성을 도시하다. 이 핸들러는 고/저온에 견딜 수 있는 테스트 트레이 TST에 탑재되어 반송되어온, 예를들면 반도체 메모리와 같은 IC를 시험하는 챔버부(100)와, 이제부터 시험을 행하는 IC(피시험 IC)나, 시험이 끝난 IC를 분류하여 격납하는 IC 격납부(200)와, 사용자가 미리 사용자 트레이 또는 커스터머 트레이(이하, 커스터머 트레이라 칭함) KST에 적재한 피시험 IC를 고/저온에 견디는 테스트 트레이 TST에 전송, 다시 적재하는 로더부(300)와, 챔버부(100)에서 시험이 종료하고, 테스트 트레이 TST에 적재되어 반송되어온 시험이 끝난 IC를 테스트 트레이 TST로부터 커스터머 트레이 KST에 전송, 다시 적재하는 언로더부(400)와를 구비하고 있다. 이 언로더부(400)는 일반으로 시험결과의 데이터에 의거하여 시험이 끝난 IC를 분류하여 대응하는 커스터머 트레이에 탑재하도록 구성되어 있다.

챔버부(100)는 테스트 트레이 TST에 실린 피시험 IC에 목적으로 하는 고온 또는 저온의 온도 스트레스를 부여하는 항온조(101)와, 이 항온조(101)내에 배치되고, 온도 스트레스가 부여된 상태에 있는 IC의 전기적 시험을 실행하는 테스트부(102)와, 테스트부(102)에서의 시험이 종료한 IC로부터 항온조(101)에서 부여된 온도 스트레스를 제거하는 제열/제냉조(103)에 의하여 구성되어 있다. 테스트부(102)는 그 내부에 IC 테스터의 테스터 헤드(104)를 포함하고, 이 테스터 헤드(104)의 소켓에 전기적으로 접속케된 피시험 IC에 대하여 이 테스터 헤드(104)를 통하여 시험용의 각종 전기신호를 공급함과 동시에, 피시험 IC로 부터의 응답신호를 수신하여 IC 테스터로 보낸다. 테스트 트레이 TST는 로더부(300)→ 챔버부(100)의 항온조(101)→ 항온조(101)내의 테스트부(102)→ 챔버부(100)의 제열/제냉조(103)→ 언로더부(400)→ 로더부(300)와 순환이동된다.

제열/제냉조(103)는 항온조(101)에서 피시험 IC에 고온을 인가한 경우에는 송풍에 의하여 냉각하여 실온으로 되돌리고 언로더부(400)에 반출한다. 또 항온조(101)에서 피시험 IC에 예를들면 -30℃ 정도의 저온을 인가한 경우에는 온풍 혹은 히터 등으로 가열하고, 결로가 생기지 않을 정도의 온도로 되돌리고 언로더부(400)로 반출한다.

로더부(300)에서 피시험 IC가 실린 테스트 트레이 TST는 로더부(300)로부터 챔버부(100)의 항온조(101)로 반송된다. 항온조(101)의 온도 스트레스 부여부에는 수직반송수단이 장착되어 있고 이 수직 반송수단은 복수매(예를들면 10매)의 테스트 트레이 TST를 적층상태로 지지할 수 있도록 구성되어 있다. 도시의 예에서는 로더부(300)로 부터의 테스트 트레이는 맨 위에 지지되고, 맨 아래의 테스트 트레이는 테스트부(102)로 반출된다.

수직반송수단의 수직 하방에의 이동에 의하여 맨 위의 테스트 트레이가 맨 아래까지 순차 이동되는 사이에, 또, 테스트부(102)가 빌때까지 대기하는 사이에, 피시험 IC는 고온 또는 저온의 소정의 온도 스트레스가 부여된다. 테스트부(102)에는 그 중앙에 테스터 헤드(104)가 배치되어 있고, 항온조(101)의 온도 스트레스 부여부로부터 일매씩 반출된 테스트 트레이 TST가 테스터 헤드(104)의 위로 운반되어, 그의 테스트 트레이에 탑재된 피시험 IC내의 소정수의 피시험 IC가 테스터 헤드(104)에 장치된 IC 소켓(도시하지 않음)과 전기적으로 접속된다. 테스터 헤드(104)를 통하여 일매의 테스트 트레이 상의 모든 피시험 IC의 시험이 종료하면 테스트 트레이 TST는 제열/제냉조(103)로 반송되어 시험이 끝난 IC의 온도 스트레스가 제거되어 IC의 온도를 실온으로 되돌리고, 언로더부(400)로 배출한다.

제열/제냉조(103)도 상기 항온조(101)의 온도 스트레스 부여부와 꼭같이 수직반송수단을 구비하여 있고 이 수직반송수단에 의하여 복수매(예를들면 10매)의 테스트 트레이 TST를 적층상태로 지지할 수 있도록 구성되어 있다. 도시의 예에서는 테스트부(102)로 부터의 테스트 트레이가 가장 아래로 지지되어, 가장 위의 테스트 트레이가 언로더부(400)로 배출된다. 수직반송수단의 수직방향 상방에의 이동에 의하여 가장 아래의 테스트 트레이가 가장 위까지 순차 이동되는 사이에 시험이 끝난 IC는 그의 온도 스트레스가 제거되어 외부온도(실온)으로 되돌려진다.

언로더부(400)로 배출된 테스트 트레이 TST상의 시험이 끝난 IC는 테스트 트레이로부터 시험결과의 카테고리 마다 분류되어 대응하는 커스터머 트레이 KST에 전송, 격납된다. 언로더부(400)에서 빈 것으로된 테스트 트레이 TST는 로더부(300)에 반송되어, 여기서 커스터머 트레이 KST로부터 다시 피시험 IC가 전송, 적재된다. 이하, 꼭같은 동작을 반복하는 것으로 된다.

IC 격납부(200)에는 피시험 IC를 탑재한 커스터머 트레이 KST를 수용하는 피시험 IC 스토커(201)와, 시험의 결과에 따라 카테고리 마다 분류된 시험이 끝난 IC를 탑재한 커스터머 트레이 KST를 수용하는 시험이 끝난 IC 스토커(202)가 설치되어 있다.

이들 피시험 IC 스토커(201) 및 시험이 끝난 IC 스토커(202)는 커스터머 트레이를 적층상태에서 수용할 수 있도록 구성되어 있다.

피시험 IC 스토커(201)에 적층상태에서 수용된 피시험 IC를 탑재한 커스터머 트레이 KST는 상부의 트레이로부터 순차 로더부(300)로 운반되어, 로더부(300)에 있어서 커스터머 트레이 KST로부터 로더부(300)에 정지하고 있는 테스트 트레이 TST에 피시험 IC를 옮겨 쌓는다. 더욱, 피시험 IC 스토커(201) 및 시험이 끝난 IC 스토커(202)의 각각은 같은 형상 및 구조를 갖는 것으로도 좋다.

도 7에 도시하는 예에서는 시험이 끝난 IC 스토커(202)로서 8개의 스토커 STK-1, STK-2,... STK-8을 준비하고, 시험결과에 따라 최대 8개의 카테고리로 분류하여 격납할 수 있도록 구성되어 있다. 이는 시험이 끝난 IC를 양품과 불량품으로 분별하는 외에 양품중에서도 동작속도가 고속인 것, 중속인 것, 저속인 것, 혹은 불량품 중에서도 재시험이 필요한 것 등으로 분류할 수 있기 때문이다.

분류 가능한 카테고리의 최대가 8종류라 하더라도, 도시의 예에서는 언로더부(400)에는 4매의 커스터머 트레이 KST밖에 배치할 수가 없다. 이 때문에 언로더부(400)에 배치되어 있는 커스터머 트레이 KST에 할당된 카테고리 이외의 카테고리로 분류되는 시험이 끝난 IC 소자가 발생한 경우에는 언로더부(400)로부터 1매의 커스터머 트레이 KST를 IC 격납부(200)로 되돌리고, 이에 대신하여 새로일 발생한 카테고리의 시험 끝난 IC 소자를 격납하여야할 빈 커스터머 트레이 KST를 IC 격납부(200)의 빈 트레이 스토커(206)(빈 커스터머 트레이 KST를 수용하는 스토커)로부터 언로더부(400)로 전송하고, 그의 IC 소자를 격납한다라는 절차를 취하고 있다.

도 8은 테스트 트레이 TST의 일예의 구조를 도시한다. 테스트 트레이 TST는 4각형 프레임(12)에 복수의 쐐기(13)가 평행 동시에 등간격으로 형성되어 있고, 이들 쐐기(13)의 양측, 및 쐐기(13)와 대향하는 프레임(12)의 변(12a, 12b)에 각각 복수의 장착편(14)이 등간격으로 돌출형성되어 있다. 각 쐐기(13)의 양측의 장착편(14)은 한쪽측의 장착편(14)이 반대측의 장착편(14)의 중간에 위치하도록 형성되어 있고, 꼭같이 프레임(12)의 변(12a, 12b)의 장착편(14)은 대향하는 쐐기(13)의 장착편(14)의 중간에 위치하도록 형성되어 있다. 이들 대향하는 쐐기(13)의 공간 및 쐐기(13)와 대향하는 변(12a, 12b)과의 사이의 공간에 각각 다수개의 디바이스 수납 캐리어(이 기술분야에서는 트레이 인서트 혹은 단순히 인서트라 불리운다)(16)가 병렬상태로 수납된다.

각 디바이스 수납 캐리어(16)는 이들 공간에 있어서 위치가 어긋나고 있는 비스듬히 대향하는 2개의 장착편(14)을 대각선 방향의 각부에 포함하는 하나의 직사각형의 구획인 캐리어 수납부(15)에 수납된다. 따라서, 도시의 예에서는 각 쐐기(13)의 한쪽측에 16개의 장착편(14)이 형성되어 있으므로, 상기 각 공간에 16개의 캐리어 수납부(15)가 형성되어 16개의 디바이스 수납 캐리어(16)가 장치된다. 도시의 예에서는 4개의 공간이 있으므로 디바이스 수납 캐리어(16)는 하나의 테스트 트레이 TST에 16×4개 합계로 64개, 장치할 수가 있다. 각 디바이스 수납 캐리어(16)는 2개의 장착편(14)에 파스너(17)에 의하여 장치된다.

디바이스 수납 캐리어(16)의 외형은 동일 형상, 동일 치수를 하고 있고, 그의 중앙부에 IC 소자를 수납하는 IC 수용부(19)가 형성되어 있다. 이 IC 수용부(19)의 형상 및 치수는 수용하는 IC 소자의 형상 및 치수에 따라 결정된다. IC 수용부(19)의 외형은 캐리어 수납부(15)의 대향하는 장착편간의 공간에 헐겁게 끼움하는 치수로 선택되어 있고, IC 수용부(19)의 양단부에는 장착편(14)상에 배치되는 돌출부가 각각 설치되어 있다. 이들 양 돌출부에는 파스너(17)가 삽통되는 장착용의 구멍(21)과 위치결정용 핀이 삽입되는 구멍(22)이 각각 형성되어 있다.

로더부(300)에 있어서 커스터머 트레이 KST로부터 테스트 트레이 TST에 IC를 전송하는 IC 반송수단으로서는 도 9에 도시하는 바와 같이, 로더부(300)의 상부에 IC 테스터의 전후방향(도면에서 상하방향, 이 방향을 Y방향으로 한다)에 연재하도록 가설된 대향하는 평행한 2개의 Y방향레일(301, 301)과 이들 2개의 Y방향레일(301, 301) 사이에, 이들과 대략 직각을 이루는 방향으로 가설되어, Y방향으로 이동가능하게 그의 양단부가 이들 2개의 레일(301)에 지지된 가동아암(302)과 이 가동아암(302)의 뻗어 있는 방향에 따라서, 테스터의 좌우방향(도면에 있어서도 좌우방향, 이 방향을 X방향으로 한다)으로 이동가능하게 가동아암(302)에 지지된 가동헤드(이 기술분야에서는 픽 앤드 플레이스 헤드라 불리우고 있다)(303)에 의하여 구성되는 X-Y 반송장치(304)을 사용할 수가 있다.

상기 구성에 의하면, 가동헤드(303)는 테스트 트레이(TST)와 커스터머 트레이 KST와의 사이들 Y방향으로 왕복이동할 수가 있고, 동시에 가동아암(302)에 의하여 X방향으로 왕복이동할 수가 있다.

가동헤드(303)의 하면에는 IC 흡착 패드(306)가 상하방향(도면에서 지면을 직각으로 관통하는 방향, 이 방향을 Z방향으로 한다)으로 이동가능하게 장착되어 있고 가동헤드(303)의 X-Y 방향이동과 이의 흡착패드(306)의 Z방향에의 이동에 의하여 커스터머 트레이 KST에 적재된 IC에 흡착패드(306)가 맞닿음하고, 통상은 진공흡인 작용에 의하여 IC를 흡착, 보유하여 커스터머 트레이 KST로부터 테스트 트레이 TST에 IC를 반송한다.

흡착 패드(306)는 한번에 반송하는 IC의 개수에 따른 개수가 가동헤드(303)에 장착된다. 이 예에서는 가동헤드(303)에 8개의 흡착 패드가 장착되고, 한번에 8개의 IC를 커스터머 트레이 KST로부터 테스트 트레이 TST에 반송할 수 있도록 구성되어 있다.

더욱더, 커스터머 트레이 KST의 정지위치와 테스트 트레이 TST의 정지위치와의 사이에는 프리사이서라 불리우는 IC의 위치를 바르게 규정하기 위한 위치수정장치(305)가 설치되어 있다. 이 위치수정장치(이하, 프리사이서라 칭함)(305)는 소정 개수의 위치결정부재(330)를 구비하고, 각 위치결정부재(330)는 비교적 깊은 오목부를 갖고, 이 오목부내에 흡착패드(306)에 흡착되어 테스트 트레이 TST로 반송되는 IC가 일단 떨어 뜨려진다. 후술하는 바와같이, 오목부의 둘레 가장자리는 경사면으로 둘러쌓여지고, 이 경사면에 의하여 IC의 낙하 위치가 규정된다. 프리사이서(305)에 의하여 8개의 IC의 상호의 위치를 정확히 규정한 후, 이들 위치가 규정된 IC를 다시 흡착패드(306)로 잡고, 테스트 트레이 TST에 반송한다.

이와같은 프리사이서(305)를 설치하는 이유는 커스터머 트레이 KST에서는 IC를 보유하는 (유지하는) 오목부는 IC의 형상 보다도 비교적 크게 형성되어 있고, 이 때문에, 커스터머 트레이 KST에 적재되어 있는 IC의 위치에는 큰 분산이 있고, 이 상태에서 흡착 패드로 흡착한 IC를 직접 테스트 트레이 TST에 반송하면, 테스트 트레이 TST에 장치된 디바이스 수납 캐리어(인서트)(16)의 IC 수용부(19)에 직접 떨어 뜨릴 수 없는 IC가 존재하는 것으로 된다. 이 때문에 프리사이서(305)를 설치하고 이 프리사이서(305)로 테스트 트레이 TST에 장착된 디바이스 수납 캐리어(16)의 배열 정밀도에 피시험 IC의 배열 정밀도을 맞추도록 하고 있다.

더욱, 언로더부(400)에도 로더부(300)에 설치된 X-Y 반송장치(304)와 동일 구조의 X-Y 반송장치(도시하지 않음)가 2조 설치되고, 이들 X-Y 반송장치에 의하여 언로더부(400)에 반출된 테스트 트레이 TST로부터 시험이 끝난 IC를 대응하는 커스터머 트레이 KST로 옮겨 쌓을 수 있게 하고 있다.

상술한 바와 같이 로더부(300)에 있어서 피시험 IC를 커스터머 트레이 KST로부터 테스트 트레이 TST로 옮겨 쌓아서 테스트부(102)(챔버부 101)로 반송하고, 시험은 행하는 상기한 수평 반송방식의 핸들러를 장착한 IC 테스터에서는 커스터머 트레이 KST의 정지위치와 테스트 트레이 TST의 정지위치와의 사이에 프리사이서(305)를 설치하고, 이 프리사이서(305)로 피시험 IC의 배열 정밀도를 테스트 트레이 TST에 장착된 디바이스 수납 캐리어(16)의 배열 정밀도에 따라서, IC 수용부(19)의 배열 정밀도에 맞춘 후에, 테스트 트레이 TST의 디바이스 수납 캐리어(16)에 로딩하도록 하고 있다.

프리사이서(305)는 이 예에서는 한번에 8개의 피시험 IC의 위치결정을 행하므로, 도 9에 도시하는 바와 같이 8개의 위치결정 부재(330)를 구비하고 있다. 다음에 위치결정부재(330)의 일예에 대하여 도 10∼도 12를 참조하여 설명한다.

도 10은 프리사이서(305)에 장착되는 위치결정부재(330)의 일예를 확대하여 도시하는 평면도, 도 11은 도 10을 11-11선에 따라 절단하고, 화살표 방향으로 본 종단면도, 도 12는 도 10을 12-12선에 따라 절단하고, 화살표 방향으로 본 횡단면도이다. 도시의 위치결정부재(330)는 이 예에서는 평면 직사각형의 패키지의 대향하는 2개의 장변에서 단자가 도출되어 있는 IC의 위치결정을 행하기 위한 것이다.

위치결정부재(330)는 피시험 IC를 수용하는 평면 대략 직사각형의 비교적 깊은 오목부(320)를 갖는다. 이 오목부(320)는 그 장변에 따르는 방향(도면에서 상하방향)의 길이가 수납되는 피시험 IC의 패키지의 장변의 길이와 대략 같게 되도록, 또, 그의 단변에 따르는 방향(도면에서 좌우방향)의 길이가 피시험 IC의 패키지의 양장변에서 도출된 단자의 최외단간의 평면상에서의 길이(패키지의 단변의 길이에 양측의 단자의 돌출길이를 더한 길이)와 대략 같게 되도록 설정되어 있다.

오목부(320)의 네귀퉁이(320C)는 외측으로 확대하여 있고, 그결과, 피시험 IC가 이의 오목부(320)로 떨어뜨러졌을 때에 그의 직사각형의 패키지의 네귀퉁이는 헐겁게 끼운상태(오목부 320의 벽면에 접촉하지 않는 상태)로 된다. 또, 오목부(320)의 직사각형의 저면은 그의 양장변에 따르는 옆 가장자리부(320Z)을 남기고 상방으로 돌출한 돌출부(321)로 되어 있다. 이 돌출부(321)는 수납되어 있는 피시험 IC의 패키지에 의존하여 그 높이가 변화할 수 있다. 오목부(320)의 옆가장자리부(320Z)는 대응하는 상부 및 하부의 확대부분(320C)과 각각 연통하여 있다.

도 12에서 이해될 수 있는 바와 같이, 피시험 IC가 오목부(320)내로 떨어뜨러졌을 때에 패키지의 하면이 돌출부(321)에 의하여 지지되므로, 패키지의 단자는 오목부(320)의 양측 가장자리부(320Z)내로 수납되고, 이들 단자가 양측 가장자리부(320Z)의 저면에 의하여 여분의 가압력을 받지 않도록 되어 있다.

더욱더, 오목부(320)의 둘레 가장자리는 양단변측의 대향하는 1쌍의 경사면(322X, 322X)과 양장변측의 대향하는 1쌍의 경사면 322Y, 322Y에 의하여 네귀퉁이를 제외하고, 둘러쌓여 있다. 따라서, 도 12에 화살표로 도시하는 위치 근방에 있어서 흡착패드(306)의 흡인을 해제하고, 흡착패드(306)로부터 IC를 낙하시키면, IC는 이들 경사면(322X, 322Y)에 안내되어 오목부(320)내로 끼워맞춤하고, IC의 위치가 규정되는 것으로 된다.

구체적으로 설명하면 오목부(320)내로 떨어뜨러져 있는 IC는 그의 단자핀 선단이 한쌍의 경사면(322Y, 322Y)에 접촉하고, 동시에 IC 패키지의 단자핀이 도출되어 있지 않는 양단변측의 끝 가장자리가 한쌍의 경사면(322X, 322X)에 접촉하고, 이들 경사면에 안내되면서 강하하여, IC 패키지의 하면이 오목부(320)의 저면의 돌출부(321)에 적정하게 맞닿음하여 정지한다. IC 패키지의 하면이 저면 돌출부(321)에 맞닿음하여 정지하였을 때, IC의 위치는 오목부(320)의 장변측의 한쌍의 경사면(322Y) 및 단변측의 경사면(322X)에 의하여 규제되어, 적정한 위치 및 자세로 설정된다. 따라서, 이 IC를 그대로 흡착패드(306)이 흡착하여 반송하고, 테스트 트레이 TST의 디바이스 수납 캐리어(16)에 로딩하면 디바이스 수납 캐리어(16)에 대하여 IC는 적정히 로딩되는 것으로 된다.

다음에, 도 13을 참조하여 테스트 트레이 TST의 디바이스 수납 캐리어(16)에 대하여 구체적으로 설명한다. 더욱더, 도 8과 대응하는 부분, 소자에는 동일부호를 붙여 도시하고, 필요가 없는한 그들의 설명을 생략한다.

디바이스 수납 캐리어(16)의 IC 수용부(19)는 수납하는 피시험 IC의 패키지의 형상에 대응한 형상을 갖는다. 상기한 바와 같이 IC 패키지가 평면 직사각형이고, 동시에 이 패키지의 대향하는 2개의 장변으로부터 단자가 도출되어 있는 경우에는 도 13에 도시하는 바와같이, IC 수용부(19)는 평면 직사각형의 오목부이고, 그 장변에 따르는 방향(도면에서 상하방향)의 길이가 패키지의 장변의 길이와 대략 같게 설정되어, 그 단변에 따르는 방향(도면에 있어서 좌우방향)의 길이가 패키지의 양 장변에서 도출된 단자의 최외단간의 평면상에서의 길이(패키지의 단변의 길이에 양측의 단자의 돌출 길이를 더한 길이) 보다 약간 길게되도록 설정되어 있다. 즉, 각 장변에서 도출되어 있는 단자의 최외단이 IC 수용부(19)의 벽면과 접촉하지 않도록 치수로 선정되어 있다.

IC 수용부(19)내에서의 IC 패키지의 위치결정은 IC 수용부(19)의 저면의 IC 패키지의 네귀퉁이와 대응하는 위치에 일체로 형성되어, 상방으로 소정의 길이 돌출하는 예를들면 각주상부재와 같은 4개의 가이드부재(312)에 의하여 행해진다. 이들 4개의 가이드부재(312)는 IC 패키지로부터 도출된 단자에는 맞닿음하지 않도록 형성되어 있다. 즉, 각 장변측의 대향하는 2개의 가이드부재 간에 IC 패키지의 각 장변에서 도출된 단자가 가압되도록 되어 있다.

프리사이서(305)의 위치결정부재(330)에 의하여 IC의 배열 정밀도를 테스트 트레이 TST의 IC 수용부(19)의 배열 정밀도에 맞춘 후, 이의 적정한 위치 및 자세에 수정된 IC는 그 상태 대로 흡착 패드(306)에 의하여 흡착, 보유되어 테스트 트레이 TST의 IC 수용부(19)의 상부에 반송되어 뒤이어 소정의 위치까지 강하된 후, 대응하는 IC 수용부(19)내로 떨어 뜨러진다. 떨어 뜨러진 IC는 IC 수용부(19)의 4개의 가이드부재(312)에 의하여 안내되어 IC 수용부(19)내를 강하하여 IC 패키지의 하면이 IC 수용부(19)의 저면에 맞닿음함으로서 적정한 위치 및 자세로 로딩되는 것으로 된다.

이와 같이, 한번에 8개씩 피시험 IC를 커스터머 트레이 KST로부터 프리사이서(305)를 통하여 테스트 트레이 TST로 반송하고, 커스터머 트레이 KST로부터 테스트 트레이 TST로 피시험 IC를 옮겨 쌓는 작업을 반복함으로서, 커스터머 트레이 KST가 빈 것으로 된 경우에는 다음의 커스터머 트레이 KST를 로더부의 소정위치로 반송하여 상기 작업을 반복하고, 또, 테스트 트레이 TST의 IC 수용부(19)가 IC로 적재된 경우에는 다음의 테스트 트레이 TST를 로더부의 소정의 위치로 반송하여 상기 작업을 반복하는 것으로 된다.

상술한 바와 같이, 피시험 IC와 가동헤드(303)의 8개의 흡착패드(306)와의 사이의 상호 위치 관계를 프리사이서(305)에 의하여 적정한 위치로 수정하는 경우에, 피시험 IC의 단자핀 선단 혹은 최외단이 양장변측의 대향하는 한쌍의 경사면 (322Y)과 맞닿음함으로서, 또, IC 패키지의 양단변측의 끝 가장자리가 양단변측의 대향하는 한쌍의 경사면(322X)과 맞닿음함으로서 안내되면서 피시험 IC는 오목부(320)내를 강하하고, IC의 하면이 오목부(320)의 저면의 돌출부(321)에 접촉함으로서 적정한 위치로 위치 결정된다. 이 경우, 상기한 바와같이, IC 패키지의 네귀퉁이는 위치결정의 대상에서 제외되어 있다. 즉, 프리사이서(305)에 있어서는 IC 패키지의 외측형상을 위치결정의 기준으로서 IC의 위치를 규제하고 있지만, IC 패키지의 네귀퉁이는 규제의 대상에서 제외되고 있다.

따라서, IC 패키지의 네귀퉁이에 외측으로 돌출하는 버가 있더라도, 프리사이서(305)에 있어서는 IC의 위치가 바르게 설정되는 것으로 된다. IC 패키지의 네귀퉁이에 외측으로 돌출하는 버가 있는 것은 위치결정의 기준으로 되어야할 IC 패키지의 외측형상이 변화한 것으로 되지만, 프리사이서(305)에서는 무시된다.

이에 대하여, 도 13을 참조하여 위에서 설명한 테스트 트레이 TST에 있어서는 디바이스 수납 캐리어(16)의 IC 수용부(19)에 대한 최종적인 IC의 위치결정의 기준은 상술한 바와 같이 IC 패키지의 네귀퉁이의 각부이다. 따라서, 프리사이서(305)에 의하여 IC의 위치 및 자세가 적정하게 규제되어 있다하더라도, 예를들면 IC 패키지의 네귀퉁이에 상술한 바와 같이 버가 있으면, 이들 버가 IC 수용부(19)의 4개의 가이드부재(312)의 어느 것인가 하고 걸어맞춤 또는 맞닿음하여 패키지가 경사한 상태로 된다. 이 때문에, IC 수용부(19)내로 IC를 적정하게 안내하여 로딩할 수 없게 된다. 즉 로딩 미스가 발생한다.

현실로, IC 패키지의 네귀퉁이에 버가 형성되는 일은 때때로 있다. IC 패키지의 버가 IC 수용부(19)의 4개의 가이드부재(312)의 어느 것인가 하고 걸어맞춤 또는 맞닿음하여 패키지가 경사한 상태에 있음에도 불구하고, IC를 무리하여 IC 수용부(19)내로 로딩하면(밀어넣음), 테스트 트레이 TST의 디바이스 수납 캐리어(16)를 파손할 염려나 IC의 단자핀이 변형할 염려가 있다.

본 발명의 목적은 피시험 반도체 디바이스를 테스트 트레이의 디바이스 수납 캐리어에 높은 정밀도로 로딩할 수 있는 반도체 디바이스 시험장치를 제공하는 것이다.

도 1은 본 발명에 의한 반도체 디바이스 시험장치의 1실시예에 있어서 사용된 위치수정장치(프리사이서)의 위치결정부재의 하나를 확대하여 도시하는 평면도이다.

도 2는 도 1을 2-2선에 따라 절단하고 화살표 방향에서 본 단면도이다.

도 3은 도 1을 3-3선에 따라 절단하고, 화살표 방향에서 본 단면도이다.

도 4는 도 1의 일부분을 더욱더 확대하여 도시하는 평면도이다.

도 5는 도 4를 5-5선에 따라 절단하고, 화살표 방향에서 본 단면도이다.

도 6은 도 4를 6-6선에 따라 절단하고, 화살표 방향에서 본 단면도이다.

도 7은 종래의 반도체 디바이스 시험장치의 일예의 개략 구성을 도시하는 일부분을 사시도로 하여 도시하는 평면도이다.

도 8은 반도체 디바이스 시험장치에 사용되는 테스트 트레이의 일예를 도시하는 사시도이다.

도 9는 도 7에 도시하는 반도체 디바이스 시험장치의 로더부의 개략 구성을 도시하는 평면도이다.

도 10은 도 7에 도시하는 반도체 디바이스 시험장치에 있어서 사용된 위치수정장치(프리사이서)의 위치결정부재의 하나를 확대하여 도시하는 평면도이다.

도 11은 도 10을 11-11선에 따라 절단하고, 화살표 방향에서 본 단면도이다.

도 12는 도 10을 12-12선에 따라 절단하고, 화살표 방향에서 본 단면도이다.

도 13은 도 8에 도시하는 테스트 트레이에 장착되는 디바이스 수납 캐리어(인서트)의 하나를 확대하여 도시하는 평면도이다.

본 발명의 일면에 있어서는 시험하여야할 반도체 디바이스를 테스트부로 반송하고, 동시에 시험이 끝난 반도체 디바이스를 테스트부로부터 반출하여 소정의 장소에 반송하는 반도체 디바이스 반송처리장치를 접속한 형식의 반도체 디바이스 시험장치에 있어서, 반도체 디바이스를 수납하는 패키지의 외측에 부착하고 있는 버를 제거하는 버 제거수단을 갖는 위치수정수단을 구비하는 반도체 디바이스 시험장치가 제공된다.

상기 위치수정수단은 반도체 디바이스를 수납하여 위치결정하기 위한, 평면이 대략 사각형의 오목부가 형성되어 있는 적어도 하나의 위치결정부재를 구비하여 있고, 상기 버 제거수단은 상기 오목부의 네귀퉁이내에 약간 돌출하는 버 제거 단부를 갖고 있다.

또, 상기 버 제거단부의 선단은 평면에서의 형상이 직각으로 되어 있고, 상기 오목부의 둘레 가장자리에는 반도체 디바이스를 안내하기 위한 경사한 안내부가 형성되어, 상기 버 제거단부의 높이는 상기 경사한 안내부의 아래 가장자리의 근방의 높이에 대응하는 높이로 설정되어 있다.

본 발명에 의하면 로더부에 있어서 피시험 반도체 디바이스를 커스터머 트레이로부터 테스트 트레이로 옮겨 쌓는 경우에 사용되는 반도체 디바이스의 위치를 수정하는 위치수정수단에 디바이스 패키지의 버를 제거하는 수단을 설정하여, 반도체 디바이스의 패키지의 외측, 특히 귀퉁이부에 부착하고 있는 버를 적극적으로 제거한 후 반도체 디바이스를 테스트 트레이에 로딩한다. 따라서, 테스트 트레이의 디바이스 수납 캐리어에 반도체 디바이스를 상기 적정히 안내하여 로딩할 수가 있어 로딩 미스의 발생을 방지할 수가 있다. 또, 테스트 트레이의 디바이스 수납 캐리어를 파손하거나 반도체 디바이스의 단자핀이 변형할 염려가 없으므로, 반도체 디바이스의 위치결정 정밀도를 향상할 수가 있다.

이하, 본 발명에 의한 반도체 디바이스 시험장치의 일실시예에 대하여 도 1∼도 6을 참조하여 상세히 설명한다. 더욱, 설명을 간단하게 하기 위하여 이하에 있어서는 본 발명을 반도체 디바이스의 대표예인 IC를 시험하기 위한 반도체 디바이스 시험장치, 즉, IC 테스터에 적용한 경우를 예로들어 설명하지만, 본 발명이 IC 이외의 반도체 디바이스를 시험하는 반도체 디바이스 시험장치에도 꼭같이 적용할 수 있어, 꼭같은 작용효과를 기대할 수 있는 것을 말할 것도 없다. 본 발명은, 로더부에 있어서 피시험 반도체 디바이스(IC)를 커스터머 트레이로부터 테스트 트레이에 옮겨 쌓을 경우에 반도체 디바이스(IC)의 위치를 적정하게 수정하기 위하여 사용되는 이 기술분야예서는 프리사이서라 불리우는 위치수정장치에 특징이 있으므로, 이하에 있어서는 이 프리사이서를 중심으로 본 발명을 설명하는 것으로 한다.

도 1∼도 3은 본 발명에 의한 반도체 디바이스 시험장치의 일실시예에 있어서 사용된 프리사이서의 위치결정부재의 하나를 확대하여 도시하는 평면도 및 단면도이고, 도 4∼도 6은 도 1∼도 3을 확대한 평면도 및 단면도이다. 더욱 도 1∼도 6에 있어서 도 11∼도 13과 대응하는 부분, 부재에는 동일부호를 붙여 도시하고, 필요가 없는한 이들의 설명을 생략한다.

도 1∼도 6에 도시하는 위치결정부재(330)도, 도 11∼도 13에 도시하는 위치결정부재(330)와 꼭같이, 평면 직사각형의 패키지의 대향하는 2개의 장변으로부터 단자가 도출되어 있는 IC의 위치결정을 행하기 위한 것으로, 피시험 IC를 수용하는 평면 대략 직사각형의 비교적 깊은 오목부(320)를 갖는다. 이 오목부(320)는 그의 장변에 따르는 방향(도면에서 상하방향)의 길이가 수납되는 피시험 IC의 패키지의 장변의 길이와 대략 같게되도록, 또, 그의 단변에 따르는 방향(도면에서 좌우방향)의 길이가 피시험 IC의 패키지의 양장변에서 도출된 단자의 최외단간의 평면상에서의 길이(패키지의 단변의 길이에 양측의 단자의 돌출길이를 가한 길이)와 대략 같게되도록 설정되어 있다.

또, 오목부(320)의 네귀퉁이(320C)는 외측으로 확대하여 있고, 피시험 IC가 이 오목부(320)로 떨어뜨러졌을 때에 그의 직사각형의 패키지의 네귀퉁이는 헐겁게 끼워진 상태(오목부 320의 벽면에 접촉하지 않는 상태)로 된다. 오목부(320)의 직사각형의 저면은 그의 양장변에 따르는 옆 가장자리부를 남겨 상방으로 돌출한 돌출부(321)로 되어 있다. 더욱 오목부(320)의 둘레 가장자리는 양단변측의 대향하는 한쌍의 경사면(322X, 322X)와 양장변측의 대향하는 한쌍의 경사면(322Y, 322Y)에 의하여 네귀퉁이를 제외하고, 둘러 쌓이고 있다.

본 발명에 있어서는 위치결정부재(330)의 좌우 양측부에 돌출부(321)를 끼고 대향하는 한쌍의 버 제거블록(230, 230)이 일체로 형성되어 있다. 이들 버 제거블록(230)은 한쌍의 경사면 322Y, 322Y과 평행으로 뻗어 있는 본체부분과 이들 본체 부분의 양단부로부터 직각인 방향으로 돌출하여 오목부(320)의 확대한 귀퉁이부(320C)내로 뻗어 있는 버 제거부(231, 231)로 구성되어 있다.

각 버 제거블록(230)의 본체부분의 길이방향(도면에 있어서 상하방향)의 길이는 피시험 IC의 패키지의 단자핀이 도출되어 있는 부분의 길이와 거의 같게 되도록 설정되어, 동시에 피시험 IC가 오목부(320)내로 수납되었을 때에 본체 부분이 패키지의 단자핀과 대향하는 위치에 형성된다. 즉, IC 패키지의 장변의 길이 보다 단자핀이 도출되어 있지 않는 상하 부분의 길이 만큼 짧게 되어 있다. 따라서 버 제거 블록(230)의 본체 부분의 길이방향의 상단 및 하단에서 직각인 방향으로 돌출하여 직사각형의 오목부(320)의 장변의 상단 및 하단에 까지 뻗어 있는 버 제거부(231)는 IC가 오목부(320)내로 수납되었을 때에 패키지의 단자핀과 걸어맞춤하지 않는 위치에 있다.

상기 버 제거부(231)의 직사각형의 오목부(320)의 장변의 상단 및 하단에 까지 뻗어 있는 부분은 IC 패키지의 네귀퉁이에 형성되는 버를 제거하도록 기능하는 버 제거단부(232)로 된다. 이 버 제거단부(232)는 이 예에서는 평면에 있어서, 직각인 형상을 갖고, 그 높이는 양단변측의 한쌍의 경사면(322X) 및 양장변측의 한쌍의 경사면(322Y)의 하단부(기부)의 높이와 대략 같은 높이로 되어 있다.

상술한 바와같이 각 버 제거단부(232)는 오목부(320)의 확대한 네귀퉁이부(320C)내로 돌출하고 있지만, 이 돌출의 정도는 IC 패키지의 네귀퉁이의 어느 것에도 버가 존재하지 않는 경우에는 오목부(320)내로 떨어뜨러진 IC는 그의 단자핀 선단이 한쌍의 경사면(322Y, 322Y)에 접촉하고, 동시에 IC 패키지의 단자핀이 도출되어 있지 않는 양단변측의 끝 가장자리가 한쌍의 경사면(322X, 322X)에 접촉하고, 이들 경사면에 안내되면서 강하하여, IC 패키지의 하면이 오목부(320)의 저면의 돌출부(321)에 적정하게 맞닿음하여 정지할 수가 있고, 이에 대하여 IC 패키지의 네귀퉁이의 어느 것인가에 버가 존재하는 경우에는 이 버가 버 제거단부(232)에 걸어맞춤하여 IC를 적정하게 오목부(320)내로 떨어뜨릴 수 없을 정도로 설정된다. 이는 설계에 의하여 적당히 설정된다.

따라서, 상기 구성의 프리사이서(305)에 의하더라도, IC 패키지의 네귀퉁이의 어느 것에도 버가 형성되어 있지 않는 경우에는 IC의 하면이 오목부(320)의 저면의 돌출부(321)에 적정하게 맞닿음하여 정지하므로, IC는 오목부(320)의 한쌍의 경사면(322Y) 및 한쌍의 경사면(322X)에 의하여 규정되는 적정한 위치 및 자세로 수정되는 것으로 된다.

이에 대하여, IC 패키지의 네귀퉁이의 어느 것인가 버가 형성되어 있는 경우에는 이 IC가 오목부(320)내로 떨어뜨러지면, 그의 단자핀 선단이 한쌍의 경사면(322Y, 322Y)에 접촉하고, 동시에 IC 패키지의 단자핀이 도출되어 있지 않는 양단변측의 끝 가장자리가 한쌍의 경사면(322X, 322X)에 접촉하고, 이들 경사면에 안내되면서 강하하지만, 네귀퉁이에 형성되어 있는 버가 버 제거부(231)의 버 제거단부(232)에 걸어맞춤하여 그 이상 강하할 수가 없다.

본 발명에서는 IC를 흡착반송하는 가동아암(303)의 흡착패드(306)가 버 제거단부(232)에 걸어맞춤한 IC 패키지의 상면에서 압력을 가할 수 있도록 구성되어 있다. 즉, IC 패키지의 네귀퉁이에 형성되어 있는 버가 버 제거부(231)의 버 제거단부(232)에 걸어맞춤한 상태에서 IC 패키지의 하면에 오목부 저면의 돌출부(321)에 맞닿음할 때까지, 혹은 약간 자기 앞까지, 가동아암(303)의 흡착패드(306)에 의하여 IC의 상면을 가압할 수 있도록 구성되어 있다. 이 흡착 패드(306)의 가압력에 의하여 IC 패키지의 네귀퉁이에 버는 버 제거단부(232)에 의하여 파괴된다. 이로서 IC는 오목부(320)의 저면까지 도달하고, IC의 하면이 오목부 저면의 돌출부(321)에 적정하게 맞닿음하여 정지하므로, IC는 오목부(320)의 한쌍의 경사면(322Y) 및 한쌍의 경사면(322X)에 의하여 규정되는 적정한 위치 및 자세로 수정되는 것으로 한다.

패키지의 네귀퉁이의 버가 제거되고, 동시 위치 및 자세가 적정히 수정된 IC는 다시 흡착패드(306)에 흡착되어 반송되고, 테스트 트레이 TST의 디바이스 수납 캐리어(16)에 로딩된다.

이상의 설명에서 명백한 바와 같이, 본 발명에 의하면, IC를 테스트 트레이의 디바이스 수납 캐리어에 로딩함에 앞서서, 버 제거 블록을 사용하여 IC 패키지의 외측, 특허 귀퉁이부에 형성 또는 부착하고 있는 버를 적극적으로 제거하도록 하였으므로, 테스트 트레이의 디바이스 수납 캐리어에 IC를 상시 적정하게 안내하여 로딩할 수가 있다. 따라서, 로딩 미스의 발생을 방지할 수가 있다.

또 테스트 트레이 TST의 디바이스 수납 캐리어를 파손하거나, IC의 단자핀이 변형할 염려가 없으므로, IC의 위치결정 정밀도를 향상할 수 있다라는 이점도 있다.

Claims

시험하여야할 반도체 디바이스 테스트부에 반송하고, 동시에 시험이 끝난 반도체 디바이스를 테스트부로부터 반출하여 소정의 장소로 반송하는 반도체 디바이스 반송처리장치를 접속한 형식의 반도체 디바이스 시험장치에 있어서,

반도체 디바이스를 수납하는 패키지의 외측에 부착하고 있는 버를 제거하는 버 제거 수단을 갖는 위치수정수단을 구비하는 것을 특징으로 하는 반도체 디바이스 시험장치.
제 1 항에 있어서, 상기 위치수정수단은 반도체 디바이스를 수납하여 위치결정하기 위한, 평면이 대략 사각형의 오목부가 형성되어 있는 적어도 하나의 위치결정 부재를 구비하여 있고, 상기 버 제거수단은 상기 오목부의 네귀퉁이내에 약간 돌출하는 버 제거단부를 갖고 있는 것을 특징으로 하는 반도체 디바이스 시험장치.
제 2 항에 있어서, 상기 버 제거단부의 선단은 평면에서의 형상이 직각으로 되어 있는 것을 특징으로 하는 반도체 디바이스 시험장치.
제 2 항 또는 제 3 항에 있어서, 상기 오목부의 둘레 가장자리에는 반도체 디바이스를 안내하기 위한 경사진 안내부가 형성되어 있고, 상기 버 제거단부의 높이는 상기 경사진 안내부의 아래 가장자리 근방의 높이에 대응하는 높이로 설정되어 있는 것을 특징으로 하는 반도체 디바이스 시험장치.