KR100312093B1 - 반도체 디바이스 시험장치 및 그 시험장치에 사용되는 테스트 트레이 - Google Patents

반도체 디바이스 시험장치 및 그 시험장치에 사용되는 테스트 트레이 Download PDF

Info

Publication number
KR100312093B1
KR100312093B1 KR1019997001710A KR19997001710A KR100312093B1 KR 100312093 B1 KR100312093 B1 KR 100312093B1 KR 1019997001710 A KR1019997001710 A KR 1019997001710A KR 19997001710 A KR19997001710 A KR 19997001710A KR 100312093 B1 KR100312093 B1 KR 100312093B1
Authority
KR
South Korea
Prior art keywords
test
semiconductor device
tray
test tray
unloader
Prior art date
Application number
KR1019997001710A
Other languages
English (en)
Other versions
KR20000068397A (ko
Inventor
이토아키히코
고바야시요시히토
마스오요시유키
야마시타츠요시
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16019377&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100312093(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR20000068397A publication Critical patent/KR20000068397A/ko
Application granted granted Critical
Publication of KR100312093B1 publication Critical patent/KR100312093B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

모든 IC의 시험이 종료하기까지의 시간을 단축할 수 있는 IC 테스터를 제공한다. 항온조(4) 및 출구 챔버(5)의 안길이 (Y축방향의 길이)를 직사각형의 테스트 트레이(3)의 횡폭(단변의 길이)에 거의 상당하는 치수만 길게 하고, 또한 항온조(4)내의 소크 챔버(41)로부터 항온조(4)내의 테스트부(42)를 거쳐 출구 챔버(5)에 이르는 테스트 트레이의 반송경로를 거의 평행하게 2개 설치하고, 또는 이 테스트 트레이의 반송경로를 가로 지르는 방향으로 2매의 테스트 트레이를 늘어놓은 상태로 동시에 반송할 수 있는 광폭 반송경로로 하고, 이들 2개의 반송경로에 따라, 또는 이 광폭 반송경로에 따라, 2매의 테스트 트레이를, 동시에 반송할 수 있도록 구성한다.

Description

반도체 디바이스 시험장치 및 그 시험장치에 사용되는 테스트 트레이{TESTER FOR SEMICONDUCTOR DEVICES AND TEST TRAY USED FOR THE SAME}
시험해야 할 반도체 디바이스(이하, DUT)에 소정 패턴의 테스트 신호를 인가하여 그 전기적 특성을 측정하는 반도체 디바이스 시험장치(이하, IC 테스터)에는, 반도체 디바이스를 테스트부에 반송하여, 이 테스트부에서 반도체 디바이스를 테스트 헤드(시험용의 각종 전기신호를 공급 및 수신하는 반도체 디바이스 시험장치의 일부분)의 디바이스 소켓에 전기적으로 접촉시키고, 테스트 종료후에 시험이 끝난 반도체 디바이스를 테스트부에서 반출하여, 테스트 결과에 따라서 시험이 끝난 반도체 디바이스를 양품, 불량품으로 구분하는 반도체 디바이스 반송 처리장치 (이하, 핸들러)를 접속한 것이 많다. 본 명세서에서는 이러한 종류의 핸들러를 일체적으로 접속한 형식의 반도체 디바이스 시험장치를 단지 반도체 디바이스 시험장치라고 칭한다. 또, 이하에서는, 설명을 간단히 하기 위해서, 반도체 디바이스의 대표예인 반도체 집적회로 소자(이하, IC)를 예로 들어서 설명한다.
우선, 도11을 참조하여 종래의 반도체 디바이스 시험장치(이하, IC 테스터)의 일례의 개략의 구성에 관해서 설명한다.
도 11은 소크 챔버(soak chamber; 41) 및 출구 챔버(exit chamber; 5)내의 복수개의 테스트 트레이(3)를 사시도로서 나타낸 IC 테스터의 개략 구성을 설명하기위한 평면도이다. 예시의 IC 테스터는 소크 챔버(41) 및 테스트부(42)를 포함하는 항온조(4), 및 출구 챔버(5)(제열(除熱/ 제냉실(除冷室)이라고도 함)외에, 이것으로부터 시험을 하는 IC(피시험 IC)를 재치(載置)한 범용 트레이(1)나, 분류된 시험이 끝난 IC를 재치한 범용 트레이(1)등을 격납하는 격납부(11)와, 피시험IC를 테스트 트레이(3)에 전송, 다시 재치하는 로더부(7)와, 항온조(4)의 테스트부(42)에서의 시험이 종료하여, 출구 챔버(5)를 지나서 반송된 시험이 끝난 IC를 테스트 트레이(3)로부터 범용트레이에 전송, 다시 재치하는 언로더부(8)를 구비하고 있다.
항온조(4)의 소크 챔버(41)는 로더부(7)에서 테스트 트레이(3)에 적재된 피시험 IC에 소정의 고온 또는 저온의 온도 스트레스를 주기 위한 것이고, 항온조(4)의 테스트부(42)는 소크 챔버(41)에서 소정의 온도 스트레스가 주어진 상태에 있는 IC의 전기적인 시험을 실행하기 위한 것이다. 소크 챔버(41)에서 IC에 부여된 소정의 고온 또는 저온의 온도 스트레스를, 시험중, 그 온도 상태로 유지하기 위해서, 소크 챔버(41) 및 테스트부(42)는 내부 분위기를 소정의 일정한 온도로 유지할 수 있는 항온조(4)내에 배치되어 있다.
예시의 IC 테스터는, 항온조(4)의 소크 챔버(41) 및 테스트부(42)와, 출구 챔버(5)가 도면에서 좌우방향(X축 방향)으로 이 순서로 왼쪽에서 오른쪽으로 배치되어, 항온조(4) 및 출구 챔버(5)의 전방측(X축 방향과 직각인 도면에서 상하방향 (Y축 방향)의 아래쪽)에 로더부(7) 및 언로더부(8)가 각각 배치된 구성(구조)를 갖는다. 즉, 도 11로부터 명료하듯이, 항온조(4)의 소크 챔버(41)의 전방측에 로더부(7)가 배치되고, 테스트부(42) 및 출구 챔버(5)의 전방측에 언로더부(8)가 배치되어 있다.
테스트 트레이(3)는 로더부(7)→항온조(4)의 소크 챔버(41)→테스트부(42) →출구 챔버(5)→언로더부(8)→로더부(7)로 순환이동된다. 테스트 트레이(3)는 순환경로중에 소정 개수만 배치되어 있고, 도시하지 않은 테스트 트레이 반송수단에 의해서 도시한 사선을 붙인 굵은 화살표시 방향에 차례로 이동된다.
로더부(7)에서 범용트레이(1)로부터 피시험IC가 적재된 테스트 트레이(3)는, 로더부(7)로부터 항온조(4)에 보내지고, 항온조(4)의 전방측에 설치된 삽입구에서 소크 챔버(41)내에 반송된다. 소크 챔버(41)에는 수직 반송기구가 장착되어 있고, 이 수직반송기구는 복수매(예컨대 5매)의 테스트 트레이(3)를 소정간격을 두고 적층 상태로 지지할 수 있도록 구성되어 있다. 도시한 예에서는 로더부(7)로부터의 테스트 트레이가 제일 위에 지지되고, 제일 밑의 테스트 트레이가 소크 챔버(41)의 하부에서 X축 방향의 우측에 인접한 상태로 연결되어 있는 테스트부(42)에 반출된다. 따라서, 테스트 트레이(3)는 삽입방향과 직각방향으로 송출되게 된다.
수직 반송기구의 수직방향(Z축 방향) 아래 쪽으로의 이동에 의해서 제일 위의 테스트 트레이가 제일 밑까지 차례로 이동되는 사이에, 또, 테스트부(42)가 빌 때까지 대기하는 사이에, 피시험 IC는 고온 또는 저온의 소정의 온도 스트레스를 부여할 수 있다. 테스트부(42)에는 테스트 헤드(도시 생략)가 배치되어 있고, 소크 챔버(41)로부터 1매씩 반출된 테스트 트레이(3)가 테스트 헤드 위에 운반되어, 그 테스트 트레이에 탑재된 피시험 IC 내의 소정수의 피시험 IC가 테스트 트레이에 탑재된 채로, 테스트 헤드에 설치된 디바이스 소켓(도시 생략)과 전기적으로 접촉된다. 테스트 헤드를 통하여 1매의 테스트 트레이 위의 모든 피시험 IC의 시험이 종료하면, 테스트 트레이(3)는 테스트부(42)로부터 다시 X축 방향 우측으로 반송되어 출구 챔버(5)에 보내지고, 출구 챔버(5)에서 시험이 끝난 IC의 제열 또는 제냉이 행해진다.
출구 챔버(5)도 상기 소크 챔버(41)과 같이 수직 반송기구를 구비하고 있고, 수직반송기구에 의해 복수매(예컨대 5장)의 테스트 트레이(3)를 적층상태로 소정 간격을 두고 지지할 수 있도록 구성되어 있다. 도시한 예에서, 테스트부(42)로부터의 테스트 트레이가 제일 밑에 지지되고, 제일 위의 테스트 트레이가 언로더부(8)에 반출된다. 수직 반송기구의 수직방향 윗쪽으로의 이동에 의해서 제일 밑의 테스트 트레이가 제일 위까지 차례로 이동되는 사이에, 시험이 끝난 IC는 제열 또는 제냉되어 외부온도(실온)로 환원된다.
일반적으로, IC의 시험은 소크 챔버(41)에서 - 55℃ ∼ + 125℃와 같은 넓은 온도범위내의 임의의 온도 스트레스를 IC에 부여하여 실시되므로, 출구 챔버(5)는 소크 챔버(41)에서 피시험 IC에, 예컨대 120℃ 정도의 고온을 인가한 경우에는, 송풍에 의해 냉각하여 실온으로 환원하고, 또한, 소크 챔버(41)에서 피시험 IC에, 예컨대 -30℃정도의 저온을 인가한 경우에는, 온풍 또는 히터등으로 가열하여, 결로(結露)가 생기지 않을 정도의 온도로 환원한다. 또한, 피시험 IC를 재치하는 테스트 트레이(3)는 통상, 이러한 넓은 온도범위에 견디는, 즉, 고온 또는 저온에 견디는 재료로 형성된 것을 사용하고 있지만, 피시험 IC를 상온에서 시험하는 경우에는, 테스트 트레이(3)를 고온 또는 저온에 견디는 재료로 형성할 필요는 없다.
제열 또는 제냉후, 테스트 트레이(3)는 테스트부(42)로부터 반입된 방향과 직각인 방향(출구 챔버(5)의 전방측)으로 반송되어 출구 챔버(5)에서 언로더부(8)로 배출된다.
언로더부(8)는 시험 결과 데이터에 따라 테스트 트레이 위의 시험이 끝난 IC를 카테고리마다 분류하여 대응하는 범용 트레이에 탑재하도록 구성되어 있다. 이 예에서 언로더부(8)는 테스트 트레이(3)를 2개의 위치(A, B)에 정지할 수 있도록 구성되어 있고, 제 1 위치(A)와 제 2 위치(B)에 정지한 테스트 트레이(3)로부터 시험이 끝난 IC를 시험결과의 데이터에 따라서 분류하고, 범용 트레이 세트위치 (정지위치)(12)에 정지하고 있는 대응하는 카테고리의 범용 트레이, 도시의 예에서는 4개의 범용 트레이(1a,1b,1c 및 1d)에 격납한다.
언로더부(8)에서 비게 된 테스트 트레이(3)는 로더부(7)에 반송되어, 여기서 범용 트레이(1)로부터 다시 피시험 IC가 전송, 재치된다. 이하, 같은 동작을 반복하게 된다.
도 12에 테스트 트레이(3)의 일례의 구조를 나타낸다. 테스트 트레이(3)는 직사각형 프레임(30)에 복수의 선반(31)이 평행하면서 같은 간격으로 형성되어 있고, 선반(31)의 양측, 및 선반(31)과 대향하는 프레임(30)의 근처(30a,30b)에 각각 복수의 설치편(36)이 같은 간격으로 돌출형성되어 있다. 각 선반(31)의 양측의 설치편(36)은, 한쪽의 설치편(36)이 반대측의 설치편(36)의 중간에 위치하도록 형성되어 있고, 동일하게, 프레임(30)근처(30a,30b)의 설치편(36)은 대향하는 선반(31)의 설치편(36)의 중간에 위치하도록 형성되어 있다. 대향하는 선반(31)사이의 공간, 및 선반(31)과 대향하는 근처(30a,30b) 사이의 공간에, 각각 다수개의 IC 캐리어(34)가 병렬 위치 상태로 수납된다. 각 IC 캐리어(34)는 이들 공간에서 위치가 어긋나 있는 비스듬히 대향하는 2개의 설치편(36)을 대각선 방향의 각부(角部)에 포함하는 1개의 직사각형의 구획인 캐리어 수납부(37)에 수납된다. 따라서, 도시의 예에서는 각 선반(31)의 한쪽 측에 16개의 설치편(36)이 형성되어 있기 때문에, 상기 각 공간에 16개의 캐리어 수납부(37)가 형성되고, 16개의 IC 캐리어(34)가 설치된다. 도시의 예에서는 4개의 공간이 있기 때문에, IC 캐리어(34)는 1개의 테스트 트레이(3)에 16×4개, 합 64개를 설치할 수 있다. 각 IC 캐리어(34)는 2개의 설치편(36)에 파스너(35)에 의해 설치된다.
IC 캐리어(34)의 외형은 동일형상, 동일치수를 하고 있고, 그 중앙부에 IC 소자를 수납하는 IC 수용부(38)가 형성되어 있다. IC 수용부(38)의 형상 및 치수는 수용하는 IC 소자의 형상 및 치수에 따라 정할 수 있다. IC 수용부(38)는 이 예에서는 사각형의 오목부로 되어 있다. IC 수용부(38)의 외형은 캐리어 수납부(37)의 대향하는 설치편 사이의 공간에 유감(遊嵌)하는 치수로 선택되어 있고, IC 수용부(38)의 양단부에는 설치편(36)상에 배치되는 돌출부가 각각 설치되어 있다. 양 돌출부에는 파스너(35)가 삽통되는 설치용의 구멍(39)과, 위치결정용 핀이 삽입되는 구멍(40)이 각각 형성되어 있다.
테스트 트레이(3)는 항온조(4)내에서, 예컨대 -55℃ ∼ +125℃의 광범위의 온도로 하기 때문에, 125℃와 같은 고온 및 -55℃와 같은 저온에 충분히 견디는 재료로 구성될 필요가 있다. 이 예에서, 사각형 프레임(30), 선반(31), 및 설치편(36)은 알루미늄 합금에 의해 구성되고, IC 캐리어(34)는 절연성 합성수지로 구성되어 있다.
로더부(7)에서 범용 트레이(1)로부터 테스트 트레이(3)에 IC를 전송하는 IC 반송장치로서, 이 예에서는, 도 11에 도시된 바와 같이, 로더부(7) 상부의 X축 방향의 양단부에, Y축 방향에 연장되어 있도록 가설(架設)된 대향하는 평행한 2개의 레일(71A,71B)과, 2개의 레일(71A,71B)사이에 가설되고, Y축 방향으로 이동가능하게 양단부가 2개의 레일(71A,71B)에 지지된 가동 아암(71C)과, 가동 아암(71C)의 연재하는 방향으로, 따라서, X축 방향으로 이동가능하게 가동 아암(71C)에 지지된 도시하지 않은 가동 헤드(픽엔드 플레이스(pick­and­place))에 의하여 구성된 X-Y 반송장치(71)를 사용하고 있다. 상기 구성에 의하면, 가동 헤드는, 테스트 트레이(3)와 범용 트레이(1)사이를 Y축 방향으로 왕복이동할 수 있고, 또한 가동 아암(71C)에 따라 X축 방향으로 이동할 수 있다.
가동 헤드의 하면에는 IC 흡착 패드(IC 파지부재(把持部材))가 상하방향으로 이동가능하게 장착되어 있고, 가동 헤드의 X-Y 축방향 이동과 흡착패드의 아래 쪽으로의 이동에 의해, 범용 트레이 세트위치(12)에 정지하고 있는 범용 트레이(1)에 재치된 IC에 흡착 패드가 바로 접하고, 진공 흡인작용에 의해 IC를 흡착, 파지하여 범용 트레이(1)로부터 테스트 트레이(3)에 IC를 전송한다. 흡착패드는 가동헤드에 대하여, 예컨대 8개 정도 장착되고, 한번에 8개의 IC를 범용트레이(1)로부터 테스트 트레이(3)에 전송할 수 있도록 구성되어 있다.
또, 로더부(7)에서 범용 트레이 세트위치(12)와 테스트 트레이(3)의 정지 위치 사이에는 프리사이저(preciser)라고 불리는 IC의 위치 수정부재(2)가 설치되어 있다. 위치수정부재(2)는 비교적 깊은 오목부를 가지고, 이 오목부에 흡착 패드로 흡착되어 테스트 트레이(3)에 반송되는 IC를 일단 낙하시킨다. 오목부의 주연(周緣)은 경사면으로 둘러싸여 있고, 이 경사면에서 IC의 낙하 위치가 규정된다. 위치수정부재(2)에 의해서 8개의 IC 상호 위치를 정확히 규정한 후, 이들 위치가 규정된 IC를 다시 흡착패드로 흡착하여, 테스트 트레이(3)에 반송한다. 이와 같은 위치수정부재(2)를 설치하는 이유는, 범용트레이(1)에서, IC를 유지하는 오목부는 IC 형상보다도 비교적 크게 형성되어 있고, 이 때문에, 범용 트레이(1)에 격납되어 있는 1C의 위치에는 큰 격차가 있고, 이 상태에서 흡착패드로 흡착한 IC를 직접 테스트 트레이(3)에 전송하면 , 테스트 트레이(3)에 형성된 IC 수납 오목부에 직접 떨어뜨려 넣을 수 없는 IC가 존재하게 된다. 이 때문에 위치수정부재(2)를 설치하여,위치수정부재(2)로 테스트 트레이(3)에 형성된 IC수납 오목부의 배열정도에 IC의 배열정도를 맞추도록 하고 있다.
언로더부(8)에는 로더부(7)에 설치된 X-Y 반송장치(71)와 같은 구조의 X-Y 반송장치(81)가 제 1 위치(A)와 제 2 위치(B)에 걸쳐서 설치되어 있고, X-Y 반송장치(81)에 의해서 언로더부(8)에 반출된 테스트 트레이(3)로부터 시험이 끝난 IC를 대응하는 범용 트레이에 옮겨싣는다. X-Y 반송장치(81)는 언로더부(8) 상부의 X축방향의 양단부에서 Y축 방향으로 연재하도록 가설된 대향하는 평행한 2개의 레일(81A, 81B)과, 2개의 레일(81A,81B) 사이에 가설되어, Y축 방향으로 이동가능하게 양단부가 2개의 레일(81A,81B)에 지지된 가동 아암(81C)과, 가동 아암(81C)이 연재하는 방향으로, 따라서, X축 방향으로 이동가능하게 가동 아암(81C)에 지지된 도시하지 않은 가동 헤드(픽 앤드 플레이스)로 구성되어 있다.
다음에, 언로더부(8)에서의 분류동작에 관해서 설명한다. 도 11에 도시한 IC 테스터에서는 테스트 트레이(3)의 정지위치에 가까운 범용 트레이에만 시험이 끝난 IC의 분류 및 옮겨쌓기를 한다. 즉, 제 1 위치(A)에 가까운 위치에 있는 것은 범용트레이(1a, 1b)이다. 범용 트레이(la, 1b)에 카테고리 1과 2가 각각 할당되게 하면, 테스트 트레이(3)가 제 l 위치(A)에 정지중인 카테고리 1과 2에 속하는 시험이 끝난 IC만을 꺼내 대응하는 범용 트레이(1a, 1b)에 옮겨쌓는다. 제 1 위치에 정지중인 테스트 트레이(3) 위에서 카테고리 l과 2에 속하는 IC가 없어지면, 테스트 트레이(3)는 제 2 위치(B)에 이동된다.
제 2 위치(B)에 가까운 위치에 있는 것은 범용 트레이(1c, 1d)이다. 범용 트레이(1c, 1d)에는 카테고리 3과 4가 할당되어 있게 하면, 테스트 트레이(3)상에서 카테고리 3과 4에 속하는 시험이 끝난 IC를 꺼내 대응하는 범용 트레이(1c, 1d)에 옮겨쌓는다. 제 2 위치(B)에서 분류하는 사이에 출구 챔버(5)로부터 다음 테스트 트레이(3)를 언로더부(8)에 배출시키고 제 1 위치(A)에 정지시켜, 대기시킨다.
이와 같이, 2개의 언로더부(위치 A, B)에 대하여 공통의 X-Y 반송장치(81)를 설치하여, 테스트 트레이(3)의 정지 위치(A,B)에 접근하여 배치한 범용 트레이(1a, 1b, 1c, 1d)에만 분류작업하게 하면, 분류작업에 필요한 X-Y 반송장치(81)의 이동거리를 작게 할 수 있다. 이 때문에 1대의 X-Y 반송장치(81)에 의해서 분류작업함에도 불구하고, 분류에 걸리는 전체 처리시간을 짧게 할 수 있다.
그런데, 언로더부(8)의 범용 트레이 세트위치(12)에 배치할 수 있는 범용 트레이의 수는 공간면에서, 이 예에서는 4개가 한도이다. 따라서, 실시간으로 분류할 수 있는 카테고리는 상술한 1∼4의 4분류로 제한된다. 일반적으로, 양품을 고속 응답소자, 중속응답소자, 저속응답소자의 3개의 카테고리로 분류함으로써, 불량품의 분류를 더하여 4개의 카테고리로 충분하지만, 때로는 카테고리에 속하지 않는 시험이 끝난 IC가 발생하게 된다. 이러한 4개의 카테고리 이외의 카테고리에 들어가는 IC가 발생한 경우에는, 그 카테고리를 할당한 범용 트레이를 격납부(11)로부터 꺼내 언로더부(8)에 반송하고, 그 범용트레이에 격납하게 된다. 이때, 언로더부(8)에 위치하는 임의의 1개의 범용 트레이를 격납부(11)에 반송, 격납할 필요도 있다.
분류작업의 도중에 범용 트레이를 교체하면, 그 동안은 분류작업을 중단해야만 한다. 이때문에, 이 예에서는, 테스트 트레이(3)의 정지위치(A,B)와 범용 트레이(1a∼1d)의 배치 위치와의 사이에 버퍼부(6)를 설치하고, 버퍼부(6)에, 가끔 발생하지 않는 카테고리에 속하는 IC를 일시적으로 맡기도록 구성되어 있다.
버퍼부(6)에는, 예컨대 20∼30개 정도의 IC를 격납할 수 있는 용량을 갖게 하고 동시에, 버퍼부(6)의 각 IC 격납위치에 격납된 IC가 속하는 카테고리를 기억하는 기억부를 설치하고, 이 기억부에, 버퍼부(6)에 일시적으로 맡긴 1C의 카테고리와 위치를 각 IC마다 기억하여, 분류작업의 시간, 또는 버퍼부(6)가 가득해진 시점에서 버퍼부(6)에 맡겨둔 IC가 속하는 카테고리의 범용 트레이를 격납부(11)로부터 언로더부(8)에 반송시키고, 그 범용트레이에 격납한다. 더구나, 버퍼부(6)에 일시적으로 맡겨지는 IC의 카테고리가 복수개인 경우도 있다. 따라서, 복수의 카테고리인 경우에는, 한번에 여러종류의 범용 트레이를 격납부(11)로부터 언로더부(8)에 반송시키게 된다.
IC 캐리어(34)는 도 13에 도시한 바와 같이 IC의 핀(PN)을 하면측에 노출시킨 상태에서 IC를 유지한다. 테스트 헤드(100)에는 IC 소켓이 설치되어 있고, IC 소켓의 콘택트(101)가 테스트 헤드(100)의 상면으로부터 윗쪽에 돌출하고 있다. 노출된 IC의 핀(PN)을 IC 소켓의 콘택트(101)에 압착하여, IC를 테스트 헤드의 IC 소켓에 전기적으로 접속한다. 이 때문에 테스트 헤드(100)의 상부에는 IC를 하향으로 압압하여 누른 압접자(103)가 설치되고, 압접자(103)가 각 IC 캐리어(34)에 수납되어 있는 IC를 윗쪽으로부터 압압하여 누르고, IC의 핀(PN)을 테스트 헤드(100)의 콘택트(101)에 접촉시키도록 구성되어 있다.
테스트 헤드(100)로 한번에 시험할 수 있는 IC의 개수는 테스트 헤드(100)에 설치된 IC 소켓의 개수에 의존한다. 예컨대 도 14에 도시된 바와 같이, IC가 4행 16열로 배열되어 있는 경우에는, 각 행의 4열 위치의 IC(사선으로 지시한 소자)를 한번에 전부 시험할 수 있도록, 4×4의 16개의 IC 소켓이 테스트 헤드(100)에 설치된다. 즉, 1 회째의 시험은 각 행의 1, 5, 9, 13열에 각각 배치된 16개의 IC에 대하여 실시되고, 2 회째의 시험은 테스트 트레이(3)를 IC 1 열분(列分) 이동시켜 각 행의 2, 6, 10, 14열에 배치된 16개의 IC에 대하여 실시되며, 이하 동일하게 4 회의 시험을 실시함으로써 모든 IC를 시험한다. 시험 결과는 테스트 트레이(3)에 부착된, 예컨대 식별번호와 테스트 트레이(3)의 내부에서 할당한 IC 번호에 의하여 어드레스를 결정하고, 메모리에 기억한다. 또, 테스트 헤드(100)에 32개의 IC 소켓을 설치할 수 있는 경우에는 2 회의 시험을 실시하는 것만으로 4행 16열로 배열된 64개의 모든 IC를 시험할 수 있다.
격납부(11)에는 피시험 IC를 격납한 범용 트레이(1)를 수용하는 이 예에서는 2 개의 피시험 IC 스토커(stocker)(도시 생략)와, 시험 결과에 응해서 카테고리마다 분류된 시험이 끝난 IC를 격납한 범용 트레이(1)를 수용하는 이 예에서는 7개의 시험이 끝난 IC 스토커(도시 생략)가 설치되어 있다. 피시험 IC 스토커 및 시험이 끝난 IC 스토커는 범용트레이를 적층상태로 수용할 수 있도록 구성되어 있다. 피시험 IC 스토커에 적층상태로 수용된 피시험 IC를 격납한 범용 트레이(1)는 상부의 트레이로부터 차례로 로더부(7)의 세트위치(12)에 운반되고, 상기 X-Y 반송장치(71)에 의해서 범용 트레이(1)로부터 로더부(7)에 정지하고 있는 테스트 트레이(3)에 피시험 IC를 옮겨쌓는다.
피시험 IC 스토커 및 시험이 끝난 IC 스토커는, 그 하나를 도 15에 도시한 바와 같이, 상면이 개방되고 저면에 개구가 있는 트레이 지지틀(51)과, 트레이 지지틀(51)의 하부에 배치되고, 트레이 지지틀(51) 저면의 개구를 통하여 트레이 지지틀(51)내를 상하방향으로 승강가능한 엘리베이터(52)를 구비하고 있다. 트레이 지지틀(51)내에는 범용 트레이(1)가 복수매 겹쳐 쌓여져 수납, 지지되고, 겹쳐쌓여진 범용 트레이(1)가 트레이 지지틀(51)의 저면으로부터 침입하는 엘리베이터(52)에 의해서 상하방향으로 이동된다.
도 11에는 도시되어 있지 않지만, 피시험 IC 스토커 및 시험이 끝난 IC 스토커 상부에는 피시험 IC 스토커와 시험이 끝난 IC 스토커의 배열방향(X축방향)의 전범위에 걸쳐 이동가능한 트레이 반송수단이 설치되어 있다. 이 트레이 반송수단은 하면에 범용 트레이(1)를 파지하는 파지구를 구비하고 있다. 피시험 IC 스토커의 상부에 트레이 반송수단을 이동시키고, 그 상태로 엘리베이터(52)를 구동시켜, 스토커 내에 겹쳐 쌓아진 범용 트레이(1)를 상승시킨다. 상승된 범용 트레이(1)의 최상단의 트레이를 트레이 반송수단의 파지구로 파지한다. 트레이 반송수단에 피시험 IC를 격납하고 있는 최상단의 범용 트레이(1)를 인도하면, 엘리베이터(52)는 하강하여, 원래의 위치로 되돌아간다. 트레이 반송수단은 수평방향으로 이동하여, 로더부(7)의 범용 트레이 세트위치(12)의 아래 쪽에서 정지한다. 이 위치에서 트레이 반송수단은 파지구에서 범용 트레이(1)를 빼고, 약간 아래쪽에 위치하는 트레이 받이(도시 생략)에 범용 트레이를 내린다. 트레이 받이에 범용 트레이(1)를 내린 트레이 반송수단은 로더부(7) 이외의 위치로 이동한다. 이 상태로 범용 트레이(1)를 재치하고 있는 트레이 받이의 아래쪽으로부터 엘리베이터(도시 생략)가 상승하여, 트레이 받이를 윗쪽으로 상승시킨다. 이것에 의해서, 피시험 IC를 탑재하고 있는 범용 트레이(1)도 윗쪽으로 상승되어, 로더부(7)의 세트위치(12)에 범용 트레이(1)를 유지한다.
언로더부(8)의 경우에도 동일하게 하여, 상기 트레이 반송수단, 트레이 받이 및 트레이 받이의 아래쪽에 배치된 엘리베이터에 의해서 4개의 빈 범용 트레이가 언로더부(8)의 세트위치(12)에 각각 유지된다. 그리고, 1개의 범용 트레이가 가득차게 되면, 범용트레이는 엘리베이터에 의해서 세트위치(12)로부터 강하되고, 트레이반송수단에 의해서 자체에 할당된 카테고리의 트레이 격납위치에 수납된다.
상기 구성의 IC 테스터에 의한 IC의 시험시간(측정시간)은 IC의 품종, 시험내용에 의해 크게 다르다. 일반적으로는 테스트부(42)에 반입된 테스트 트레이 위의 IC가 테스트 헤드(100)의 IC 소켓과 접촉된 후, 1회의 시험에 걸리는 시간은 수초∼수10분 정도이다.
테스트부(42)에서 IC를 시험할 때에, 1회의 시험에 걸리는 시간이 긴 경우에는, 소크 챔버(41)에 반입된 테스트 트레이는 거기에 탑재한 IC가 테스트부(42)에서 시험될 때까지 장시간 기다리게 되어 있기에, 테스트 트레이의 반송기구는 그다지 고속일 필요가 없다. 또한, 소크 챔버(41)내에 적층되는 테스트 트레이의 개수는 적어서 좋다.
그러나, 모든 IC 시험이 종료하기까지 장시간을 요하기 때문에 고가인 IC 테스터의 사용효율이 매우 나쁘고, IC 1개당 시험 비용이 매우 높아지는 중대한 결점이 생긴다.
이 결점을 경감하기 위해서는 테스트부(42)에서 동시에 시험(또는 측정)할 수 있는 IC의 개수(동시측정개수 또는 동측수)를 많게 해야만 한다. 그러나, 테스트 헤드에 장착할 수 있는 IC 소켓의 개수에는 한도가 있으므로, 동시측정개수의 증대에는 한계가 있다.
또한, 동시측정개수를 증대시킨 경우에는 로더부(7) 및 언로더부(8)의 X - Y 반송장치(71, 81)를 포함하는 반송처리기구의 IC 처리개수를 증대시킬 필요가 있다. IC의 처리개수는 이 반송처리기구의 성능에 좌우되지만, 시험시간이 긴 경우에는 IC 처리개수를 그다지 증대시키지 않더라도 특별한 문제는 생기지 않는다.
이것에 대하여, 테스트부(42)에서의 IC의 시험시간이 짧은 경우에는, 테스트트레이를 고속으로 테스트부(42)에 반송하지 않으면, 테스트부(42)에서의 시험에 빈 시간이 생겨, IC 테스터의 사용시간이 길게 되는 불편함이 생긴다. 따라서, 테스트 트레이의 반송기구는 고속인 것이 요구된다.
그러나, 테스트 트레이의 반송기구를 어느정도 고속화하면, 그다지 비용은 들지 않지만, 테스트 트레이의 반송기구를 한계에 가까운 속도에 까지 고속화하기에는 상당한 비용이 들고, IC 테스터 전체의 비용이 비싸지는 불편함이 생긴다. 더구나, 테스트 트레이를 고속으로 반송시키기 위해서는 X-Y 반송장치(71, 81)를 포함하는 반송처리기구의 IC 처리개수를 증대시켜야만 한다. 그러나, IC 처리개수를 증대시키는 데에는 역시, 비용이 들고, 게다가, IC 처리개수의 증대에는 한계가 있다. 또한, 시험시간이 짧은 경우에는 동시측정개수가 많아도 그다지 효과가 없다.
본 발명은 반도체 디바이스의 대표예인 반도체 집적회로 소자를 시험하는데에 알맞은 반도체 디바이스 시험장치에 관한 것이고, 더 상세하게는, 반도체 디바이스를 시험하기 위해서 테스트부에 반송하고, 테스트부에서 반도체 디바이스의 전기적 특성을 시험하여, 시험종료후에 시험이 끝난 반도체 디바이스를 테스트부에서 반출하고, 시험결과에 따라서 시험이 끝난 반도체 디바이스를 양품, 불량품으로 구분하는 형식의 반도체 디바이스 시험장치, 및 이 시험장치에서 사용되고, 소정의 반송경로에 따라 순환이동되는 테스트 트레이에 관한 것이다.
도 1은 본 발명에 의한 반도체 디바이스 시험장치의 제 1 실시예의 개략 구성을 설명하는 평면도,
도 2는 본 발명에 의한 반도체 디바이스 시험장치의 제 2 실시예의 개략 구성을 설명하는 평면도,
도 3(a) 및 도3(b)는 각각 도 2에 나타낸 제 2 실시예의 반도체 디바이스 시험장치의 작용효과를 설명하는 도면,
도 4는 본 발명에 의한 반도체 디바이스 시험장치의 제 3 실시예의 개략 구성을 설명하는 평면도,
도 5는 2매의 테스트 트레이를 서로 계합시켜 일체화하기 위한 계합수단을 설명하는 평면도,
도 6은 도 5에 나타낸 일체화 상태의 2매의 테스트 트레이를 반송하는 반송장치의 가이드부재의 일례를 설명하는 도면이고, 도 6a는 평면도, 도 6b는 도 6a의 좌측면도,
도 7a, 도 7b, 도 7c 및 도 7d는 각각, 2매의 테스트 트레이를 서로 계합시켜 일체화하는 계합수단의 다른 예를 설명하는 도면이고, 도 7a는 평면도, 도 7b, 도7c 및 도7d는 사시도, 도 7e는 도 7d를 7E-7E선으로 절단한 단면도,
도 8은 본 발명에 의한 반도체 디바이스 시험장치의 제 5 실시예의 개략 구성을 설명하는 사시도,
도 9는 본 발명에 의한 반도체 디바이스 시험장치의 제 6 실시예의 개략 구성을 설명하는, 일부분을 사시도로 나타내는 평면도,
도 10은 도 9에 나타낸 제 6 실시예의 반도체 디바이스 시험장치의 항온조를 단면으로 한 정면도,
도 11은 종래의 반도체 디바이스 시험장치의 일례의 개략 구성을 설명하는 평면도,
도 12는 반도체 디바이스 시험장치에 사용되는 테스트 트레이의 일례의 구조를 설명하는 분해사시도,
도 13은 도 11에 나타낸 테스트 트레이에 격납된 피시험 IC와 테스트 헤드의 전기적 접속상태를 설명하는 확대 단면도,
도 14는 테스트 트레이에 격납된 피시험 IC의 시험 순서를 설명하는 평면도,
도 15는 도 11에 나타낸 반도체 디바이스 시험장치에 사용되는 IC 스토커의 구조를 설명하는 사시도.
본 발명의 제 1 목적은 모든 IC 시험이 종료하기까지의 시간을 단축할 수 있고, 따라서, 사용효율이 향상된 IC 테스터를 제공하는 것이다.
본 발명의 제 2 목적은 소크 챔버에서 테스트부를 지나서 출구 챔버에 테스트 트레이를 효율적으로 반송할 수 있고, 또한 테스트부에서의 동시측정개수를 증대시킨 IC 테스터를 제공하는 것이다.
본 발명의 제 3 목적은 로더부 및 언로더부에서의 IC의 처리개수를 증대시켜, 모든 IC의 시험이 종료하기까지의 시간을 단축한 IC 테스터를 제공하는 것이다.
본 발명의 제 4 목적은 IC 테스터에서 소크 챔버에서 테스트부를 지나서 출구 챔버에 효율적으로 반송할 수 있는, 고온 또는 저온에 견디는 테스트 트레이를 제공하는 것이다.
상기 목적을 달성하기 위해서, 본 발명의 제 1 면에서는, 반도체 디바이스를 테스트 트레이에 재치하여 테스트부에 반송하고, 테스트부에서 반도체 디바이스를 테스트 트레이에 재치한 상태로 시험하여, 시험종료후, 테스트 트레이에 재치된 시험이 끝난 반도체 디바이스를 상기 테스트부에서 반출하고, 시험결과에 따라서 시험이 끝난 반도체 디바이스를 구분하는 형식의 반도체 디바이스 시험장치에서, 반도체 디바이스를 재치한 테스트 트레이를 상기 테스트부에 반입하는 테스트 트레이의 반송경로를 복수경로 설치한 반도체 디바이스 시험장치가 제공된다.
일구체예에서는, 반도체 디바이스를 재치한 테스트 트레이를 상기 테스트부에 반입하는 상기 테스트 트레이의 반송경로에 추가로, 상기 테스트부에서의 시험종료후, 시험이 끝난 반도체 디바이스를 재치한 테스트 트레이를 상기 테스트부에서 반출하는 테스트 트레이의 반송경로를 2 경로 설치한다.
예컨대, 상기 반도체 디바이스 시험장치가 반도체 디바이스에 소정 온도 스트레스를 주기 위한 온도 스트레스 부여수단, 상기 테스트부, 테스트부에서의 시험이 종료한 반도체 디바이스를 제열/제냉하기 위한 수단, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부, 및 상기 테스트부에서 반송된 시험이 끝난 반도체 디바이스를 시험결과에 따라서 구분하는 언로더부를 구비하고, 상기 온도 스트레스 부여수단 및 상기 테스트부가 상기 반도체 디바이스 시험장치의 후부에 배열되고, 상기 로더부 및 상기 언로더부가 온도 스트레스 부여수단 및 테스트부의 앞측에 배열되어, 상기 제열/제냉하기 위한 수단이 상기 테스트부의 앞측에, 또한 상기 언로더부의 아래쪽에 배치되어 있는 경우에는, 상기 온도 스트레스 부여수단으로부터 상기 테스트부에 이르는 테스트 트레이의 반송경로를 2 경로 설치하고 있다.
또한, 상기 온도 스트레스 부여수단, 상기 테스트부 및 상기 제열/ 제냉하기 위한 수단이 상기 반도체 디바이스 시험장치의 후부에 배열되고, 상기 로더부 및 상기 언로더부가 온도 스트레스 부여수단, 테스트부 및 제열/제냉하기 위한 수단의 앞측에 배열되어 있는 경우에는, 상기 온도 스트레스 부여수단으로부터 상기 테스트부를 지나서 상기 제열/제냉수단에 이르는 테스트 트레이의 반송경로를 2 경로 설치하고 있다.
상기 온도 스트레스 부여수단은 복수매의 테스트 트레이를 소정 간격을 두고 적층상태로 지지할 수 있도록 구성된 수직반송기구를 구비하고, 수직반송기구의 테스트 트레이를 지지하는 각 단은 복수매의 테스트 트레이를 격납할 수 있는 공간을 가지며, 상기 로더부에서 차례로 반출된 복수매의 테스트 트레이가 상기 수직반송기구의 제일 위 또는 제일 밑의 테스트 트레이 지지단에, 그 안 위치로부터 차례로, 인접하는 트레이 사이에 소정의 소간격으로, 혹은 당접한 상태로 격납된다.
상기 제열/제냉수단은 복수매의 테스트 트레이를 소정 간격을 두고 적층상태로 지지할 수 있도록 구성된 수직반송기구를 구비하고, 수직반송기구의 테스트 트레이를 지지하는 각 단은 복수매의 테스트 트레이를 격납할 수 있는 공간을 갖고, 상기 테스트부에서 반출된 복수매의 테스트 트레이가 상기 수직반송기구의 제일 위 또는 제일 아래의 테스트 트레이단에 그대로 격납된다.
본 발명의 제 2 면에서는 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부와, 시험이 끝난 반도체 디바이스를 시험결과에 따라서 구분하는 언로더부를 구비하고, 반도체 디바이스를 테스트 트레이에 재치하여 상기 로더부에서 테스트부에 반송하여, 테스트부에서 반도체 디바이스를, 테스트 트레이에 재치한 상태로 시험하여, 시험종료후, 테스트 트레이에 재치된 시험이 끝난 반도체 디바이스를 상기 테스트부에서 상기 언로더부로 반출하여, 시험결과에 근거하여 시험이 끝난 반도체 디바이스를 구분하는 형식의 반도체 디바이스 시험장치에서, 상기 언로더부에서 상기 로더부에 이르는 테스트 트레이의 반송경로가 복수경로 설치되어 있는 반도체 디바이스 시험장치가 제공된다.
본 발명의 제 3 면에서는 반도체 디바이스를 테스트 트레이에 재치하여 테스트부로 반송하고, 테스트부에서 반도체 디바이스를, 테스트 트레이에 재치한 상태로 시험하여, 시험종료후, 테스트 트레이에 재치된 시험이 끝난 반도체 디바이스를 상기 테스트부에서 반출하여, 시험결과에 따라서 시험이 끝난 반도체 디바이스를 분류하는 형식의 반도체 디바이스 시험장치에서, 반도체 디바이스를 재치한 테스트 트레이를 상기 테스트부에 반입하는 테스트 트레이의 반송경로를, 그 반송경로를 가로 지르는 방향으로 복수매의 테스트 트레이를 늘어놓은 상태로 동시에 반송할 수 있는 광폭의 반송경로를 가진 반도체 디바이스 시험장치가 제공된다.
일구체예에서는, 반도체 디바이스를 재치한 테스트 트레이를 상기 테스트부에 반입하는 상기 테스트 트레이의 반송경로에 추가로, 상기 테스트부에서의 시험종료후, 시험이 끝난 반도체 디바이스를 재치한 테스트 트레이를 상기 테스트부에서 반출하는 테스트 트레이의 반송경로를, 상기 반송경로를 가로지르는 방향으로 복수매의 테스트 트레이를 늘어놓은 상태로 동시에 반송할 수 있는 광폭의 반송경로를 가지고 있다.
예컨대, 상기 반도체 디바이스 시험장치는 반도체 디바이스에 소정 온도 스트레스를 주기 위한 온도 스트레스 부여수단, 상기 테스트부, 그 테스트부에서의 시험이 종료한 반도체 디바이스를 제열/제냉하기 위한 수단, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부, 상기 테스트부에서 반송된 시험이 끝난 반도체 디바이스를 시험결과에 따라서 구분하는 언로더부를 구비하며, 상기 온도 스트레스 부여수단 및 상기 테스트부는 상기 반도체 디바이스 시험장치의 후부에 배열되고, 상기 로더부 및 상기 언로더부는 온도 스트레스 부여수단 및 테스트부의 앞측에 배열되고, 상기 제열/제냉하기 위한 수단이 상기 테스트부의 앞측에, 또한 상기 언로더부의 아래쪽에 배치되어 있는 경우에는, 상기 온도 스트레스 부여수단으로부터 상기 테스트부에 이르는 테스트 트레이의 반송경로를, 상기 반송경로를 가로지르는 방향으로 복수매의 테스트 트레이를 늘어놓은 상태로, 동시에 반송할 수 있는 광폭의 반송경로이다.
또한, 상기 온도 스트레스 부여수단, 상기 테스트부 및 상기 제열/제냉하기위한 수단이 상기 반도체 디바이스 시험장치의 후부에 배열되고, 상기 로더부 및 상기 언로더부가 온도 스트레스 부여수단, 테스트부, 및 제열/제냉하기 위한 수단의 앞측에 배열되어 있는 경우에는, 상기 온도 스트레스 부여수단으로부터 상기 테스트부를 지나서 상기 제열/제냉수단에 이르는 테스트 트레이의 반송경로를, 상기 반송경로를 가로 지르는 방향으로 복수매의 테스트 트레이를 늘어놓은 상태로, 동시에 반송할 수 있는 광폭 반송경로이다.
상기 테스트 트레이의 반송경로를 가로지르는 방향으로 늘어놓은 복수매의 테스트 트레이는 서로 계합상태에 있다.
상기 온도 스트레스 부여수단은 복수매의 테스트 트레이를 소정 간격을 두고 적층한 상태로 지지할 수 있도록 구성된 수직반송기구를 구비하고, 수직반송기구의 테스트 트레이를 지지하는 각 단은 복수매의 테스트 트레이를 격납할 수 있는 공간을 가지며, 상기 로더부에서 차례로 반송된 복수매의 테스트 트레이가 상기 수직반송기구의 제일 위 또는 제일 아래의 테스트 트레이 지지단에, 그 안의 위치로부터차례로, 서로 계합한 일체화 상태로 격납된다.
상기 제열/제냉수단은 복수매의 테스트 트레이를 소정 간격을 두고 적층한 상태로 지지할 수 있도록 구성된 수직반송기구를 구비하고, 수직반송기구의 테스트트레이를 지지하는 각 단은 복수매의 테스트 트레이를 격납할 수 있는 공간을 가지고, 상기 테스트부에서 반송된 상기 반송경로를 가로지르는 방향으로 늘어놓은 복수매의 테스트 트레이가 상기 수직반송기구의 제일 위 또는 제일 아래의 테스트 트레이 지지단에 그대로 격납된다.
본 발명의 제 4 면에서는, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부와, 시험이 끝난 반도체 디바이스를 시험결과에 따라서 구분하는 언로더부를 구비하고, 반도체 디바이스를 테스트 트레이에 재치하여 상기 로더부에서 테스트부로 반송하고, 테스트부에서 반도체 디바이스를, 테스트 트레이에 재치한 상태로, 시험하여, 시험종료후, 테스트 트레이에 재치된 시험이 끝난 반도체 디바이스를 상기 테스트부에서 상기 언로더부로 반출하고, 시험결과에 근거하여 시험이 끝난 반도체 디바이스를 구분하는 형식의 반도체 디바이스 시험장치에서, 상기 언로더부에서 상기 로더부에 이르는 테스트 트레이의 반송경로를, 반송경로를 가로 지르는 방향으로 복수매의 테스트 트레이를 늘어놓은 상태로 동시에 반송할 수 있는 광폭 반송경로인 반도체 디바이스 시험장치가 제공된다.
상기 테스트 트레이의 반송경로를 가로지르는 방향으로 늘어놓은 복수매의 테스트 트레이는 서로 계합상태에 있다.
본 발명의 제 5 면에서는, 반도체 디바이스를 테스트 트레이에 재치하여 테스트부로 반송하고, 테스트부에서 반도체 디바이스를, 테스트 트레이에 재치한 상태로, 시험하여, 시험종료후, 테스트 트레이에 재치된 시험이 끝난 반도체 디바이스를 상기 테스트부에서 반출하고, 시험결과에 따라서 시험이 끝난 반도체 디바이스를 분류하는 형식의 반도체 디바이스 시험장치에서, 상기 테스트 트레이는 거의 직사각형이고, 반도체 디바이스를 재치한 테스트 트레이를 상기 테스트부에 반입하는 테스트 트레이의 반송경로를, 상기 직사각형의 테스트 트레이를 긴 변측을 진행방향의 앞 부분으로 한 상태로 반송할 수 있는 광폭 반송경로인 반도체 디바이스 시험장치가 제공된다.
일구체예에서는, 반도체 디바이스를 재치한 직사각형의 테스트 트레이를 상기 테스트부에 반입하는 상기 테스트 트레이의 반송경로에 추가로, 상기 테스트부에서의 시험종료후, 시험이 끝난 반도체 디바이스를 재치한 직사각형의 테스트 트레이를 상기 테스트부에서 반출하는 테스트 트레이의 반송경로를, 상기 직사각형의 테스트 트레이를 긴 변측을 진행방향의 앞 부분으로 한 상태로 반송할 수 있는 광폭 반송경로이다.
예컨대, 상기 반도체 디바이스 시험장치는 반도체 디바이스에 소정 온도 스트레스를 주기 위한 온도 스트레스 부여수단, 상기 테스트부, 테스트부에서의 시험이 종료한 반도체 디바이스를 제열/제냉하기 위한 수단, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부, 및 상기 테스트부에서 반송된 시험이 끝난 반도체 디바이스를 시험결과에 따라서 구분하는 언로더부를 구비하고, 상기 온도 스트레스 부여수단 및 상기 테스트부가 상기 반도체 디바이스 시험장치의 후부에 배열되고, 상기 로더부 및 상기 언로더부는 온도 스트레스 부여수단 및 테스트부의 앞측에 배열되고, 상기 제열/제냉하기 위한 수단이 상기 테스트부의 앞측에서, 또한 상기 언로더부의 아래쪽에 배치되어 있는 경우에는, 상기 온도 스트레스 부여수단으로부터 상기 테스트부에 이르는 테스트 트레이의 반송경로를, 상기 직사각형의 테스트 트레이를 긴 변측을 진행방향의 앞 부분으로 한 상태로 반송할 수 있는 광폭 반송경로이다.
또한, 상기 온도 스트레스 부여수단, 상기 테스트부, 및 상기 제열/제냉하기 위한 수단이 상기 반도체 디바이스 시험장치의 후부에 배열되고, 상기 로더부 및 상기 언로더부가 온도 스트레스 부여수단, 테스트부, 및 제열/제냉하기 위한 수단의 앞측에 배열되어 있는 경우에는, 상기 온도 스트레스 부여수단으로부터 상기 테스트부를 지나서 상기 제열/ 제냉수단에 이르는 테스트 트레이의 반송경로를, 상기 직사각형의 테스트 트레이를 긴 변측을 진행방향의 앞 부분으로 한 상태로 반송할 수 있는 광폭 반송경로이다.
이 경우, 한번에 2매이상의 상기 직사각형의 테스트 트레이가 긴 변측을 진행방향의 앞 부분으로 하고, 연속한 상태로 상기 테스트 트레이의 반송경로를 통하여 상기 테스트부에 반송된다.
상기 온도 스트레스 부여수단은 복수매의 테스트 트레이를 소정 간격을 두고 적층상태로 지지할 수 있도록 구성된 수직반송기구를 구비하고, 수직반송기구의 테스트 트레이를 지지하는 각 단은, 상기 로더부에서 반송된 복수매의 테스트 트레이를, 긴 변측을 진행방향의 앞 부분으로 하고, 일렬로 격납할 수 있는 공간을 갖는다. 상기 로더부에서 차례로 반송된 복수매의 테스트 트레이는, 가장 최후의 테스트 트레이를 제외하고, 상기 수직반송기구의 제일 위 또는 제일 아래의 테스트 트레이 지지단에 반입된 후, 반입된 방향과 직각인 방향으로 차례로 보내지고, 상기 가장 최후의 테스트 트레이는 상기 로더부에서 반입된 상태로 유지되고, 상기 온도 스트레스 부여수단의 출구측에서, 인접하는 트레이 사이에 소정의 소간격으로, 혹은 당접한 상태로, 상기 수직반송기구의 제일 위 또는 제일 아래의 테스트 트레이 지지단에 일렬로 병치되어 격납된다.
상기 제열/제냉수단은 복수매의 테스트 트레이를 소정 간격을 두고 적층상태로 지지할 수 있도록 구성된 수직반송기구를 구비하고, 수직반송기구의 테스트 트레이를 지지하는 각 단은 복수매의 테스트 트레이를, 긴 변측을 진행방향의 앞 부분으로 하고, 일렬로 격납할 수 있는 공간을 가지고, 상기 테스트부에서 연속적으로 반송된 복수매의 테스트 트레이가 상기 수직반송기구의 제일 위 또는 제일 아래의 테스트 트레이 지지단에 그대로 격납된다.
본 발명의 제 6 면에서는, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부와, 시험이 끝난 반도체 디바이스를 시험결과에 따라서 구분하는 언로더부를 구비하고, 반도체 디바이스를 테스트 트레이에 재치하여 상기 로더부에서 테스트부로 반송하고, 테스트부에서 반도체 디바이스를, 테스트 트레이에 재치한 상태로, 시험하여, 시험종료후, 테스트 트레이에 재치된 시험이 끝난 반도체 디바이스를 상기 테스트부에서 상기 언로더부로 반출하고, 시험결과에 근거하여 시험이 끝난 반도체 디바이스를 구분하는 형식의 반도체 디바이스 시험장치에서, 상기 언로더부에서 상기 로더부에 이르는 테스트 트레이의 반송경로를, 상기 직사각형의 테스트 트레이를 긴 변측을 진행방향의 앞 부분으로 한 상태로 반송할 수 있는 광폭 반송경로로 한 반도체 디바이스 시험장치가 제공된다.
이 경우에도, 한번에 2매이상의 상기 직사각형의 테스트 트레이가 긴 변측을 진행방향의 앞 부분으로 하고, 연속한 상태로 상기 테스트 트레이의 반송경로를 통하여 상기 테스트부에 반송된다.
본 발명의 제 7 면에서는, 반도체 디바이스를 테스트 트레이에 재치하여 테스트부에 반송하고, 테스트부에서 반도체 디바이스를, 테스트 트레이에 재치한 상태로, 시험하여, 시험종료후, 테스트 트레이에 재치된 시험이 끝난 반도체 디바이스를 상기 테스트부에서 반출하여, 시험결과에 따라서 시험이 끝난 반도체 디바이스를 구분하는 형식의 반도체 디바이스 시험장치에서, 반도체 디바이스에 소정온도 스트레스를 주기 위한 온도 스트레스 부여수단과, 상기 테스트부를 포함하는 항온조내에, 복수매의 테스트 트레이를 소정 간격을 두고 적층상태로 지지할 수 있도록 구성된 수직반송기구를 설치하여, 수직반송기구의 테스트 트레이를 지지하는 각 단에 복수매의 테스트 트레이를 격납하고 상기 테스트부에 동시에 복수매의 테스트 트레이를 반송하도록 한 반도체 디바이스 시험장치가 제공된다.
상기 반도체 디바이스 시험장치는 또한, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부와, 상기 테스트부에서 반송되어오는 시험이 끝난 반도체 디바이스를 시험결과에 따라서 구분하는 언로더부를 포함하고, 로더부 및 언로더부는 복수매의 테스트 트레이를 소정 간격을 두고 적층상태로 지지할 수 있도록구성된 수직반송기구를 구비하고, 수직반송기구의 테스트 트레이를 지지하는 각 단은 1장의 테스트 트레이를 격납하는 공간을 갖고 있다.
변형예에서는, 상기 반도체 디바이스 시험장치는 또, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부와, 상기 테스트부에서 반송되어 온 시험이 끝난 반도체 디바이스를 시험결과에 따라서 구분하는 언로더부를 포함하고, 로더부 및 언로더부는 복수매의 테스트 트레이를 소정 간격을 두고 적층상태로 지지할 수 있도록 구성된 수직반송기구를 구비하고, 수직반송기구의 테스트 트레이를 지지하는 각 단은 복수매의 테스트 트레이를 격납하는 공간을 갖고 있다.
일구체예에서는, 상기 항온조의 상부에 테스트 헤드가 장착되어 있고, 상기 항온조내의 수직반송기구에 의해서 각 테스트 트레이 지지단에 격납된 복수매의 테스트 트레이가 차례로 상승되어 제일 윗단까지 상승하면, 상기 테스트 헤드에 하향으로 설치된 디바이스 소켓에, 상기 제일 윗단의 복수매의 테스트 트레이에 재치된 반도체 디바이스의 소정수가 전기적으로 접촉될 수 있다.
또한, 상기 항온조내의 위 수직반송기구의 테스트 트레이를 지지하는 각 단은, 상기 로더부에서 보내져 오는 복수매의 테스트 트레이를, 일렬로 나란히 격납할 수 있는 공간을 갖고, 상기 로더부에서 차례로 반송된 복수매의 테스트 트레이는 가장 최후의 테스트 트레이를 제외하고, 상기 수직반송기구의 제일 위 또는 제일 아래의 테스트 트레이 지지단에 반입된 후, 이 반입된 방향과 직각인 방향으로 차례로 반송되고, 상기 가장 최후의 테스트 트레이는 상기 로더부에서 반입된 상태로 유지된다.
본 발명의 제 8 면에서는, 각 테스트 트레이가 거의 정사각형의 프레임, 프레임에 대향하는 2변 중 한 변에 형성된 오목부, 및 다른 쪽의 근처에 형성된 볼록부를 구비하고, 한 쪽 테스트 트레이의 오목부에 다른 쪽 테스트 트레이의 볼록부가 계합함으로써 일체화되는 상기 제 3 면 및 제 4 면에 제공된 반도체 디바이스 시험장치에 사용되는 테스트 트레이가 제공된다.
본 발명의 제 9 면에서는, 각 테스트 트레이가 거의 정사각형의 프레임, 프레임에 대향하는 2변 중의 한 변에 형성된 회동가능한 계합돌기, 및 다른 쪽 근처에 형성된 상기 계합돌기가 계합하는 오목부를 구비하고, 한 쪽 테스트 트레이의 계합돌기와 다른 쪽 테스트 트레이의 오목부가 계합함으로써 일체화되는, 상기 제 3 면 및 제 4 면에 제공된 반도체 디바이스 시험장치에 사용되는 테스트 트레이가 제공된다.
본 발명의 제 10 면에서는, 거의 정사각형의 판상부재에 테스트 트레이가 감합하는 2개의 개구부를 소정 간격을 두고 병렬 위치된 상태로 형성하고, 개구부에 2매의 테스트 트레이를 감합시켜 상기 판상부재마다 상기 테스트 트레이의 반송경로에 따라 반송시키도록 구성한 반도체 디바이스 시험장치가 제공된다.
도 1에 본 발명에 의한 반도체 디바이스 시험장치의 제 1 실시예의 개략 구성을 나타낸다. 이 실시예 및 후술하는 실시예에서도, 종래예와 같이, 반도체 디바이스의 대표예인 IC를 예로 들어 설명하므로, 이하, 반도체 디바이스 시험장치를 IC 테스터라고 한다. 또, 도 l에서 도 11과 대응하는 소자에는 동일부호를 붙여 나타내고, 필요없는 것은 설명을 생략한다.
예시의 IC 테스터는 도 11에 나타낸 IC 테스터와 같이, 소크 챔버(41) 및 테스트부(42)를 포함하는 항온조(4)와, 출구 챔버(5)가 IC 테스터의 후방측에서 도면의 좌우방향(X축 방향)으로 배열되어 있고, 또한, 항온조(4) 및 출구 챔버(5)의 전방에, 피시험 IC를 테스트 트레이(3)에 전송 다시 재치하는 로더부(7)와, 항온조(4)의 테스트부(42)에서의 시험이 종료하여, 출구 챔버(5)을 지나서 반송된시험이 끝난 IC를 테스트 트레이(3)로부터 범용 트레이에 전송 다시 재치하는 언로더부(8)가 배치되고, IC 테스터의 가장 앞부분에 이것으로부터 시험하는 IC(피시험IC)를 재치한 범용 트레이(1)나, 분류된 시험이 끝난 IC를 재치한 범용 트레이(1)등을 격납하는 격납부(11)가 배치되어 있다.
구체적으로 설명하면, 도면에서 X축방향의 왼쪽으로부터 오른쪽으로 소크 챔버(41), 테스트부(42), 출구 챔버(5) 순서로 배치되고, 항온조(4)의 소크 챔버(41)의 전방측에 로더부(7)가 배치되며, 테스트부(42) 및 출구 챔버(5)의 전방측에 언로더부(8)가 배치되어 있다. 따라서, 종래의 IC 테스터와 같이, 테스트 트레이(3)는 언로더부(8)로부터 로더부(7)에 반송됐을 때의 방향(X축방향)과 직각인 방향(도면의 상하방향, Y축 방향)으로 반송되어 항온조(4)로 보내지고, 항온조(4)에서도 로더부(7)에서 반송됐을 때의 방향과 직각인 방향으로 테스트 트레이(3)를 보낸다. 동일하게, 출구 챔버(5)에서도 항온조(4)로부터 반송됐을 때의 방향과 직각인 방향으로 테스트 트레이를 반송하고, 언로더부(8)에서도 출구 챔버(5)로부터 반송됐을 때의 방향과는 직각인 방향으로 테스트 트레이를 반송한다. 즉, 언로더부(8)로부터 로더부(7)에 반송됐을 때는 테스트 트레이(3)의 짧은 한변이 선두가 되고, 로더부(7)로부터 항온조(4)에 반송됐을 때에는 테스트 트레이(3)의 긴 한변이 선두가 되며, 항온조(4)로부터 출구 챔버(5)에 반송됐을 때에는 테스트 트레이(3)의 다른쪽의 짧은 변이 선두가 되고, 출구 챔버(5)로부터 언로더부(8)에 반송됐을 때는 테스트 트레이(3)의 다른 쪽의 긴 변이 선두가 된다.
항온조(4)의 소크 챔버(41)는 로더부(7)에서 테스트 트레이(3)에 쌓인 피시험 IC에 소정의 고온 또는 저온의 온도 스트레스를 주기 위한 것이고, 항온조(4)의 테스트부(42)는 소크 챔버(41)에서 소정 온도 스트레스가 주어진 IC의 전기적 시험을 실행하기 위한 것이다. 소크 챔버(41)에서 IC에 주어진 소정의 고온 또는 저온의 온도 스트레스를 시험중 온도를 그대로 유지하기 위해서, 소크 챔버(41) 및 테스트부(42)는 내부 분위기를 소정의 일정한 온도로 유지할 수 있는 항온조(4)내에 배치되어 있다.
출구 챔버(5)은 시험이 끝난 IC를 제열 또는 제냉하여 외부온도(실온)로 환원하기 위해 설치되어 있고, 소크 챔버(41)에서 피시험 IC에, 예컨대 120℃정도의 고온을 인가한 경우에는, 시험이 끝난 IC를 송풍에 의해 냉각하여 실온으로 환원하고, 또한, 소크 챔버(41)에서 피시험 IC에, 예컨대 -30℃정도의 저온을 인가한 경우에는, 시험이 끝난 IC를 온풍 또는 히터등으로 가열하여, 결로가 생기지 않을 정도의 온도로 되돌린다.
언로더부(8)는 시험결과의 데이터에 따라서 테스트 트레이 위의 시험이 끝난 IC를 카테고리마다 분류하여 대응하는 범용 트레이에 탑재하도록 구성되어 있다.
이 예에서, 언로더부(8)는 테스트 트레이(3)를 2개의 위치(A, B)에 정지할 수 있도록 구성되어 있고, 제 1 위치(A)와 제 2 위치(B)에 정지한 테스트 트레이(3)로부터 시험이 끝난 IC를 시험결과의 데이터에 따라서 분류하고, 범용 트레이 세트위치(12)에 정지하고 있는 대응하는 카테고리의 범용 트레이, 도시의 예에서는 4개의 범용 트레이(1a, 1b, 1c, 1d)에 격납한다.
테스트 트레이(3)는 도 11을 참조하여 이미 설명한 종래의 IC 테스터에 사용된 것과 같은 치수 및 구조의 것도 가능하고, 따라서, 도 12에 나타낸 구조를 갖고 있다. 테스트 트레이(3)는 로더부(7)→항온조(4)의 소크 챔버(41)→테스트부(42)→출구 챔버(5)→언로더부(8)→로더부(7)로 순환이동된다. 테스트 트레이(3)는 이 순환경로중에 소정 개수만 배치되어 있고, 도시하지 않은 테스트 트레이 반송수단에 의해서 도시한 굵은 화살표시 방향으로 차례로 이동된다.
제 1 실시예에서는, 항온조(4) 및 출구 챔버(5)의 내부 길이(Y축 방향의 길이)를 직사각형의 테스트 트레이(3)의 횡폭(단변의 길이)에 거의 상당하는 치수만 길게 하고, 또한 항온조(4)내의 소크 챔버(41)로부터 항온조(4)내의 테스트부(42)를 거쳐 출구 챔버(5)에 이르는 테스트 트레이의 반송경로를 거의 평행하게 2개 설치하고, 2개의 반송경로에 따라, 도시한 바와 같이 2매의 테스트 트레이를 동시에 반송할 수 있도록 구성한 것이다. 이 경우, 2개의 반송경로의 합계 폭(Y축 방향의 길이)은 2매의 테스트 트레이의 횡폭의 합에 거의 같게 하여, 반송경로를 2개 설치하더라도 IC 테스터의 내부 길이(Y축 방향의 길이)는 간신히 테스트 트레이(3)의 단변의 길이에 거의 상당하는 치수만큼 길게 될 뿐이다.
다음에, 상기 구성의 IC 테스터의 동작에 관해서 설명한다.
로더부(7)에서 범용 트레이(1)로부터 피시험 IC가 쌓인 테스트 트레이(3)는 한 쪽 긴 변을 선두로 하여 로더부(7)로부터 항온조(4)에 보내고, 항온조(4)의 전방측에 마련된 삽입구로부터 소크 챔버(41)내에 반송된다. 소크 챔버(41)에는 수직반송기구가 장착되어 있고, 이 수직반송기구는 복수매(예컨대 5장)의 테스트 트레이(3)를 소정 간격을 두고 적층상태로 지지할 수 있도록 구성되어 있다.
이 실시예에서는 수직반송기구의 테스트 트레이를 지지하는 각 단은 2매의 테스트 트레이의 횡폭의 합에 거의 같은 치수의 내부 길이(소크 챔버(41)의 출구치수)와, 1장의 테스트 트레이의 긴 변의 길이에 거의 같은 치수의 입구(축방향의 길이, 소크 챔버(41)의 입구 치수)를 가지고, 로더부(7)로부터 반송된 첫번째의 테스트 트레이(3)는 수직반송기구의 제일 윗단의 안의 반(Y축 방향의 상측 반)의 위치까지 반입되고, 이 단의 지지부재에 의해서 지지된다.
이 수직반송기구는 제일 윗단에 2매의 테스트 트레이가 반입될 때까지 그 동작을 정지하고 있고, 로더부(7)로부터 2번째의 테스트 트레이가 수직반송기구의 제일 윗단에 반입되고, 첫번째의 테스트 트레이와 소정의 소간격으로, 또는 당접한 상태로, 제일 윗단의 앞측의 반(Y축 방향의 아래쪽 반)의 위치에 수용되면, 수직반송기구는 각 단을 수직방향(Z축 방향) 아래 쪽으로 이동시킨다. 첫번째의 테스트 트레이가 수직반송기구의 제일 윗단의 안의 반 위치까지 반입된 후, 소정 시간이 경과하기까지, 수직반송기구의 동작을 정지시켜, 그 사이 각 단의 수직방향 아래 쪽으로의 이동을 정지시키도록 구성할 수 있다.
수직반송기구는 그 각 단에 2매의 테스트 트레이를 지지한 상태로, 각 단의 2매의 테스트 트레이를 수직방향 아래 쪽의 다음 단에 차례로 이동시킨다.
수직반송기구에 의해서 제일 윗단의 2매의 테스트 트레이가 제일 아랫 단까지 차례로 이동되는 동안, 또는 테스트부(42)가 빌 때까지 대기하는 동안, 2매의 테스트 트레이 위의 피시험 IC는 고온 또는 저온의 소정 온도 스트레스가 부여된다.
제일 아랫단까지 강하한 2매의 테스트 트레이는 소크 챔버(41)의 출구에서 이 소크 챔버(41)의 하부에서 X축 방향의 오른쪽에 인접한 상태로 연결되어 있는테스트부(42)에, 각각의 반송경로에 따라 거의 동시에 반출된다. 따라서, 2매의 테스트 트레이(3)는 소크 챔버(41)로의 반입방향과 직각인 방향으로 반송된다. 여기서, 첫번째의 테스트 트레이가 소크 챔버(41)로부터 테스트부(42)를 거쳐 출구 챔버(5)에 반송되는 경로를 제 1 반송경로라고 하고, 2번째의 테스트 트레이가 소크 챔버(41)로부터 테스트부(42)를 거쳐 출구 챔버(5)에 반송되는 경로를 제 2 반송경로라고 한다.
테스트부(42)에는 1개의 테스트 헤드(도시 생략)가 양 테스트 트레이의 반송경로의 아래 쪽의 소정 위치에 배치되어 있다. 소크 챔버(41)로부터 거의 동시에 반출된 2매의 테스트 트레이는 제 1 및 제 2 각각의 반송경로로서 테스트부(42)에 반송되고, 테스트 헤드에 설치된 대응하는 디바이스 소켓(도시 생략)의 윗쪽의 소정위치에 정지한다. 그 후, 양 테스트 트레이에 탑재된 피시험 IC 안의 소정수의 피시험 IC가 테스트 트레이에 탑재된 상태로, 테스트 헤드에 설치된 대응하는 디바이스 소켓과 전기적으로 접촉된다.
테스트 헤드를 통하여 2매의 테스트 트레이 위의 모든 피시험 IC의 시험이 종료하면, 양 테스트 트레이는 각각의 반송경로에 따라 테스트부(42)로부터 다시 X축 방향 오른쪽으로 반송되어 출구 챔버(5)에 반송되고, 출구 챔버(5)에서 시험이 끝난 IC의 제열 또는 제냉이 행해진다.
또, 테스트 헤드를 각 테스트 트레이의 반송경로에 1개씩 배치하여, 2개의 테스트 헤드에 대응하는 테스트 트레이 위의 피시험 IC와 접촉하는 디바이스 소켓을 각각 설치하도록 구성할 수 있다. 또한, 소크 챔버(41)로부터 테스트부(42)로,및 테스트부(42)로부터 출구 챔버(5)로 각각 2매의 테스트 트레이가 반송되지만, 반드시 2매의 테스트 트레이를 동시에 반송할 필요는 없다.
출구 챔버(5)도 상기 소크 챔버(41)과 같이 수직반송기구를 구비하고 있고, 수직반송기구에 의해 복수매(예컨대 5매)의 테스트 트레이(3)를 적층상태로 소정 간격을 두고 지지할 수 있도록 구성되어 있다.
이 실시예에서는 출구 챔버(5)의 수직반송기구의 테스트 트레이를 지지하는 각 단은 2매의 테스트 트레이의 횡폭의 합에 거의 같은 치수의 입구(Y축 방향의 길이, 출구 챔버(5)의 입구 치수)와, 1매의 테스트 트레이의 긴 변의 길이에 거의 같은 치수의 내부 길이(X축 방향의 길이, 출구 챔버(5) 출구의 치수)를 가지고, 제 1반송경로로서 테스트부(42)로부터 반송된 첫번째의 테스트 트레이(3)는 수직반송기구의 제일 아랫단 안의 반의 위치에 반입되고, 제 2 반송경로로서 테스트부(42)로부터 반송된 두번째의 테스트 트레이(3)는 수직반송기구의 제일 아랫단의 앞측 반의 위치에 반입되며, 양 테스트 트레이는 이 단의 지지부재에 의해서 지지된다.
이 수직반송기구는 제일 아랫단에 2매의 테스트 트레이가 반입될 때까지 그 동작을 정지하고, 테스트부(42)로부터 2매의 테스트 트레이가 수직반송기구의 제일 아랫단에 반입되면, 수직반송기구는 각 단을 수직방향 윗쪽으로 이동시킨다. 수직반송기구에 의한 각 단의 수직방향 윗쪽으로의 이동의해서 제일 아랫단의 2매의 테스트 트레이가 제일 윗단까지 차례로 이동되는 동안에, 시험이 끝난 IC는 제열 또는 제냉되어 외부온도(실온)로 되돌려진다.
상술한 바와 같이, IC 시험은 소크 챔버(41)에서 -55℃ ∼ +125℃와 같은 넓은 온도범위내의 임의의 온도 스트레스를 IC에 부여하여 실시되므로, 출구 챔버(5)은 소크 챔버(41)에서 피시험 IC로, 예컨대 120℃ 정도의 고온을 인가한 경우에는, 송풍에 의해 냉각하여 실온으로 되돌리고, 또한, 소크 챔버(41)에서 피시험 IC에, 예컨대 -30℃ 정도의 저온을 인가한 경우에는, 온풍 또는 히터 등으로 가열하여, 결로가 생기지 않을 정도의 온도로 되돌리고 있다.
제열 또는 제냉후, 우선, 수직반송기구의 제일 윗단 앞의 반의 위치에 반입된 2번째의 테스트 트레이가 테스트부(42)로부터 보내진 방향과 직각인 방향(출구 챔버(5)의 전방측)의 출구 챔버(5)의 출구에서 언로더부(8)의 제 1 위치(A)에 반출된다. 이 제 1 위치(A)에 가까운 위치에 있는 것은 범용 트레이(1a, 1b)이다. 범용 트레이(1a, 1b)에는 카테고리 1과 2가 각각 할당되게 하면, 테스트 트레이(3)가 제 1 위치(A)에 정지중은 카테고리 1과 2에 속하는 시험이 끝난 IC만을 꺼내 대응하는 범용 트레이(1a, 1b)에 옮겨쌓는다. 제 1 위치(A)에 정지중인 테스트 트레이(3) 위에서 카테고리 1과 2에 속하는 IC가 없어지면, 테스트 트레이(3)는 제 2 위치(B)에 이동된다.
제 2 위치(B)에 가까운 위치에 있는 것은 범용 트레이(1c, 1d)이다. 범용 트레이(1c, 1d)에는 카테고리 3과 4가 할당되어 있는 것으로 하면, 테스트 트레이(3)위에서 카테고리 3과 4에 속하는 시험이 끝난 IC를 꺼내 대응하는 범용트레이(1c, 1d)에 옮겨쌓는다.
다음에, 수직반송기구의 제일 윗단 속의 반의 위치에 반입되어 있던 첫번째의 테스트 트레이가 출구 챔버(5)의 출구에서 언로더부(8)에 반출되고, 제 1위치(A)의 위치에 정지시킨다. 첫번째의 테스트 트레이의 언로더부(8)로의 반출은, 먼저 언로더부(8)에 반출된 두번째의 테스트 트레이가 언로더부(8)의 제 1 위치(A)에서 제 2 위치(B)로 반송될 때에 동시에, 또는 반송된 후에 행해진다.
이와 같이, 2개의 언로더부(위치A 및 B)에 대하여 공통의 X-Y 반송장치(81)를 마련하고, 테스트 트레이(3)의 정지 위치(A와 B)에 접근하여 배치한 범용 트레이(1a, 1b, 1c, 1d)에만 분류하여 작업을 행하게 하면, 분류작업에 필요한 X-Y 반송장치(81)의 이동거리를 작게 할 수 있다. 이 때문에 1대의 X-Y 반송장치(81)에 의해서 분류작업이 행해지고 있음에도 불구하고, 분류에 요하는 전체 처리시간을 짧게 할 수 있다.
이 실시예에서도, 언로더부(8)의 범용 트레이 세트위치(12)에 배치할 수 있는 범용 트레이의 수는 공간 관계로 4개가 한도가 된다. 따라서, 실시간으로 구분할 수 있는 카테고리는 상술한 1∼4의 4분류로 제한된다. 일반적으로는 양품을 고속응답소자, 중속응답소자, 저속응답소자의 3 카테고리로 분류함과 동시에, 불량품의 분류를 추가로 4 카테고리로 충분하지만, 카테고리에 속하지 않는 시험이 끝난 IC가 발생하는 것이 있다. 이러한 4 카테고리 이외의 카테고리에 들어 가는 IC가 발생한 경우에는, 그 카테고리를 할당한 범용 트레이를 격납부(11)의 빈 트레이 수납 스토커(11E)(도 1에서 오른쪽 아래의 각부의 영역)에서 꺼내 언로더부(8)에 반송하고, 범용 트레이에 격납하게 된다. 그 때에, 언로더부(8)에 위치하는 임의의 1개의 범용 트레이를 격납부(11)에 반송, 격납할 필요도 있다.
분류작업의 도중에 범용 트레이를 교체하면, 그 동안은 분류작업을 중단해야만한다. 이 때문에, 이 실시예에서도, 테스트 트레이(3)의 정지 위치(A, B)와 범용 트레이(1a∼1d)의 배치위치 사이에 버퍼부(6)를 설치하고, 버퍼부(6)에, 가끔 발생하는 카테고리에 속하는 IC를 일시적으로 맡기도록 구성되어 있다.
버퍼부(6)에는, 예컨대 20∼30개 정도의 IC를 격납할 수 있는 용량을 갖게함과 동시에, 버퍼부(6)의 각 IC 격납위치에 격납된 IC가 속하는 카테고리를 기억하는 기억부를 설치하고, 이 기억부에서, 버퍼부(6)에 일시적으로 맡아 둔 IC의 카테고리와 위치를 각 IC마다 기억하고, 분류작업의 시간, 또는 버퍼부(6)가 찬 시점에서 버퍼부(6)에 맡아 둔 IC가 속하는 카테고리의 범용 트레이를 격납부(11)로부터 언로더부(8)의 범용 트레이 세트위치(12)에 반송시키고, 그 범용 트레이에 격납한다. 또, 버퍼부(6)에 일시적으로 맡겨지는 IC의 카테고리는 복수개인 경우도 있다. 따라서, 복수의 카테고리인 경우는, 한번에 여러종류의 범용 트레이를 격납부(11)로부터 언로더부(8)에 반송시킨다.
언로더부(8)에서 비게 된 테스트 트레이(3)는 로더부(7)에 반송되고, 여기서 범용 트레이(1)로부터 다시 피시험 IC가 전송 재치된다. 이하, 같은 동작을 되풀이하게 된다.
로더부(7)에서 범용 트레이(1)로부터 테스트 트레이(3)에 IC를 전송하는 IC 반송장치(71)는, 이미 설명한 종래예의 IC 테스터에 사용된 IC 반송장치와 같은 구성(구조)일 수 있고, 로더부(7) 상부의 X축 방향의 양단부에, Y축 방향에 연재하도록 가설된 대향하는 평행한 2개의 레일(71A,71B)과, 2개의 레일(71A, 71B) 사이에 가설되어, Y축방향에 이동가능하게 양단부가 2개의 레일(71A, 71B)에 지지된 가동아암(71C)과, 가동 아암(71C)이 연재하는 방향으로, 따라서, X축 방향으로 이동가능하게 가동 아암(71C)에 지지된 도시하지 않은 가동헤드(픽 앤드 플레이스)로 구성되어 있다.
가동헤드의 하면에는 IC 흡착패드(IC 파지부재)가 상하방향으로 이동가능하게 장착되어 있고, 가동헤드의 X-Y축 방향이동과 흡착패드의 아래쪽으로의 이동에 의해, 범용 트레이 세트위치(12)에 정지하고 있는 범용 트레이(1)에 재치된 IC에 흡착패드가 당접하고, 진공 흡인작용에 의해 IC를 흡착, 파지하여 범용 트레이로부터 테스트 트레이(3)에 IC를 전송한다. 흡착패드는 가동헤드에 대하여, 예컨대 8개정도 장착되고, 한번에 8개의 IC를 범용 트레이(1)로부터 테스트 트레이(3)에 전송할 수 있도록 구성되어 있다.
또, 이 실시예에서도 로더부(7)에서 범용 트레이 세트위치(12)와 테스트 트레이(3)의 정지위치 사이에는 프리사이서라 불리는 IC의 위치수정부재(2)가 설치되어 있다. 이 IC의 위치수정부재(2)의 기능에 관해서는 이미 설명하였기에, 여기서는 그 기재를 생략한다.
언로더부(8)에도 로더부(7)에 설치된 X-Y 반송장치(71)와 같은 구조의 X-Y 반송장치(81)가 제 1 위치(A)와 제 2 위치(B)에 걸쳐서 설치되어 있고, X -Y 반송장치(81)에 의해서 언로더부(8)의 위치(A, B)에 반출된 테스트 트레이(3)로부터 시험이 끝난 IC를 대응하는 범용 트레이에 옮겨 쌓는다.
X-Y 반송장치(81)는 언로더부(8)의 상부의 X축 방향의 양단부에서 Y축 방향으로에 연재하도록 가설된 평행하게 대향하는 2개의 레일(81A, 81B)과 2개의레일(81A, 81B) 사이에 가설되고, Y축 방향으로 이동가능하게 양단부가 2개의 레일(81A, 81B)에 지지된 가동 아암(81C)과 가동암(81C)이 연재하는 방향으로, 따라서, X축 방향에 이동가능하게 가동 아암(81C)에 지지된 도시하지 않은 가동 헤드(픽앤드 플레이스)로 구성되어 있다.
도 1에는 도시하지 않았지만, 종래예의 IC 테스터와 같이, 피시험 IC 스토커 및 시험이 끝난 IC 스토커의 상부에는 피시험 IC 스토커와 시험이 끝난 IC 스토커의 배열방향(X축방향)의 전범위에 걸쳐 이동가능한 트레이 반송수단이 설치되어 있다. 트레이 반송수단에 의해서, 피시험 IC를 탑재하고 있는 범용 트레이(1)를 로더부(7)의 세트위치(12)에 유지하는 동작, 4개의 빈 범용 트레이(1a∼1d)를 언로더부(8)의 세트위치(12)에 각각 유지하는 동작, 가득찬 범용 트레이를 대응하는 트레이 격납위치에 수납하는 동작, 세트위치(12)에 유지되어 있는 범용 트레이에 격납할 수 없는 별도의 카테고리에 속하는 시험이 끝난 IC가 출현한 경우에 이것을 격납하기 위한 범용 트레이를 언로더부(8)의 세트위치에 반송하는 동작등은 이미 설명하였기 때문에, 여기서는 그 기재를 생략한다.
이와 같이 구성하면, 출구 챔버(5)로부터 언로더부(8)를 지나 소크 챔버(41)에 이르는 테스트 트레이의 반송경로는 종래예의 IC 테스터와 같이 1개이지만, 소크 챔버(41)로부터 테스트부(42)를 거쳐 출구 챔버(5)에 이르는 테스트 트레이의 반송경로는 2개이기 때문에, 종래부터 사용되고 있는 테스트 트레이를 그대로 사용함에도 불구하고, 테스트부(42)에서는 2장의 테스트 트레이에 탑재된 피시험 IC를 동시에 시험 또는 측정할 수 있다. 그 결과, 피시험 IC의 동시측정개수는 2배로 증가한다. 따라서, 테스트부(42)에서의 IC의 1회의 시험에 걸리는 시간이 긴 경우에는, 동시측정개수가 배증되기 때문에, 모든 IC의 테스트가 종료하기까지의 시간이 약 1/2에 가까운 시간까지 단축할 수 있어, IC l개당 시험 비용이 매우 싸지는 이점이 얻어진다.
상기 실시예와 같이 소크 챔버(41)로부터 테스트부(42)를 통해 출구 챔버(5)에 이르는 테스트 트레이의 반송경로를 2개 설치한 경우에는, 각 반송경로에 대하여 독립된 구동수단이 필요하게 되지만, 테스트부(42)에서의 IC의 1회의 시험에 걸리는 시간이 긴 경우에는, 테스트 트레이의 반송기구는 그다지 고속일 필요가 없기때문에, 염가의 테스트 트레이 반송기구를 사용할 수 있고, 염가의 반송기구를 2대 설치함으로써 비용은 약간 상승한다. 따라서, IC 1 개당 시험 비용이 내려가는 이점이 있다.
더구나 상기 제 1 실시예의 구성(구조)에 의하면, IC 테스터 전체의 치수는 약간 그 깊이가 테스트 트레이의 짧은 변의 길이에 상당하는 치수만큼 길게 될 뿐이므로, 소크 챔버(41)로부터 테스트부(42)를 거쳐 출구 챔버(5)에 이르는 테스트 트레이의 반송경로를 2개 설치하기 위해서, 도 11에 나타낸 종래 기술의 IC 테스터의 소크 챔버(41), 테스트부(42), 및 출구 챔버(5)로 이루어지는 구성을 2개 설치한 경우와 비교하여, IC 테스터 전체의 내부 길이의 치수를 상당히 짧게할 수 있고, 또한 염가에 제조할 수 있는 이점이 얻어진다.
상기된 바와 같이, IC 테스터의 테스트부(42)에서 동시에 시험할 수 있는 IC의 개수는 테스트 헤드에 장착되는 IC 소켓의 개수에 의존한다. 테스트 헤드는 IC 테스터 본체(메인 프레임)와 별도로 구성되고, 핸들러의 테스트부에 장착되지만, 시험하는 IC의 종류, 시험 내용, 사용하는 테스트 트레이의 치수 등에 따라서 대응하는 테스트 헤드와 교환된다. 더구나, 테스트 헤드는 상당한 중량을 갖기 때문에 통상은 핸들러의 후방에 끌어 낼 수 있도록 구성되어 있다.
테스트 헤드에 설치하는 IC 소켓의 개수를 많게 하기 위해서 테스트 헤드를 대형으로 하면, 테스트 헤드를 장착하는 공간이 커지기 때문에 핸들러가 대형화함과 동시에, 테스트 헤드를 핸들러의 후방으로 끌어 내는 공간을 고려하면, IC 테스터 전체의 설치공간이 상당히 커지는 문제가 발생한다. 또, 테스트 헤드의 중량이 증대하기 때문에, 테스트 헤드의 교환작업이 한사람의 오퍼레이터로서는 할 수 없게 되는 문제도 발생한다. 이 때문에, 테스트 헤드의 치수는 가능한 한 작은 쪽이 바람직하고, 일반적으로는 사용하는 테스트 트레이의 크기에 따라서 치수가 규정되어 있다.
한편, 테스트 헤드의 상부에는 퍼포먼스 보드가 설치되고, 퍼포먼스 보드에 IC 소켓이 장착된다. 테스트 헤드의 크기에 따라서, 테스트 헤드를 항온조(4)의 테스트부(42)에 장착하는 설치구(Hi-fix)의 치수가 결정되기 때문에, Hi-fix를 통하여 테스트 헤드의 내부에 수용된 측정회로(드라이버, 콤퍼레이터 등을 포합하는 회로)와 전기적으로 접속되는 퍼포먼스 보드에 장착할 수 있는 IC 소켓의 개수는 한도가 있다. 예컨대, 도 12에 나타내듯이 테스트 트레이(3)가 64개의 IC를 탑재할 수 있는 치수일 때, 퍼포먼스 보드에는 최대 32개의 IC 소켓을 설치할 수 있다.
이 때문에, 테스트 트레이(3)의 IC 적재용량이 64개인 경우에는, 동시에 시험할 수 있는 IC의 개수(동시측정개수)는 최대 32개이기 때문에, 반수인 32개씩을 동시에 측정하고 있다. 따라서, 테스트부(42)에서 테스트 트레이(3)에 적재된 64개의 IC를 전부 동시에 측정할 수 없다. 또, 도 14를 참조하여 설명했듯이 16개의 IC 소켓을 장착하는 경우도 있다.
테스트 트레이(3)의 Y축방향 및/또는 X축방향의 치수를 증대하여 테스트 트레이를 대형화하고, 테스트 트레이에 탑재할 수 있는 IC의 개수를 증가시키면, 대응적으로 테스트 헤드의 치수가 증대할 수 있기 때문에 테스트 헤드(퍼포먼스 보드)에 설치할 수 있는 IC 소켓의 개수를 증대할 수 있고, 테스트부(42)에서 1회에 동시에 측정할 수 있는 IC의 개수를 증가할 수 있다. 그 결과, 테스트부(42)에서의 IC의 시험시간을 단축할 수 있다.
그러나, 테스트 트레이(3)의 외형치수를 단순히 증대하는 것은 IC 테스터 전체의 각부에 여러가지 영향을 미치게 되어, 바람직하지 못하다.
다음에, 그 이유에 관해서 설명한다. 도 1 및 도 11에 도시된 바와 같이, 항온조(4)내에는 소크 챔버(41)와, 소크 챔버(41)에 X축 방향 오른쪽에 인접한 테스트부(42)가 설치되어 있다. 그리고, 테스트부(42)의 X축방향 오른쪽에 인접한 출구 챔버(5)가 설치되어 있다. 또, 항온조(4) 및 출구 챔버(5)의 전방에, 로더부(7) 및 언로더부(8)가 각각 Y축방향에 인접하여 배열되어 있다. 소크 챔버(41), 테스트부(42), 출구 챔버(5), 로더부(7) 및 언로더부(8)는 모두 IC 테스터의 필수 구성요소이기 때문에 생략할 수 없다.
여기서, 테스트 트레이(3)의 X축방향의 외형치수는 그대로 하고, Y축방향의 외형치수를 단순히 2배로 증대함으로써 테스트 트레이(3)의 적재용량을 2배로 증대하면, 테스트 트레이(3)의 면적은 2배로 증대하기 때문에, 항온조(4)의 소크 챔버(41) 및 테스트부(42)에 필요한 영역도 약 2배가 된다. 로더부(7) 및 언로더부(8)에 관해서도, 적어도 테스트 트레이를 반송하는 경로는 마찬가지로 약 2배의 영역을 필요로 한다. 따라서, IC 테스터의 로더부(7)(또는 언로더부(8))와 항온조(4)(또는 출구 챔버(5))를 부가한 Y축방향(전후방향)의 치수는, 테스트 트레이(3)의 Y축 방향의 치수를 2배로 하여 그 면적을 2배로 증대하면 , 종래예에서는 2+2 =4로 되어 약 2배로 증대한다.
그런데, 상기 제 1 실시예와 같이, 소크 챔버(41)로부터 테스트부(42)를 지나서 출구 챔버(5)에 이르는 테스트 트레이의 반송경로를 2개 설치한 경우에는, 소크 챔버(41), 테스트부(42) 및 출구 챔버(5)에 필요한 영역은 Y축방향에 각각 약 2배로 되지만, 로더부(7) 및 언로더부(8)에 필요한 영역은 종래 예의 IC 테스터와 같으므로(l배), lC 테스터의 로더부(7)(또는 언로더부(8))와 항온조(4)(또는 출구 챔버(5))를 가한 Y축방향(전후방향)의 치수는, 2 + 1 = 3이 되고, 1. 5배가 된다.
이것에서, 본 발명의 제 1 실시예는, 테스트부(42)에서 동시측정할 수 있는 IC의 개수를 2배로 함에도 불구하고, 테스트 트레이(3)의 면적 혹은 적재용량을 단순히 2배로 한 경우와 비교하여, IC 테스터에 필요한 영역은 IC 테스터의 로더부(7)(또는 언로더부(8))와 항온조(4)(또는 출구 챔버(5))를 부가한 Y축방향(전후방향)의 치수만이 약 1.5배로 증대할 뿐이라는 이점이 얻어진다. 즉, 로더부(7)(또는 언로더부(8))의 전방에는 범용 트레이를 격납하는 격납부(1)가 존재하기 때문에, IC 테스터의 Y축방향(전후방향)의 면적의 증대는 1.5배보다 적고, IC 테스터(핸들러)전체의 치수는 그다지 커지지 않는다.
상술한 바와 같이, 테스트 트레이(3)는 정사각형의 프레임(30)과, 이 프레임(30)에 지지되는 IC를 수납하기 위한 다수개의 IC 캐리어(34)로 구성되어 있지만, 이들은 모두 -55℃∼125℃의 넓은 온도범위의 시험 측정에 견디는 전술한 재료로 제조되어 있다. IC 캐리어(34)는 이것을 64개 합계하면 상당히 큰 중량이 된다. IC 캐리어(34)를 지지하는 프레임(30)도 큰 중량의 IC 캐리어(34)를 지지할 수 있는 강고한 구조로 할 필요가 있기 때문에, 상당한 중량이 된다. 그 결과, 테스트 트레이(3)의 64개의 IC 캐리어(34)의 중량과 프레임(30)의 중량의 합은 상당히 커지기 때문에 상술한 바와 같이 테스트 트레이(3)의 Y축방향의 외형치수를 2배로 증대하면, 중량도 거의 2배가 된다.
테스트 트레이를 처음에 핸들러에 세트할 때나 테스트 트레이를 교환할때는, 통상, 테스트 트레이를 복수매 겹쳐서 한명의 오퍼레이터가 운반하기 때문에 테스트 트레이의 중량이 증대하면, 한명의 오포레이터에 의한 취급은 곤란하게 된다.
게다가, 테스트 트레이(3)의 프레임(30) 및 선반(31)은 알루미늄 합금으로 구성되고, -55℃∼125℃의 180℃에 걸친 넓은 범위의 온도로 하여 사용되기 때문에, 외형치수는 팽창/수축의 영향을 크게 받는다. 따라서, 상기한 바와 같이 테스트 트레이(3)의 Y축방향의 외형치수를 2배로 증대하면, Y축 방향의 외형치수의 팽창/수축량도 당연히 2배가 된다. 이와 같이 팽창/수축량이 커지면, 테스트 트레이(3)가 팽창/수축함으로써, 테스트 헤드의 퍼포먼스 보드에 설치된 IC 소켓과 테스트 트레이에 탑재된 IC 사이의 전기접촉의 정도가 저하할 가능성이 크다.
그러나, 상기 본 발명의 제 1 실시예에서, 출구 챔버(5)로부터 언로더부(8)를 지나서 소크 챔버(41)에 이르는 테스트 트레이의 반송경로는 종래예의 IC 테스터와 같은 모양으로 1개이고, 소크 챔버(41)로부터 테스트부(42)를 거쳐 출구 챔버(5)에 이르는 테스트 트레이의 반송경로만을 2개로 하였기 때문에, 종래부터 사용되고 있는 테스트 트레이를 그대로 사용할 수 있다. 따라서, 테스트 트레이의 중량 및 팽창/수축에 관해서는 종래 기술의 IC 테스터와 전혀 변하는 것이 없고, 상술하였듯이 불이익은 전혀 생기지 않는다.
그런데, 테스트부(42)에서의 IC의 1회의 시험에 걸리는 시간이 짧은 경우에는, 상기 제 1 실시예와 같이 피시험 IC의 동시측정개수를 증가시킬 필요는 거의 없고, 로더부(7) 및 언로더부(8)의 X-Y 반송장치(71, 81)를 포함하는 반송처리기구의 단위시간당 IC 처리개수를 보다 증대시키는(반송처리시간을 단축시키는)편이 중요하다. 그러나, 단위 시간당 IC 처리개수를 증대시키는데에는 상당한 비용이 들고, 어느 한도 이상으로 IC 처리개수를 증대시키는 것은 곤란하다.
이때문에, 테스트부(42)에서의 IC의 1회 시험에 걸리는 시간이 짧은 경우에는, 도 2에 나타내는 본 발명의 제 2 실시예의 구성(구조)을 사용하는 것이 바람직하다. 제 2 실시예에서는, 도 2으로부터 알 수 있듯이, 로더부(7)로부터 항온조(4)의 소크 챔버(41) 및 테스트부(42), 출구 챔버(5)를 지나서 언로더부(8)에 이르는 테스트 트레이의 반송경로는 종래예의 IC 테스터와 같이 1개이지만, 로더부(7) 및 언로더부(8)의 내부 길이(Y축방향의 길이)를 직사각형의 테스트 트레이(3)의 옆폭(짧은 변의 길이)에 거의 상당하는 치수만큼 길게 하고, 또한 언로더부(8)로부터 로더부(7)에 이르는 테스트 트레이의 반송경로를 거의 평행하게 2개 설치하고, 2개의 반송경로에 따라, 도시하듯이 2장의 테스트 트레이(3)를, 동시에 반송할 수 있도록 구성한 것이다.
따라서, 제 2 실시예에서도 2개의 반송경로의 합계의 폭(Y축방향의 길이)은 2장의 테스트 트레이의 옆폭의 합에 거의 같기 때문에, 반송경로를 2개 설치해도 IC 테스터의 내부 길이(Y축방향의 길이)는 약간 테스트 트레이(3)의 짧은 변의 길이에 거의 상당하는 치수만큼 길게 될 뿐이다.
로더부(7) 및 언로더부(8)의 X-Y 반송장치(71, 81)를 포함하는 반송처리기구의 IC 처리개수를 보다 증대시키기 위해서는, 예컨대, 로더부(7)에서 범용 트레이로부터 테스트 트레이(3)의 64개의 모든 IC 캐리어(34)에 한번의 작업으로 64개의 피시험 IC를 재치하고, 언로더부(8)에서 테스트 트레이(3)에 재치된 64개의 모든 시험이 끝난 IC를 한번의 작업으로 전부 픽업(파지)할 수 있는 반송처리기구를 사용하는 것이 이상적이지만, 이러한 반송처리기구는 현재 실용에 이용되고 있지 않다.
그렇지만, 1장의 테스트 트레이의 IC 탑재수에 상당하는 64개의 피시험 IC 또는 시험이 끝난 IC를 한번에 전부 파지하는 것은 불가능하더라도, 8개보다는 많은 예컨대 10개, 12개 정도 개수의 피시험 IC 또는 시험이 끝난 IC를 X-Y 반송장치(71, 81)를 포함하는 반송처리기구에 의해서 한번에 전부 파지하는 것은 가능하다. 이 경우에는 로더부(7) 및 언로더부(8)에 가능한 한 많은 개수의 피시험IC 및 시험이 끝난 IC가 각각 존재할 필요가 있다. 로더부(7) 및 언로더부(8)에 존재하는 피시험IC 및 시험이 끝난 IC의 개수가 X-Y 반송장치(71, 81)가 동시에 취급할 수 있는 개수(가동 헤드(픽 앤드 플레이스)의 흡착패드의 개수)에 비교하여 많아지면, 가령 X-Y 반송장치(71, 81)가 동시에 취급할 수 있는 개수를 증가시키지 않더라도, X-Y 반송장치의 가동헤드의 흡착패드가 몇 개인가가 빈 상태(IC를 파지하고 있지 않은 상태)로 이동하는 확률이 감소하여, 효율적으로 IC를 반송할 수 있기 때문이다.
이 때문에, 도 2에 도시한 제 2 실시예에서는, 언로더부(8)로부터 로더부(7)에 이르는 테스트 트레이의 반송경로를 거의 평행하게 2개 설치하고, 언로더부(8)에는 제 l 위치(A)에 2매, 제 2 위치(B)에 2매의 합계 4매의 테스트 트레이가 정지하는 것을 가능하게 하고, 또한, 로더부(7)에는 2매의 테스트 트레이가 정지하는 것을 가능하게 한 것이다.
그 결과, 언로더부(8)에 존재하는 시험이 끝난 IC의 개수는 종래 기술의 IC 테스터와 비교하여 2배로 증가하기 때문에, X-Y 반송장치(81)를 포함하는 반송처리기구는 시험이 끝난 IC를 효율적으로 전송할 수 있다. 또한, 로더부(7)에는 2매의 테스트 트레이가 정지하고 있기 때문에, 로더부(7)의 범용 트레이 세트위치(12)에 유지되어 있는 피시험 IC를 탑재한 2매의 범용 트레이로부터 X-Y 반송장치(71)를 포함하는 반송처리기구가 피시험 IC를 효율적으로 2매의 테스트 트레이에 전송할 수 있다. 그 결과, IC 테스터의 전체 시험시간을 단축할 수 있는 이점이 얻어진다.
다음에, 상기 제 2 실시예의 이점에 관해서, 언로더부(8)에 관한 도 3을 참조하여, 구체적 수치예에 따라서 상세히 설명한다.
도 3은 언로더부(8)에 정지하고 있는 테스트 트레이(3)에 탑재된 64개의 시험이 끝난 IC의 분류(카테고리)를 예시하는 것이고, 도 3(a)은 언로더부(8)에서 로더부(7)에 이르는 테스트 트레이의 반송경로가 1경로인 경우, 따라서, 종래기술의 IC 테스터와 같은 구성의 경우를 예시하고, 도 3(b)는 언로더부(8)에서 로더부(7)에 이르는 테스트 트레이의 반송경로가 2 경로인 경우를 예시한다. 또, 도 3(b)의 예에서는 2매의 테스트 트레이 모두 같은 위치에 같은 분류의 시험이 끝난 IC가 탑재되어 있지만, 이것은 설명을 간단히 하기 위한 단순한 일례이고, 각 테스트 트레이에 의해서 시험이 끝난 IC의 분류위치가 상위하는 경우도 많이 있을 수 있는 것은 말할 필요도 없다.
도 3으로부터 명료하듯이, 이 예에서는 1매의 테스트 트레이(3)에는 대부분이 분류1의 시험이 끝난 IC가 재치되어 있지만, 분류2 및 분류3의 시험이 끝난 IC도 약간 재치되어 있다(테스트 트레이(3)내의 숫자 1,2,3이 분류를 나타낸다).
X-Y 반송장치(81)의 가동헤드에 4개의 흡착패드가 장착되어 있고, 또한 분류1의 시험이 끝난 IC에 관한 반송회수를 제외한 경우에는, X-Y 반송장치(81)의 가동헤드의 반송회수는 도 3(a)의 경우에는, 분류2의 시험이 끝난 IC에 대하여 1회, 분류3의 시험이 끝난 IC에 대하여 1회의 합계 2회 실시된다. 이것에 대하여, 도 3(b)의 경우에는, 제 1 위치(A)에 2매의 테스트 트레이(3)가 정지하고 있기 때문에, 가동헤드의 반송회수는 분류2의 시험이 끝난 IC에 대하여 1회, 분류3의 시험이 끝난 IC 에 대하여 1회의 합계 2회 실시된다.
이와 같이 가동헤드의 반송회수는 도 3(a)의 경우도 도 3(b)의 경우도 분류2 및 분류3의 시험이 끝난 IC에 관해서는 같은 2회이지만, 도 3(a)의 경우에는 정지하고 있는 테스트 트레이는 1장이고, 도 3(b)의 경우에는 정지하고 있는 테스트 트레이는 2매이다. 따라서, 도 3(a)의 경우에는, 2매의 테스트 트레이에 관하여 같은 반송동작을 하게 되기 때문에, 가동헤드의 반송회수는 합계 4회가 되어, 도 3(b)의 경우의 반송회수의 2배가 된다. 이렇게 하여, 상기 제 2 실시예의 IC 테스터에서는 언로더부(8)에서의 반송효율이 2배로 향상하는 것이 이해될 것이다.
시험이 끝난 IC의 분류수가 더욱 많아지면, 언로더부(8)의 범용 트레이 세트위치(12)에 유지되어 있는 범용 트레이의 수보다도 시험이 끝난 IC의 분류수 쪽이 많아지는 경우가 있다. 이 경우에 이미 기재하였듯이, 범용 트레이 세트위치(12)에 있는 범용 트레이의 일부를 격납부(11)에 되돌리고, 대응하는 분류의 범용 트레이를 범용 트레이 세트위치(12)에 반송하는, 소위 범용 트레이의 교체작업이 필요해진다. 그러나, 이 교체작업에는 상당한 시간이 걸리기 때문에, 전체의 시험시간이 길게 되는 문제가 발생한다.
상기 범용 트레이의 교체작업의 필요회수를 매우 적게 하기 위해서, 가능한한 많은 시험이 끝난 IC를 언로더부(8)에 배치하는 것이 바람직하다. 언로더부(8)에 정지하고 있는 테스트 트레이에 재치된 시험이 끝난 IC의 수가 적은 경우에는, 1매째의 테스트 트레이에 재치된 시험이 끝난 IC를 분류처리하는데 범용 트레이의 교체작업이 필요하게 되면, 2매째의 테스트 트레이에 재치된 시험이 끝난 IC를 분류처리하는 경우에도 범용 트레이의 교체 작업이 발생할 가능성이 크기 때문이다.
테스트 트레이(3)에 재치되는 IC의 수가 2배가 되면, 범용 트레이(1)의 교체작업의 회수는 반감한다고 추측할 수 있다. 이미 기재하였듯이, 테스트 트레이(3)의 X축방향의 외형치수는 그대로 하고, Y축방향의 외형치수를 단순히 2배로 증대함으써 테스트 트레이(3)의 적재용량을 2배로 증대한 경우에는, 상기 여러가지 결점이 발생하지만, 상기 제 2 실시예와 같이 언로더부(8)에서 로더부(7)에 이르는 테스트 트레이의 반송경로를 2경로로 하여, 2매의 테스트 트레이를 동시에 반송할 수 있도록 구성한 경우에는, 2매의 테스트 트레이의 합계 IC 적재용량은 2배가 되지만, 상기 여러가지 결점은 발생하지 않고, 더구나, 항온조(4) 및 출구 챔버(5)의 형상 및 치수에는 전혀 영향을 주지 않고, 테스트 트레이도 종래의 것을 이용할 수 있는 이점이 있다.
다음에, 상기 제 2 실시예의 IC 테스터의 동작에 관해서 간단히 설명하면, 로더부(7)의 제 1 반송경로(도 2에서 위쪽의 반송경로) 및 제 2 반송경로(도 2에서 아래쪽의 반송경로)에 정지하고 있는 2매의 테스트 트레이에 범용 트레이로부터 피시험 IC가 전송되어, 제 1 반송경로의 테스트 트레이가 가득차게 되면, 테스트 트레이가 소크 챔버(41)에 반송되어, 그 수직반송기구의 제일 위의 테스트 트레이 지지단에 격납된다. 소크 챔버(41)의 수직반송기구에 의해서, 이제 반입된 테스트 트레이가 다음 테스트 트레이 지지단에 강하되면, 제 2 반송경로에서 피시험 IC를 가득 적재한 다음 테스트 트레이가 소크 챔버(41)에 반송되고, 그 수직반송기구의 제일 위의 테스트 트레이 지지단에 격납된다.
양 반송경로에 테스트 트레이가 존재하지 않게 되면, 언로더부(8)의 제 2 위치(B)에서, 시험이 끝난 IC의 분류 작업이 완료하여, 비게 된 2매의 테스트 트레이가 양 반송경로를 통하여 로더부(7)에 반송된다. 언로더부(8)의 제 2 위치(B)가 비게 되면, 제 1 위치(A)에 정지하고 있는 2매의 테스트 트레이가, 제 1 위치(A)에서의 분류작업이 완료하면, 제 1 위치(A)에서 제 2 위치(B)로 양 반송경로를 통하여 반송된다. 언로더부(8)의 제 1 위치(A)의 양 반송경로에 테스트 트레이가 존재하지 않게 되면, 출구 챔버(5)의 수직반송기구의 제일 위의 테스트 트레이 지지단으로부터 제열/제냉된 시험이 끝난 IC를 재치한 테스트 트레이가 언로더부(8)의 제 2 반송경로의 제 1 위치(A)에 반출되고, 계속하여, 출구 챔버(5)의 수직반송기구의 제일 위의 테스트 트레이 지지단에 상승된 시험이 끝난 IC를 재치한 테스트 트레이가 언로더부(8)의 제 1 반송경로의 제 1 위치(A)에 반출된다.
또, 소크 챔버(41)의 수직반송기구의 동작, 테스트부(42)에서의 시험(측정), 출구 챔버(5)의 수직반송기구의 조작등은 도 11에 나타낸 종래 기술의 IC 테스터와 같기 때문에, 그 설명은 생략한다. 이 실시예에서도 로더부(7)에서의 범용 트레이 세트위치(12)와 테스트 트레이(3)의 정지위치 사이에는 프리사이서라고 불리는 IC의 위치수정부재(2)가 설치되어 있다. IC의 위치수정부재(2)의 기능에 관해서는 이미 설명하였기 때문에 여기서는 그 기재를 생략한다.
또한, 언로더부(8)에서의 분류작업, 범용 트레이의 교체동작등도, 테스트 트레이의 수가 2배로 되어 있을 뿐이고, 본질적으로는 도 11에 나타낸 종래 기술의 IC 테스터와 같기 때문에, 그 설명을 생략하지만, 언로더부(8)의 2개의 위치(A, B) 에 대하여 각각의 X-Y 반송장치를 설치하여, 시험이 끝난 IC의 반송처리속도를 더욱 높이도록 구성할 수 있다. 또한, 테스트 트레이의 정지위치(A, B)와 범용 트레이(1a∼1d)의 배치위치 사이에 설치한 버퍼부(6)의 IC 격납용량을 크게 하여, 버퍼부(6)에 일시적으로 맡길 수 있는 시험이 끝난 IC의 개수를 증대시킬 수 있다.
도 2에는 도시되어 있지 않지만, 종래예의 IC 테스터와 같이, 격납부의 피시험 IC 스토커 및 시험이 끝난 IC 스토커의 상부에는 피시험 IC 스토커와 시험이 끝난 IC 스토커의 배열방향(X축 방향)의 전범위에 걸쳐 이동가능한 트레이 반송수단이 설치되어 있다. 트레이 반송수단의 동작에 관해서는 이미 기재하였기 때문에, 여기서는 그 설명을 생략한다.
상기 제 2 실시예의 구성에 의하면, 로더부(7)로부터 항온조(4)의 소크 챔버(41), 테스트부(42), 출구 챔버(5)를 지나서 언로더부(8)에 이르는 테스트 트레이의 반송경로는 종래예의 IC 테스터와 같이 1개이지만, 언로더부(8)로부터 로더부(7)에 이르는 테스트 트레이의 반송경로는 2개 있기 때문에 종래부터 사용되고 있는 테스트 트레이를 그대로 사용하고 있음에도 불구하고, 언로더부(8)에는 제 1 및 제 2 위치(A, B)에 2매씩의 합계 4장의 테스트 트레이를 정지시킬 수 있다. 따라서, 종래 기술의 2배의 개수의 시험이 끝난 IC가 언로더부(8)에 존재하기 때문에, X-Y 반송장치(81)를 포함하는 반송처리기구는 시험이 끝난 IC를 효율적으로 전송할 수 있어, 시험이 끝난 IC의 처리개수를 증대시킬 수 있다.
또한, 로더부(7)에서는, 2매의 테스트 트레이가 정지하고 있기 때문에, 범용 트레이로부터 X-Y 반송장치(71)를 포함하는 반송처리기구에 의해서 피시험 IC를 효율적으로 테스트 트레이에 전송할 수 있어, 피시험 IC의 처리개수를 증대시킬 수있다. 이렇게 하여, IC 테스터의 전체의 시험시간을 단축할 수 있고, IC 1개당 시험 비용이 매우 싸게 되는 이점이 얻어진다.
또, 상기 제 2 실시예의 구성(구조)에서도, IC 테스터 전체의 치수는 겨우 내부 길이가 테스트 트레이의 짧은 변의 길이에 상당하는 치수만큼 길게 될 뿐이므로, 언로더부(8)로부터 로더부(7)에 이르는 테스트 트레이의 반송경로를 2개 설치하기 위해서, 도 11에 나타낸 종래 기술의 IC 테스터의 언로더부(8)및 로더부(7)로 이루어지는 구성을 2개 마련한 경우와 비교하여, IC 테스터 전체 내부 길이의 치수를 상당히 짧게 할 수 있고, 또한 염가에 제조할 수 있는 이점이 얻어진다.
상기 제 1 실시예에서는 소크 챔버(41)로부터 테스트부(42)를 거쳐 출구 챔버(5)에 이르는 테스트 트레이의 반송경로를 거의 평행하게 2개 설치하고, 또한, 상기 제 2 실시예에서는 언로더부(8)로부터 로더부(7)에 이르는 테스트 트레이의 반송경로를 거의 평행하게 2개 마련하여, IC 테스터 전체의 안길이를 테스트 트레이의 짧은 변의 길이에 상당하는 치수만큼 길게 할 뿐이고, 더구나, 종래의 테스트 트레이를 사용하여, 제 1 실시예에서는 테스트부(42)에서의 IC의 동시측정개수를 증대시키고, 제 2 실시예에서는 언로더부(8) 및 로더부(7)에서의 단위시간당 IC의 처리개수를 증대시켰지만, 이와 같이 테스트 트레이의 반송경로를 2개 설치한 경우에는 각 반송경로에 대하여 독립된 구동수단이 필요해진다.
다음에, 항온조(4) 및 출구 챔버(5)의 내부 길이(Y축 방향의 길이)를 직사각형의 테스트 트레이(3)의 옆폭(짧은 변의 길이)에 거의 상당하는 치수만큼 길게 하고, 항온조(4) 내의 소크 챔버(41)로부터 항온조(4)내의 테스트부(42)를 거쳐 출구챔버(5)에 이르는 테스트 트레이의 반송경로를, 2매의 테스트 트레이의 옆폭의 합에 거의 상당하는 광폭의 1개의 반송경로로 하여, 이 반송경로에 따라, 2매의 테스트 트레이를 서로 계합시킨 상태로, 즉, 일체화한 상태로 반송하도록 구성하고, 테스트 트레이의 반송경로의 구동수단을 독립으로 2개 설치할 필요를 잃은 제 3 실시예에 관해서 도 4을 참조하여 설명한다.
제 3 실시예라도, 소크 챔버(41)로부터 테스트부(42)를 거쳐 출구 챔버(5)에 이르는 테스트 트레이의 반송경로의 폭(Y축 방향의 길이)는 2매의 테스트 트레이의 옆폭의 합에 거의 같기 때문에, IC 테스터의 내부 길이(Y축방향의 길이)는 겨우 테스트 트레이(3)의 짧은 변의 길이에 거의 상당하는 치수만큼 길게 될 뿐이다. 또, 도 4에서 도 1 및 도 11과 대응하는 소자에는 동일부호를 붙여 나타내고, 필요없는 것은 설명을 생략한다.
예시의 IC 테스터는, 도 1에 나타낸 IC 테스터와 같이, 소크 챔버(41) 및 테스트부(42)를 포함하는 항온조(4)와, 출구 챔버(5)가 IC 테스터의 후방측에서 도면의 좌우방향(X축 방향)에 배열되어 있고, 또한, 항온조(4) 및 출구 챔버(5)의 전방에, 피시험 IC를 테스트 트레이(3)에 전송, 다시 재치하는 로더부(7)와, 항온조(4)의 테스트부(42)에서의 시험이 종료하여, 출구 챔버(5)을 거쳐 반송된 시험이 끝난 IC를 테스트 트레이(3)로부터 범용 트레이에 전송, 다시 재치하는 언로더부(8)가 배치되고, 그리고, IC 테스터의 최전부에 이것으로부터 시험을 하는 IC(피시험 IC)를 재치한 범용 트레이(1)나, 분류된 시험이 끝난 IC를 재치한 범용 트레이(1)등을 격납하는 격납부(11)가 배치되어 있다.
구체적으로 설명하면, 도 4에서 X축 방향의 왼쪽으로부터 오른쪽으로 소크 챔버(41), 테스트부(42), 출구 챔버(5)가 순서대로 배치되고, 항온조(4)의 소크 챔버(41)의 앞측에 로더부(7)가 배치되고, 테스트부(42) 및 출구 챔버(5)의 전방측에 언로더부(8)가 배치되어 있다. 따라서, 종래의 IC 테스터와 같이, 테스트 트레이(3)는 언로더부(8)로부터 로더부(7)에 반송됐을 때의 방향(X축 방향)과 직각인 방향(Y축 방향)에 반송되어 항온조(4)로 반송되고, 항온조(4)에서도 로더부(7)로부터 반송됐을 때의 방향과 직각인 방향으로 테스트 트레이(3)를 반송한다. 마찬가지로, 출구 챔버(5)에서도 항온조(4)로부터 반송됐을 때의 방향과 직각인 방향으로 테스트 트레이를 반송하고, 언로더부(8)에서도 출구 챔버(5)로부터 반송됐을 때의 방향과 직각인 방향으로 테스트 트레이를 반송한다.
테스트 트레이(3)는 도 11을 참조하여 이미 설명한 종래의 IC 테스터에 사용된 것과 같은 치수 및 구조의 것으로 좋고, 따라서, 도 12에 나타낸 구조를 갖고 있다. 테스트 트레이(3)는 로더부(7)→항온조(4)의 소크 챔버(41)→테스트부(42)→출구 챔버(5)→언로더부(8)→로더부(7)로 순환이동된다. 테스트 트레이(3)는 이 순환경로중에 소정의 개수만 배치되어 있고, 도시하지 않은 테스트 트레이 반송수단에 의해서 도시한 굵은 화살표시 방향으로 차례로 이동된다.
제 3 실시예에서는, 항온조(4) 및 출구 챔버(5)의 내부 길이(Y축 방향의 길이)를 직사각형의 테스트 트레이(3)의 옆폭(짧은 변의 길이)에 거의 상당하는 치수만큼 길게 하고, 항온조(4)내의 소크 챔버(41)로부터 항온조(4)내의 테스트부(42)를 지나서 출구 챔버(5)에 이르는 테스트 트레이의 반송경로의 폭을, 2매의 테스트트레이의 옆폭의 합에 거의 같게 하여, 도시하듯이 2매의 테스트 트레이를, 그것들이 대접하는 긴 변을 서로 계합시킨 상태로, 동시에 반송할 수 있도록 구성한 것이다.
다음에, 상기 구성의 IC 테스터의 동작에 관해서 설명한다.
로더부(7)에서 범용 트레이(1)로부터 피시험 IC가 적재된 테스트 트레이(3)는 한 쪽의 긴 변을 선두로 하고 로더부(7)로부터 항온조(4)에 반송되고,이 항온조(4)의 전방측에 마련된 삽입구로부터 소크 챔버(41)내에 반송된다. 소크 챔버(41)에는 수직반송기구가 장착되어 있고, 이 수직반송기구는 복수매(예컨대 5장)의 테스트 트레이(3)를 소정의 간격을 두고 적층상태로 지지할 수 있도록 구성되어 있다.
이 실시예에서는 수직반송기구의 테스트 트레이를 지지하는 각 단은 2매의 테스트 트레이의 옆폭의 합에 거의 같은 치수의 내부 길이를 갖고, 로더부(7)로부터 반송된 첫번째의 테스트 트레이(3)는 수직반송기구의 제일 윗단속의 반(Y축 방향의 상측 반)의 위치까지 반입되어 지지된다. 이 수직반송기구는 제일 윗단에 2매의 테스트 트레이가 반입될 때까지 정지하고, 로더부에서 2번째의 테스트 트레이가 수직반송기구의 제일 윗단에 반입되며, 1번째의 테스트 트레이와 당접하여 계합한 상태로, 제일 윗단의 앞의 반(Y축방향의 아래쪽 반)의 위치에 수용되면, 수직반송기구는 각 단을 수직방향(Z축 방향)아래 쪽으로 이동시킨다.
혹은 첫번째의 테스트 트레이가 수직반송기구의 제일 윗단에서의 반의 위치까지 반입된 후 소정 시간이 경과할 때까지, 수직반송기구의 수직방향아래쪽으로의이동을 정지하도록 구성할 수 있다.
수직반송기구는 각 테스트 트레이 지지단에 2매의 테스트 트레이를, 그것들이 대접하는 긴 변이 서로 계합한 상태로, 지지하고, 즉, 2매의 테스트 트레이를 일체화한 상태로 지지하여, 각 단의 일체화된 상태의 2매의 테스트 트레이를 수직방향 아래쪽의 다음 단에 차례로 이동시킨다.
수직반송기구에 의해서 제일 윗단의 2매의 테스트 트레이가 제일 아랫단까지 차례로 이동되는 사이에, 또한, 테스트부(42)가 빌 때까지 대기하는 사이에, 일체화상태의 2매의 테스트 트레이 위의 피시험 IC는 고온 또는 저온의 소정의 온도 스트레스가 주어진다. 제일 아랫단까지 강하한 2매의 테스트 트레이는 소크 챔버(41)의 하부에서 X축 방향의 오른쪽에 인접한 상태로 연결되어 있는 테스트부(42)에, 서로 계합한 일체화 상태로, 2매가 동시에 반출된다. 따라서, 2매의 테스트 트레이(3)는 소크 챔버(41)로의 반입방향과 직각인 방향으로 반송된다.
테스트부(42)에는 1개의 테스트 헤드(도시 생략)가, 일체화 상태에 있는 2매의 테스트 트레이의 반송경로의 아래 쪽 소정의 위치에 배치되어 있다. 이 테스트헤드의 상부(퍼포먼스 보드)에는 대응하는 테스트 트레이의 아래 쪽의 소정의 위치에 디바이스 소켓(도시 생략)이 장착되어 있고, 소크 챔버(41)로부터 동시에 반출된 일체화 상태의 2매의 테스트 트레이는 디바이스 소켓의 상부에 운반되어, 양 테스트 트레이에 탑재된 피시험 IC내의 소정수의 피시험 IC가 테스트 트레이에 탑재된 상태로, 테스트 헤드에 설치된 대응하는 디바이스 소켓과 전기적으로 접촉된다.
테스트 헤드를 통하여 일체화 상태의 2매의 테스트 트레이 위의 모든 피시험IC의 시험이 종료하면, 양 테스트 트레이는 계합한 일체화 상태로, 테스트부(42)로부터 다시 X축 방향 오른쪽으로 반송되어 출구 챔버(5)에 보내지고, 이 출구 챔버(5)에서 시험이 끝난 IC의 제열 또는 제냉이 행해진다.
일체화된 2매의 테스트 트레이와 각각 대응시켜, 테스트 트레이의 반송경로의 아래쪽의 소정 위치에 2개의 테스트 헤드를 배치하고, 2개의 테스트 헤드에 대응하는 테스트 트레이 위의 피시험 IC와 접촉하는 디바이스 소켓을 각각 설치하도록 구성할 수 있다.
출구 챔버(5)도 상기 소크 챔버(41)과 동일 하게 수직반송기구를 구비하고, 이 수직반송기구에 의해 복수매(예컨대 5장)의 테스트 트레이(3)를 적층상태로 소정의 간격을 두고 지지할 수 있도록 구성되어 있다.
이 실시예에서는 출구 챔버(5)의 수직반송기구의 테스트 트레이를 지지하는 각 단은 2매의 테스트 트레이의 옆폭의 합에 거의 같은 치수의 입구(Y축 방향의 길이, 출구 챔버(5)의 입구의 치수)와, 1매의 테스트 트레이의 긴 변의 길이에 거의 같은 치수의 내부 길이(X축 방향의 길이, 출구 챔버(5)의 출구의 치수)를 갖고, 반송 경로로서 테스트부(42)로부터 반송된 일체화 상태에 있는 2매의 테스트 트레이가 수직반송기구의 제일 아래의 테스트 트레이 지지단에 반입되어, 이 단의 지지부재에 의해서 지지된다.
테스트부(42)로부터 일체화 상태의 2매의 테스트 트레이가 수직반송기구의 제일 아래단에 반입되면, 수직반송기구는 각 지지단을 수직방향 윗쪽으로 이동시킨다. 수직반송기구에 의한 각 지지단의 수직방향 윗쪽으로의 이동에 의해서 제일 아래단의 일체화상태의 2매의 테스트 트레이가 제일 윗단까지 차례로 이동되는 사이에, 시험이 끝난 IC는 제열 또는 제냉되어 외부온도(실온)에 되돌려진다.
상기된 바와 같이, IC의 시험은 소크 챔버(41)에서 -55℃ ∼ +125℃와 같은 넓은 온도범위의 임의의 온도 스트레스를 IC에 부여하여 실시되기 때문에, 출구 챔버(5)는 소크 챔버(41)에서 피시험 IC에, 예컨대 120℃정도의 고온을 인가한 경우에는, 송풍에 의해 냉각하여 실온에 되돌리고, 또한, 소크 챔버(41)에서 피시험 IC에, 예컨대 -30℃정도의 저온을 인가한 경우에는, 온풍 혹은 히터 등으로 가열하여, 결로가 생기지 않을 정도의 온도로 되돌리고 있다.
제열 또는 제냉후, 우선, 수직반송기구의 제일 윗단의 앞의 반정도의 위치에 존재하는 테스트 트레이가 테스트부(42)로부터 반송된 방향과는 직각인 방향(출구 챔버(5)의 전방측)의 출구 챔버(5)의 출구에서 언로더부(8)의 제 1 위치(A)에 반출된다. 제 1 위치(A)에 가까운 위치에 있는 것은 범용트레이(1a, 1b)이다. 범용 트레이(1a, 1b)에는 카테고리 1과 2가 각각 할당되게 하면, 테스트 트레이(3)가 제 1 위치(A)에 정지중인 이 카테고리 1과 2에 속하는 시험이 끝난 IC만을 집어내어 대응하는 범용 트레이(1a, 1b)로 옮겨쌓는다. 제 1 위치(A)에 정지중의 테스트 트레이(3)상에서 카테고리 1과 2에 속하는 IC가 없어지면, 테스트 트레이(3)는 제 2 위치(B)에 이동된다.
제 2 위치(B)에 가까운 위치에 있는 것은 범용트레이(1c, 1d)이다. 범용 트레이(1c, 1d)에는 카테고리 3과 4가 할당되게 하면, 테스트 트레이(3)상에서 카테고리 3과 4에 속하는 시험이 끝난 IC를 집어내어 대응하는 범용 트레이(1c, 1d)에옮겨쌓는다.
다음에, 수직반송기구의 제일 윗단 속의 반의 위치에 반입되어 있던 테스트트레이가 출구 챔버(5)의 출구에서 언로더부(8)로 반출되고, 제 1 위치(A)의 위치에 정지한다. 이 테스트 트레이의 언로더부(8)로의 반출은 이미 언로더부(8)로 반출된 테스트 트레이가 언로더부(8)의 제 1 위치(A)에서 제 2 위치(B)에 반송될 때에 동시에, 또는 반송된 후에 행해진다.
이 실시예라도, 언로더부(8)의 범용트레이 세트위치(12)에 배치할 수 있는 범용 트레이의 수는 공간의 관계로 4개가 한도가 된다. 따라서, 실시간으로 구분할 수 있는 카테고리는 상술한 1∼4의 4분류에 제한된다. 일반적으로는 양품을 고속응답소자, 중속응답소자, 저속응답소자의 3 카테고리로 분류함과 동시에, 불량품의 분류를 더하여 4 카테고리로 충분하지만, 때로 이들 카테고리에 속하지 않는 시험이 끝난 IC가 발생하는 것이 있다. 이러한 4 카테고리 이외의 카테고리에 들어 가는 IC가 발생한 경우에는, 그 카테고리를 할당한 범용 트레이를 격납부(11)의 빈 트레이 수납 스토커(1E)(도 4에서 오른쪽 아래의 각부의 영역)에서 집어내어 언로더부(8)에 반송하고, 그 범용트레이에 격납하게 된다. 그때에, 언로더부(8)에 위치하는 임의의 1개의 범용 트레이를 격납부(11)에 반송, 격납할 필요도 있다.
분류작업 도중에 범용 트레이를 교체하면, 그 동안은 분류작업을 중단하지 않으면 안된다. 이때문에, 이 실시예에서도, 테스트 트레이(3)의 정지위치(A, B)와 범용 트레이(1a∼1d)의 배치위치와의 사이에 버퍼부(6)를 설치하여, 버퍼부(6)에, 가끔 발생하는 카테고리에 속하는 IC를 일시적으로 맡기도록 구성되어 있다.
버퍼부(6)에는 예컨대 20∼30개 정도의 IC를 격납할 수 있는 용량을 갖게 함과 동시에, 버퍼부(6)의 각 IC 격납위치에 격납된 IC가 속하는 카테고리를 기억하는 기억부를 마련하여, 이 기억부에, 버퍼부(6)에 일시적으로 맡아 둔 1C의 카테고리와 위치를 각 IC마다 기억하여, 분류작업의 시간, 또는 버퍼부(6)가 충만된 시점에서 버퍼부(6)에 맡아 둔 IC가 속하는 카테고리의 범용 트레이를 격납부(11)로부터 언로더부(8)의 범용트레이 세트위치(12)에 반송시키고, 그 범용 트레이에 격납한다. 또, 버퍼부(6)에 일시적으로 맡겨지는 IC의 카테고리는 복수에 걸치는 경우도 있다. 따라서, 복수의 카테고리에 걸치는 경우에는, 한번에 여러종류의 범용 트레이를 격납부(11)로부터 언로더부(8)로 반송시키게 된다.
언로더부(8)에서 비게 된 테스트 트레이(3)는 로더부(7)에 반송되어, 여기서 범용 트레이(1)로부터 다시 피시험 IC가 전송, 재치 된다. 이하, 같은 동작을 반복하게 된다.
또, 로더부(7)에서 범용트레이(1)로부터 테스트 트레이(3)에 IC를 전송하는 IC 반송장치(71)는 이미 설명한 종래예의 IC 테스터에 사용된 IC 반송장치와 같은 구성(구조)일 수 있고, 로더부(7) 상부의 X축 방향의 양단부에, Y축 방향에 연재하도록 가설된 대향하는 평행한 2개의 레일(71A, 71B)과, 2개의 레일(71A, 71B)사이에 가설되어, Y축 방향으로 이동가능하게 양단부가 2개의 레일(71A, 71B)에 지지된 가동 아암(71C)과, 이 가동 아암(71C)이 연재하는 방향으로, 따라서, X축 방향으로 이동가능하게 가동 아암(71C)에 지지된 도시하지 않은 가동 헤드(픽 앤드 플레이스)로 구성되어 있다.
가동헤드의 하면에는 IC 흡착패드(IC 파지부재)가 상하방향으로 이동가능하게 장착되어 있고, 가동헤드의 X-Y 축방향이동과 이 흡착패드의 아래 쪽으로의 이동에 의해, 범용 트레이 세트위치(E12)에 정지하고 있는 범용 트레이(1)에 재치된 IC에 흡착패드가 당접하고, 진공흡인작용에 의해 IC를 흡착, 파지하여 범용 트레이로부터 테스트 트레이(3)에 IC를 전송한다. 흡착패드는 가동헤드에 대하여, 예컨대 8개정도 장착되고, 한번에 8개의 IC를 범용 트레이(1)로부터 테스트 트레이(3)에 전송할 수 있도록 구성되어 있다.
또한, 언로더부(8)에도 로더부(7)에 마련된 X-Y 반송장치(71)와 같은 구조의 X-Y 반송장치(81)가 제 1 위치(A)와 제 2 위치(B)에 걸쳐서 설치되어 있고, X-Y 반송장치(81)에 의해서 언로더부(8)의 위치(A, B)에 반출된 테스트 트레이(3)로부터 시험이 끝난 IC를 대응하는 범용 트레이에 옮겨쌓는다.
X-Y 반송장치(81)는 언로더부(8) 상부의 X축 방향의 양단부에서 Y축 방향으로 연재하도록 가설된 대향하는 평행한 2개의 레일(81A, 81B)과, 2개의 레일(81A, 81B)사이에 가설되어, Y축 방향으로 이동가능하게 양단부가 2개의 레일(81A,81B)에 지지된 가동 아암(81C)과, 가동아암(81C)의 연재하는 방향으로, 따라서, X축 방향으로 이동가능하게 가동 아암(81C)에 지지된 도시하지 않은 가동 헤드(픽 앤드 플레이스)로 구성되어 있다.
또한, 제 3 실시예에서도 로더부(7)에서 범용 트레이 세트위치(12)와 테스트 트레이(3)의 정지위치사이에는 프리사이서라고 불리는 IC의 위치수정부재(2)가 설치되어 있다. 이 IC의 위치수정부재(2)의 기능에 관해서는 이미 설명하였으므로 여기서는 그 기재를 생략한다.
도 4에는 나타내지 않지만, 종래 예의 IC 테스터와 같이, 피시험 IC 스토커 및 시험이 끝난 IC 스토커의 상부에는 피시험 IC 스토커와 시험이 끝난 IC 스토커의 배열 방향(X축 방향)의 전범위에 걸쳐 이동가능한 트레이 반송수단이 설치되어 있다. 이 트레이 반송수단에 의해서 행해지는, 피시험 IC를 탑재 하고 있는 범용 트레이(1)를 로더부(7)의 세트위치(12)에 유지하는 동작, 빈 4개의 범용 트레이(1a∼1d)를 언로더부(8)의 세트위치(12)에 각각 유지하는 동작, 가득해진 범용 트레이를 대응하는 트레이 격납위치에 수납하는 동작, 세트위치(12)에 유지되어 있는 범용 트레이에 격납할 수 없는 별도의 카테고리에 속하는 시험이 끝난 IC가 출현한 경우에 이것을 격납하기 위한 범용 트레이를 언로더부(8)의 세트위치에 반송하는 동작 등은 이미 설명하였기 때문에, 여기서는 그 기재를 생략한다.
이와 같이 구성하면, 출구 챔버(5)로부터 언로더부(8)를 지나서 소크 챔버(41)에 이르는 테스트 트레이의 반송경로에서는, 종래 예의 IC 테스터와 같이, 테스트 트레이는 1장씩 반송되지만, 소크 챔버(41)로부터 테스트부(42)를 지나서 출구 챔버(5)에 이르는 테스트 트레이의 반송경로에서는, 일체화상태로 2매의 테스트 트레이가 1개의 광폭의 반송경로에 따라 반송된다. 따라서, 종래부터 사용되고 있는 테스트 트레이를 그대로 사용함에도 불구하고, 테스트부(42)에서는 2매의 테스트 트레이에 탑재된 피시험 IC를 동시에 시험 또는 측정할 수 있다. 그 결과, 피시험 IC의 동시측정개수는 2배로 증가한다. 따라서, 테스트부(42)에서의 IC의 1회의 시험에 걸리는 시간이 긴 경우에는, 동시측정개수가 배증되기 때문에, 모든 IC의 테스트가 종료하기까지의 시간(IC 테스터의 테스트시간)을 약 1/2에 가까운 시간까지 단축할 수 있어, IC 1개당 시험 비용이 매우 싸게 되는 이점이 얻어진다.
또한, 소크 챔버(41)로부터 테스트부(42)를 거쳐 출구 챔버(5)에 이르는 테스트 트레이의 반송경로는 1개이기 때문에, 1개의 구동수단으로 테스트 트레이를 반송할 수 있고, 더욱이, 테스트 트레이의 위치의 감시를 위한 센서나 검출회로, 위치결정을 위한 스토퍼 등의 기구류가 1개이기 때문에 경제적이고 동시에, 테스트 트레이의 반송장치전체를 소형화할 수 있는 이점이 있다.
또, 상기 제 3 실시예의 구성(구조)에 의하면, IC 테스터 전체의 치수는 간신히 내부 길이가 테스트 트레이의 짧은 변의 길이에 상당하는 치수만큼 길게 될 뿐이기 때문에, 테스트부(42)에서의 동시측정개수를 증대시키기 위해서, 도 11에 나타낸 종래 기술의 IC 테스터의 소크 챔버(41), 테스트부(42) 및 출구 챔버(5)로 이루어지는 구성을 2개 설치한 경우와 비교하여, IC 테스터 전체의 내부 길이의 치수를 상당히 짧게 할 수 있고, 또한 염가에 제조할 수 있는 이점이 얻어진다.
또한, 상기 제 1 실시예의 경우에는 2매의 테스트 트레이가 거의 평행하는 2개의 독립된 반송경로에 따라 거의 동시에 반송된다. 상술한 바와 같이, 각 테스트 트레이의 반송장치는 테스트 트레이의 위치의 감시를 위한 센서나 검출회로, 위치 결정을 위한 스토퍼 등의 기구류를 구비하고 있기 때문에 대형화한다. 또한,2개의 반송경로 사이에는 최소한의 공간이 필요해진다. 이것에 대하여, 제 3 실시예에서는 2매의 테스트 트레이가 일체화상태에 있고, 또한 테스트 트레이의 반송경로는 1개이므로, 테스트 트레이의 반송장치는 소형화되고, 불필요 한 공간을 필요로 하지 않는다. 그 결과, 상기 제 1 실시예의 경우보다도 항온조(4) 및 출구 챔버(5)의 내부 길이(Y축 방향의 길이)를 짧게 할 수 있다. 이렇게 하여, 상기 제 3 실시예의 구성에 의하면, IC 테스터 전체의 내부 길이를 더욱 짧게 할 수 있는 이점이 얻어진다.
상기 제 3 실시예에서는 항온조(4) 및 출구 챔버(5)의 내부 길이를 직사각형의 테스트 트레이(3)의 옆폭(짧은 변의 길이)에 거의 상당하는 치수만큼 길게 하고, 소크 챔버(41)에서 테스트부(42)를 거쳐 출구 챔버(5)에 이르는 테스트 트레이의 반송경로의 폭을, 2매의 테스트 트레이의 옆폭의 합에 거의 같이 하여, 2매의 테스트 트레이를 일체화한 상태로 동시에 반송할 수 있도록 구성하였지만, 테스트부(42)에서의 IC의 1회의 시험에 걸리는 시간이 짧은 경우에는, 로더부(7)로부터 항온조(4)의 소크 챔버(41) 및 테스트부(42), 출구 챔버(5)를 지나서 언로더부(8)에 이르는 테스트 트레이의 반송경로는 종래예의 IC 테스터와 같은 구성으로 하여, 로더부(7) 및 언로더부(8)의 내부 길이(Y축 방향의 길이)를 직사각형의 테스트 트레이(3)의 옆폭(짧은 변의 길이)에 거의 상당하는 치수만큼 길게 하고, 또한 언로더부(8)로부터 로더부(7)에 이르는 테스트 트레이의 반송경로의 폭을 2매의 테스트 트레이의 옆폭의 합에 거의 같게 되도록 폭을 확대하여, 2매의 테스트 트레이를 일체화한 상태로 동시에 반송할 수 있도록 구성하는 것이 바람직하다.
본 발명의 제 4 실시예에서는, 도시하지 않지만, 도 2를 참조하여 이미 설명한 본 발명의 제 2 실시예에서, 언로더부(8)로부터 로더부(7)에 이르는 테스트 트레이의 반송경로의 폭을, 상기 제 3 실시예의 경우와 같이, 2매의 테스트 트레이의옆폭의 합에 거의 같은 치수로 폭을 확대하여 2매의 테스트 트레이를 일체화한 상태로 동시에 반송할 수 있도록 구성하고 있다.
제 4 실시예의 구성에 의하면, 상기 제 2 실시예에 의해서 얻어지는 작용효과에 추가로, 언로더부(8)로부터 로더부(7)에 이르는 테스트 트레이의 반송경로가 하나로 되기 때문에, 1개의 구동수단으로 테스트 트레이를 반송할 수 있고, 또한 테스트 트레이의 위치 감시를 위한 센서나 검출회로, 위치 결정을 위한 스토퍼 등의 기구류가 하나로 끝나기때문에 경제적임과 동시에, 테스트 트레이의 반송장치 전체를 소형화할 수 있는 이점, 및 로더부(7) 및 언로더부(8)의 내부 길이(Y축 방향의 길이)를 제 2 실시예의 경우보다도 짧게 할 수 있기 때문에, IC 테스터 전체의 내부 길이를 더욱 짧게 할 수 있는 이점이 얻어진다.
다음에, 2매의 테스트 트레이를 서로 계합시켜, 일체화하여 반송할 수 있는 테스트 트레이의 구조에 관해서 설명한다.
도 5는 일체화가능한 테스트 트레이의 구조의 일례를 나타내는 평면도이고, 서로 계합한 상태에 있는 2매의 테스트 트레이(3-1, 3-2)를 나타낸다. 도 5에 나타내는 테스트 트레이의 각각은 도 12을 참조하여 이미 설명한 종래의 테스트 트레이(3)와 본질적으로는 같고, 거의 직사각형의 프레임(30)과, 이 프레임(30)의 긴 변(30a, 30b)에 평행하게 또한 같은 간격으로 형성된 3개의 선반(31)과, 대향하는 선반(31)사이의 공간, 및 선반(31)과 대향하는 긴 변(30a, 30b)사이의 공간에, 각각 설치된 다수개(이 예에서는 64개)의 IC 캐리어(34)를 포함하고, 이 부재는 전술한 재료로 형성되어 있다.
도시한 각 테스트 트레이는 프레임(30)의 대향하는 긴 변(30a, 30b)에 2개의 볼록부(33A, 33B) 및 2개의 오목부(32A, 32B)가 각각 형성되어 있는 점에서 종래의 테스트 트레이(3)와 상이하다. 이 예에서는 프레임(30)의 한 쪽의 긴 변(30a)(도면 위쪽의 긴 변)에 형상이 다른 2개의 볼록부(33A, 33B)가 소정의 간격을 두고 형성되고, 다른쪽의 긴 변(30b)(도면 아래쪽의 긴 변)에는 상기 한쪽의 긴 변(30a)의 2개의 볼록부(33A, 33B)와 각각 대응하는 위치(프레임(30) 중심의 선반(31)에 관하여 거의 선대칭의 위치)에서, 형상이 다른, 또한 볼록부(33A,33B)가 감합가능한 2개의 오목부(32A,32B)가 형성되어 있다.
이 점을 제외하면, 다른 부분의 구성 및 구조는 도 12에 나타낸 테스트 트레이(3)와 같은 구성 및 구조를 갖고 있기 때문에 설명은 생략한다.
2개의 볼록부(33A,33B)는 한 쪽의 볼록부(33B) 쪽이 다른쪽의 볼록부(33A) 보다도 폭이 넓고, 폭이 넓은 볼록부(33B)가 긴 변(30a)의 거의 중앙위치에 형성되고, 도면에서 좌측에 폭이 좁은 볼록부(33A)가 형성되어 있다. 마찬가지로, 2개의 오목부(32A,32B)는 한 쪽의 오목부(32B) 쪽이 다른쪽의 오목부(32A)보다도 폭이 넓고, 폭이 넓은 오목부(32B)가 긴 변(30b)의 거의 중앙위치에 형성되고, 도 l에서 좌측에 폭이 좁은 오목부(32A)가 형성되어 있다. 따라서, 2매의 테스트 트레이는 수평면에 있어서 같은 방향으로 나란히 서지 않으면 한 쪽의 테스트 트레이의 오목부(32A,32B)에 다른 쪽의 테스트 트레이의 볼록부(33A, 33B)를 계합(감합)할 수 없도록 구성되어 있다.
볼록부(33A,33B)와 오목부(32A,32B) 사이의 감합은 느슨하도록, 볼록부(33A,33B)의 치수는 오목부(32A,32B)의 치수보다 각각 조금 작게 선정되어 있다(또는 오목부(32A,32B)의 치수가 볼록부(33A, 33B)의 치수보다 조금 크게 선정되어 있다).
이미 기재한 바와 같이, 테스트 트레이는 -55℃ ∼ +125℃와 같은 넓은 온도범위의 온도로 사용되기 때문에, 그 외형치수는 팽창/수축에 의해서 어느정도 변형한다. 따라서, 볼록부(33A,33B)와 오목부(32A,32B) 사이의 감합에 느슨함이 없으면 이 팽창/수축에 의한 테스트 트레이의 변형을 흡수할 수 없고, 감합, 계합상태가 해제되거나, 테스트 트레이의 만곡, 휘어짐같은 바람직하지 못한 변형상태가 되는 등 악영향이 생긴다. 이 때문에, 볼록부(33A,33B)와 오목부(32A,32B) 사이의 감합에는 느슨함이 필요하다.
도 5로부터 쉽게 이해할 수 있듯이, 도시의 예에서는 각 오목부(32A,32B)는 그 오른쪽의 측벽은 거의 직각으로 안쪽으로 패어있지만, 좌측의 측벽은 90。보다 큰 각도를 가지고 비스듬히 형성되어 있고, 한편, 각 볼록부(33A,33B)는 좌측의 측벽은 거의 직각으로 바깥쪽으로 돌출하고 있지만, 오른쪽의 측벽은 상부에서 둥그스름한 모양을 가지고 있다. 그 결과, 한쪽의 테스트 트레이(3-1)의 오목부(32A, 32B)에 다른쪽의 테스트 트레이(3-2)의 볼록부(33A,33B)를 감합시킬 때에, 도 5에 나타내듯이, 각 볼록부(33A,33B)의 측에 공간이 존재하고, 또한, 도 5로부터 명백하지 않지만, 각 볼록부(33A,33B)의 오른쪽의 상부에도 약간 공간이 존재하게 된다. 따라서, 볼록부(33A,33B)와 오목부(32A,32B) 사이의 감합은 느슨하기 때문에, 온도변화에 의한 테스트 트레이의 변형(팽창/수축)을 충분히 흡수할 수 있다.
도 6a 및 6b는 도 5에 나타내는 일체화상태의 2매의 테스트 트레이(3-1,3-2)를 반송하기 위한 반송장치의 일례의 가이드 부재를 나타내는 평면도 및 그 좌측면도이다. 각 테스트 트레이의 대향하는 긴 변(30a, 30b)에는 프레임(30)의 표면에서 동일평면을 이루고 각각 외측에 돌출한 얇은 돌출부(30c,30d)가 형성되며, 긴 변(30a)의 돌출부(30c)에 2개의 볼록부(33A,33B)가 형성되고, 또한, 긴 변(30b)의 돌출부(30d)에 2개의 오목부(32A,32B)가 형성되어 있다.
도시한 예에서는 2개의 돌출부(33A,33B)만이 긴 변(30a)의 얇은 돌출부(30c)로서 남아 있고, 긴 변(30b)의 얇은 돌출부(30d)는 2개의 오목부(32A,32B)를 제외한 부분이 남아 있다. 환언하면, 2개의 오목부(32A,32B)를 형성한 것에 의해 3개의 볼록부가 긴 변(30b)의 얇은 돌출부(30d)로서 남아 있다.
상기 도 4에 나타낸 제 3 실시예에서는, 소크 챔버(41)의 출구에서 테스트부(42)의 입구까지와 테스트부(42)의 출구에서 출구 챔버(5)의 입구까지의 테스트 트레이의 반송경로에 따라, 또한, 도시하지 않은 상기 제 4 실시예에서는 언로더부(8)의 제 1 위치(A)에서 로더부(7)까지의 테스트 트레이의 반송경로에 따라, 도 6에 나타내듯이, 일체화된 2매의 테스트 트레이(3-1,3-2)의 양단부의 긴 변(한쪽 테스트 트레이(3-1)의 긴 변(30a)과 다른쪽의 테스트 트레이(3-2)의 긴 변(30b))의 측면 및 얇은 돌출부(30c,30d)의 하면에 각각 접하는 단면 사각형의 대향하는 한 쌍의 가이드 부재(G1, G2)를 평행하게 배치한다. 또한, 도시하지 않지만, 테스트 트레이(3-1,3-2)의 하면을 지지하는 지지부재도 배치되어 있다.
이와 같이, 한 쌍의 가이드 부재(G1, G2)를 테스트 트레이의 반송경로에 따라 평행하게 배치함으로써, 일체화된 2매의 테스트 트레이(3-1,3-2)는 1개의 구동수단에 의해서 일체화된 상태로, 소크 챔버(41)의 출구에서 테스트부(42)의 입구에, 테스트부(42)의 출구에서 출구 챔버(5)의 입구로 반송되고, 또는 언로더부(8)로부터 로더부(7)로 반송되는 것을 용이하게 이해할 수 있다.
또, 도시하지 않지만, 소크 챔버(41)의 수직반송기구의 제일 윗단의 테스트 트레이 지지단에는 로더부(7)로부터 반입되는 각 테스트 트레이의 대향하는 짧은 변의 측면에 접하는 한 쌍의 가이드 부재를 설치하고, 출구 챔버(5)의 수직반송기구의 제일 윗단의 테스트 트레이 지지단에도 각 테스트 트레이의 대향하는 짧은 변의 측면에 접하는 한 쌍의 가이드 부재를 설치하면, 2매의 테스트 트레이의 계합(감합) 및 계합해제를 용이하게 할 수 있다. 또한, 언로더부(8)에서 2매의 테스트 트레이를 계합(감합)시키는 경우, 및 로더부(7)에서 일체화상태의 2매의 테스트 트레이의 계합(감합)을 해제시키는 경우에도 마찬가지로, 각 테스트 트레이의 대향하는 짧은 변의 측면에 접하는 한 쌍의 가이드 부재를 설치할 수 있다. 이 경우, 언로더부(8)에서는 제 2 위치(B) 측의 가이드 부재를 이동가능하게 구성하고, 일체화상태의 테스트 트레이가 제 2 위치(B)에 이동할 때에는 방해가 되지 않는 위치로 이동시킨다. 마찬가지로, 로더부(7)에서는 제 2 위치(B) 측의 가이드 부재를 이동가능하게 구성하여, 일체화상태의 테스트 트레이가 제 2 위치(B)에서 로더부(7)에 이동할 때에는 방해가 되지 않는 위치로 이동시킨다.
도 5에 나타내는 구조의 테스트 트레이 및 상술한 테스트 트레이 반송장치를 상기 도 4에 나타낸 본 발명의 제 3 실시예에서 사용함으로써, 항온조(4)의 소크 챔버(41)에서 로더부로부터 반송된 첫번째의 테스트 트레이(3)는 수직반송기구의제일 위의 테스트 트레이 지지단 속의 반 위치까지 반입되어 정지하고, 로더부(7)로부터 두번째의 테스트 트레이가 수직반송기구의 제일 위의 지지단에 반입되면, 첫번째의 테스트 트레이의 오목부(32A,33B)에 두번째의 테스트 트레이의 볼록부(33A,33B)가 감합하여, 일체화상태가 되는 것을 용이하게 이해할 수 있다. 그리고, 이 일체화된 2매의 테스트 트레이가 수직반송기구의 제일 아래의 지지단에서 1개의 반송경로에 따라 테스트부(42)에 반송되어, 모든 피시험 IC의 테스트 종료후, 일체화상태로 테스트부(42)로부터 출구 챔버(5)에 반입되어, 출구 챔버(5)로부터, 제열/제냉후, 1장씩 순차적으로 테스트 트레이가 언로더부(8)에 반송되는 것도 용이하게 이해할 수 있다.
마찬가지로, 도 5에 나타내는 구조의 테스트 트레이 및 상술한 테스트 트레이 반송장치를 상기 본 발명의 제 4 실시예에서 사용함으로써, 출구 챔버(5)의 수직 반송기구의 제일 위의 테스트 트레이 지지단으로부터 언로더부(8)의 제 1 위치(A)에 1장씩 반출되는 2매의 테스트 트레이가 언로더부(8)에서 일체화상태가 되고, 즉, 최초에 반출된 테스트 트레이의 볼록부(33A,33B)에 다음에 반송된 테스트 트레이의 오목부(32A,32B)가 감합하여, 제 1 위치(A)에서의 분류 작업이 종료한 후, 일체화된 상태로 제 2 위치(B)에 반송되고, 제 2 위치(B)에서의 분류작업이 완료하면, 일체화된 상태로 제 2 위치(B)에서 로더부(7)에 반송되는 것도 용이하게 이해할 수 있다.
또, 각 테스트 트레이에 형성하는 볼록부 및 오목부의 형상이나 개수는 임의로 변경할 수 있고, 또한, 한 쌍의 가이드 부재(G1,G2)에 의한 일체화 상태의 테스트 트레이의 지지상태도 도시의 예에 한정되지 않는 것은 말할 필요도 없다.
도 7a∼도 7d는 일체화가능한 테스트 트레이 구조의 다른 몇 몇 변형예를 나타내는 각각의 평면도 및 사시도이다. 도 7a에서는 각 테스트 트레이의 직사각형의 프레임(30)의 한 쪽의 긴 변(30a)(도면의 위쪽의 긴 변)에 바깥쪽으로 돌출하는 2개의 가이드 핀(61A,61B)을 소정의 간격을 두고 형성하여, 다른쪽의 긴 변(30b)(도면의 아래쪽의 긴 변)에는, 상기 한 쪽의 긴 변(30a)의 2개의 가이드 핀(61A,61B)과 각각 대응하는 위치(프레임(30)의 긴 방향의 중심선에 관하여 거의 선대칭의 위치)에서, 가이드 핀(61A,61B)이 감합가능한 2개의 구멍(62A,62B)을 형성한 것이다.
이와 같이 구성하더라도, 2매의 테스트 트레이(3-1,3-2)는 소크 챔버(41) 또는 언로더부(8)에서 이미 정지하고 있는 1장의 테스트 트레이에 대하여 다음의 테스트 트레이를 당접시키는 것만으로 서로 계합하여, 일체화 상태가 되는 것을 용이하게 이해할 수 있다. 또, 가이드 핀(61A,61B)과 구멍(62A,62B) 사이의 감합에는 느슨함이 있도록, 가이드 핀(61A,61B)의 치수는 구멍(62A,62B)의 치수보다 각각 약간 작게 선정되어 있다(또는 구멍(62A,62B)의 치수가 가이드 핀(61A,61B)의 치수보다 약간 크게 선정되어 있다).
도 7b는 각 테스트 트레이의 대향하는 긴 변(30a,30b)에 전용의 계합기구를 설치한 경우를 나타낸다. 프레임(30)의 한 쪽의 긴 변(30a)(도면의 위쪽의 긴 변)의 상부에, 예컨대 90。의 각도범위로 회동가능한 계합돌기(63A)를 소정의 간격을 두고 2개 설치하고(도면에서는 1개), 다른쪽의 긴 변(30b)(도면의 아래쪽의 긴 변)에는, 상기 한 쪽의 긴 변(30a)의 2개의 계합돌기(63A)와 각각 대응하는 위치(프레임(30)의 긴 방향의 중심선에 관하여 거의 선대칭의 위치)에서, 계합돌기(63A)의 선단 하면에 형성된 아래 쪽으로 돌출하는 핀(63D)과 감합가능한 구멍(64A)을 형성한 것이다.
각 계합돌기(63A)는 그 후단부분이 한 쪽의 긴 변(30a)에 형성된 오목부(63F)안에서 추착되어, 90。의 각도범위(수평위치로부터 직립위치까지의 각도범위)로 회동가능하게 되어 있고, 핀(63D)을 갖는 선단부분은 긴 변(30a)보다 전방에 돌출하고 있다. 다른쪽의 긴 변(30b)에 형성된 구멍(64A)는 긴 변(30b)에 형성된 오목부(64F)내에 형성되어 있고, 양 긴 변(30a,30b)의 오목부(63F,64F)는 계합돌기(63A)의 두께에 거의 같은 내부 길이를 갖고 있다.
상기 구성에 의하면, 소크 챔버(41) 혹은 언로더부(8)에서 이미 정지하고 있는 1장의 테스트 트레이(3-1)에 대하여, 다음 테스트 트레이(3-2)를, 계합돌기(63A)를 직립시킨 상태로 당접시키고, 당접후, 계합돌기(63A)를 회동시켜 계합돌기(63A)의 핀(63D)을 앞의 테스트 트레이(3-1)의 구멍(64A)에 감합시킴으로써, 2매의 테스트 트레이(3-1,3-2)는 서로 계합하여, 일체화상태와 되는 것을 용이하게 이해할 수 있다. 또한, 계합돌기(63A)와 오목부(63F, 64F)사이의 감합, 핀(63D)와 구멍(64A) 사이의 감합에는 느슨함이 있도록 치수가 설정되는 것이 바람직하다.
도 7c는 각 테스트 트레이의 직사각형의 프레임(30)의 한 쪽의 긴 변(30a)(도면의 위쪽의 긴 변)에, 그 표면과 동일평면으로서 바깥쪽에 돌출하는 얇은 돌출부(65)를 형성하고, 돌출부(65)에 2개의 투공(65A,65B)을 소정 간격을 두고 형성하고, 다른쪽의 긴 변(30b)(도면의 아래쪽의 긴 변)에는, 그 저면과 동일평면으로서 바깥쪽에 돌출하는 얇은 돌출부(66)를 형성하여, 돌출부(66)에, 상기 한 쪽의 긴 변(30a)의 2개의 투공(65A,65B)과 각각 대응하는 위치(프레임(30)의 긴 방향의 중심선에 관하여 거의 선대칭의 위치)에서, 투공(65A,65B)에 감합가능한 2개의 돌기(66A,66B)를 형성한 것이다. 이 경우, 양 긴 변(30a,30b)의 돌출부(65,66)의 두께는 합이 정확히 테스트 트레이의 두께에 같던지, 약간 작도록 선정한다.
도 7c에 나타내는 구성에서는, 소크 챔버(41) 혹은 언로더부(8)에서 이미 정지하고 있는 1매의 테스트 트레이(3-1)에 대하여, 다음 테스트 트레이(3-2)를 화살표시로 도시한 바와 같이 아래쪽으로부터 위쪽으로 당접시키고, 앞의 테스트 트레이(3-1)의 돌출부(65)의 투공(65A,65B)에 뒤의 테스트 트레이(3-2)의 돌출부(66)의 돌기(66A,66B)를 감합시킨다. 이것에 의해서 2매의 테스트 트레이(3-1,3-2)는 서로 계합하여, 일체화상태가 되는 것을 용이하게 이해할 수 있다. 또, 이 경우에도 투공(65A,65B)과 돌기(66A,66B) 사이의 감합에는 느슨함이 있도록 치수가 설정되는 것이 바람직하다.
도 7d는 전용의 결합용 프레임(67)을 준비하여, 결합용 프레임(67)에 테스트 트레이를 계합상태로 수납할 수 있는 2개의 개구부(68A,68B)를 소정 간격을 두고 형성하고, 양 개구부(68A,68B)에 2매의 테스트 트레이(3-1, 3-2)를 각각 수납하여, 양 테스트 트레이를 결합용 프레임(67)마다 반송하도록 구성한 예를 나타낸다. 결합용 프레임(67)의 각 개구부(68A,68B)는 이 예에서는, 도 7e에 그 일부분의 단면을 나타내듯이, 각 개구부의 주연에 단부가 형성되어 있고, 이 단부에 테스트 트레이의 직사각형의 프레임(30)의 표면보다 돌출한 차양모양 돌기(30f)가 계지함으로써, 결합용 프레임(67)의 각 개구부에 테스트 트레이가 수납되고, 또한 결합용 프레임(67)의 저면과 테스트 트레이의 저면이 거의 동일평면이 되도록 구성되어 있다.
이와 같이 구성하면 ,2매의 테스트 트레이는, 그 사이의 배치관계가 정확히 유지된 상태로 반송되기 때문에, IC 테스터의 각부에서의 조작, 시험, 측정등을 높일 수 있다. 또한, 2매의 테스트 트레이의 반송도 결합용 프레임(67)마다 있으므로 확실히 할 수 있다.
상기 제 1∼제 4 실시예에서는 소크 챔버(41)및 테스트부(42)를 포함하는 항온조(4)와, 출구 챔버(5)가 IC 테스터의 후방측에서 도면의 좌우방향(X축 방향)으로 배열되고, 또한, 항온조(4) 및 출구 챔버(5)의 전방에, 로더부(7)와 언로더부(8)가 배치되어 있는 IC 테스터에 본 발명을 적용하였지만, 그 외의 구성의 IC 테스터에도 본 발명은 적용할 수 있고, 같은 작용효과가 얻어지는 것은 말할 필요도 없다.
예컨대, 출구 챔버(5)를 언로더부(8)의 아래쪽에 설치하여 옆폭(Y축 방향의 길이)을 짧게 한 구성의 IC 테스터에도 본 발명은 적용할 수 있다. 도 8은 이와 같은 구성의 IC 테스터에 본 발명을 적용한 본 발명의 제 5의 실시예의 IC 테스터의 구성을 나타내는 개략 사시도이다.
제 5 실시예는, 소크 챔버(41)로부터 테스트부(42)에 이르는 테스트 트레이의 반송경로를 2경로로 하여, 2매의 테스트 트레이를 각각의 반송경로로 독립으로거의 동시에 반송할 수 있도록, 또는 소크 챔버(41)로부터 테스트부(42)에 이르는 테스트 트레이의 반송경로의 폭을, 2매의 테스트 트레이의 옆폭의 합에 거의 같이 하여, 2매의 테스트 트레이를 일체화한 상태로 동시에 반송할 수 있도록 구성한 예를 나타낸다. 또, 도 1, 도 2, 도 4 및 도 11과 대응하는 부분이나 소자에는 동일부호를 붙여 가능한 한 설명을 생략한다.
도시의 IC 테스터는 출구 챔버(5)에 설치된 수직반송기구의 각 테스트 트레이 지지단이 1장의 테스트 트레이(3)를 지지하는 공간밖에 갖고 있지 않기 때문에, 테스트부(42)로 2매의 테스트 트레이에 재치된 모든 IC의 시험이 종료한 후, 2매의 테스트 트레이는 1장씩 분리되어, 반입된 방향과는 직각인 방향으로 송출되어 출구 챔버(5)의 수직반송기구의 제일 아랫단에 반송된다. 출구 챔버(5)의 수직반송기구에 의해서 차례로 윗단에 상승된 테스트 트레이(3)가 그 최상단에 상승되면, 언로더부(8)의 영역에 들어가, 테스트 트레이에 재치된 시험이 끝난 IC의 분류가 행해진다.
또한, 도시의 IC 테스터는, 테스트부(42)에서 2매의 테스트 트레이의 시험이 종료한 후, 다음 2매의 또는 일체화된 2매의 테스트 트레이가 소크 챔버(41)에서 신속히 테스트부(42)에 반입할 수 있도록, 2매의 테스트 트레이를 테스트부(42)의 상부의 소정의 위치에 이동시키고, 이 위치로부터 출구 챔버(5)의 수직반송기구의 제일 아랫단에 테스트 트레이를 1장씩 반입하도록 구성되어 있다.
이와 같이 구성하면, 출구 챔버(5)로부터 언로더부(8)를 지나서 소크 챔버(41)에 이르는 테스트 트레이의 반송경로에서는, 종래 예의 IC 테스터와 같이,테스트 트레이는 1장씩 반송되지만, 소크 챔버(41)로부터 테스트부(42)에 이르는 테스트 트레이의 반송경로에서는, 2매의 또는 일체화상태의 2매의 테스트 트레이가 반송된다. 따라서, 종래부터 사용되어 있는 테스트 트레이를 그대로 사용하고 있음에도 불구하고, 테스트부(42)로서는 2매의 테스트 트레이에 탑재된 피시험 IC를 동시에 시험 또는 측정할 수 있다. 그 결과, 피시험 IC의 동시측정개수는 2배로 증가한다. 따라서, 테스트부(42)에서의 IC의 1회의 시험에 걸리는 시간이 긴 경우에는, 동시측정개수가 배증되기 때문에, 모든 IC의 테스트가 종료하기까지의 시간(IC 테스터의 테스트시간)을 약 1/2에 가까운 시간에까지 단축할 수 있어, IC 1개당 시험비용이 매우 싸게 되는 이점이 얻어진다.
상기 제 5 실시예에서는 항온조(4)의 내부 길이를 직사각형의 테스트 트레이 (3)의 옆폭(짧은 변의 길이)에 거의 상당하는 치수만큼 길게 하고, 소크 챔버(41)로부터 테스트부(42)에 이르는 테스트 트레이의 반송경로를 2경로로 하여, 2매의 테스트 트레이를 각각의 반송경로로 독립으로 거의 동시에 반송할 수 있도록, 또는 소크 챔버(41)로부터 테스트부(42)에 이르는 테스트 트레이의 반송경로의 폭을, 2매의 테스트 트레이의 옆폭의 합에 거의 같게 하여, 2매의 테스트 트레이를 일체화한 상태로 동시에 반송할 수 있도록 구성하였지만, 테스트부(42)에서의 IC의 1회의 시험에 걸리는 시간이 짧은 경우에는, 로더부(7)로부터 항온조(4)의 소크 챔버(41) 및 테스트부(42)를 거쳐 출구 챔버(5)에 이르는 테스트 트레이의 반송경로는 종래 예의 IC 테스터와 같은 구성대로 하고, 출구 챔버(5), 로더부(7) 및 언로더부(8)의 내부 길이(Y축 방향의 길이)를 직사각형의 테스트 트레이(3)의 옆폭(짧은 변의 길이)에 거의 상당하는 치수만큼 길게 하고, 또한 언로더부(8)로부터 로더부(7)에 이르는 테스트 트레이의 반송경로를 2경로로 하여, 2매의 테스트 트레이를 각각의 반송경로로 독립으로 거의 동시에 반송할 수 있도록, 또는 언로더부(8)로부터 로더부(7)에 이르는 테스트 트레이의 반송경로의 폭을 2매의 테스트 트레이의 옆폭의 합에 거의 같도록 폭을 확대하여, 2매의 테스트 트레이를 일체화한 상태로 동시에 반송할 수 있도록 구성하는 것이 바람직하다.
도 9 및 도 10은 본 발명에 의한 IC 테스터의 제 6 실시예의 구성을 나타내는 개략 사시도 및 항온조를 단면으로 한 측면도이다.
제 6 실시예의 IC 테스터는, 항온조(4)내에 수직반송기구가 설치되고, 항온조(4)의 내부가 소크 챔버(41)가 되고, 항온조(4)의 상부(수직반송기구의 제일 위의 테스트 트레이 지지단의 위치)가 테스트부(42)를 구성하여, 항온조(4)의 상면에 테스트 헤드(9)가 하향으로 설치되고, 로더부(7) 및 언로더부(8)가 일체화되고, 또한 수직반송기구를 구비하고 있는 구성을 갖는다.
이 실시예에서는 항온조(4)내의 수직반송기구의 테스트 트레이를 지지하는 각 단은 1매의 테스트 트레이의 긴 변의 길이에 거의 같은 치수의 옆폭(X축 방향의 치수)과, 2매의 테스트 트레이의 옆폭의 합에 거의 같은 치수의 깊이(Y축 방향의 길이)를 갖고, 로더부(7)로부터 반송된 첫번째의 테스트 트레이(3)는 수직반송기구의 제일 아랫단의 앞측의 거의 반(Y축 방향의 아래쪽 반)의 위치에 반입된다. 다음에, 이 제일 아랫단의 앞측의 위치로부터 내부의 거의 반(Y축 방향의 위쪽 반)의 위치로, 반입된 방향과 직각 방향으로 이동된다. 그리고, 로더부(7)에서 반송된 두번째의 테스트 트레이(3)가 다시, 수직반송기구의 제일 아랫단의 앞측의 거의 반의 위치에 반입된다. 이 때, 두번째의 테스트 트레이는 첫번째의 테스트 트레이와 소정의 소간격으로, 혹은 당접한 상태로, 제일 아랫단의 앞의 위치에 수용된다.
수직반송기구는 각 단에 2매의 테스트 트레이를 지지한 상태로, 각 단의 2매의 테스트 트레이를 수직방향(Z축방향) 윗쪽의 다음 단으로 차례로 이동시킨다.
수직반송기구에 의해서 제일 아랫단의 2매의 테스트 트레이가 제일 윗단까지 차례로 이동되는 사이에, 2매의 테스트 트레이상의 피시험 IC는 고온 또는 저온의 소정의 온도 스트레스가 주어진다.
수직반송기구의 제일 윗단까지 상승한 2매의 테스트 트레이는 재치된 IC의 소정수가, 테스트 헤드(9)에 Hi-fix(HP)를 개재시켜 장착된 IC 소켓과, 테스트 트레이에 탑재된 상태로, 전기적으로 접촉되고, IC의 시험이 행해진다. 이미 설명하였듯이, 테스트 헤드(9)는 IC 테스터 본체와 케이블(91)에 의해서 전기적으로 접속되어 있다.
시험종료후, 우선, 항온조(4)의 수직반송기구의 제일 윗단의 앞의 반의 위치에 존재하는 테스트 트레이가 테스트부(42)로부터 항온조(4)의 출구를 지나서 로더부(7)/언로더부(8)의 수직반송기구의 제일 위의 테스트 트레이 지지단에 반입된다. 제일 윗단의 앞측의 테스트 트레이가 반출되면, 내부의 반의 위치에 존재하는 테스트 트레이가 앞측의 위치에 이동된다.
도시의 IC 테스터는 로더부(7)/언로더부(8)에 설치된 수직반송기구의 각 테스트 트레이 지지단이 1매의 테스트 트레이(3)를 지지하는 공간밖에 갖고 있지 않으므로, 제일 윗단에 반입된 테스트 트레이가 수직반송기구에 의해서 다음 단에 강하될 때까지, 항온조(4)로부터는 시험이 끝난 IC를 재치한 테스트 트레이를 반출할 수 없다.
로더부(7)/ 언로더부(8)의 수직반송기구의 제일 윗단에 반입된 테스트 트레이가 다음 단에 강하되면, 항온조(4)의 수직반송기구의 제일 윗단의 앞의 반의 위치에 이동된 테스트 트레이가 항온조(4)의 출구를 지나서 로더부(7)/언로더부(8)의 수직반송기구의 제일 위의 테스트 트레이 지지단에 반입된다.
로더부(7)/ 언로더부(8)의 수직반송기구에 의해서 테스트 트레이가 제일 아랫단까지 강하되면, 테스트 트레이에 범용 트레이(1)로부터 피시험 IC가 다시 쌓인다. 이하, 같은 동작을 되풀이하게 된다.
제 6 실시예에 있어서는, 테스트부(42)에 있어서 시험이 종료한 IC를 재치한 테스트 트레이를 항온조(4)의 출구에서 보낼 때에, 상술하였듯이, 동시에 시험(측정)된 2매의 테스트 트레이를 1매씩 2회에 나눠 반출하게 되기 때문에, 항온조(4)와 로더부(7)/ 언로더부(8) 사이에 버퍼부(도시 생략)를 설치하여 2매의 테스트 트레이를 한번에 동시에 항온조(4)로부터 외부의 버퍼부에 반출하고, 이 버퍼부에 시험이 끝난 IC를 일시적으로 수용하여, 시험결과에 따라서 대응하는 범용 트레이로 분류하도록 구성하고, 전체의 시험(측정)시간을 단축하는 것이 바람직하다.
또는, 로더부(7)/언로더부(8)의 수직반송기구의 각 테스트 트레이 지지단의 공간을, 2매의 테스트 트레이(3)를 수용할 수 있는 크기로 선정하여, 각 단에 2매의 테스트 트레이를 지지한 상태로, 각 단의 2매의 테스트 트레이를 수직방향으로순차적으로 이동할 수 있도록 구성하면, 보다 시험시간 및/또는 시험이 끝난 IC의 처리시간을 단축할 수 있다.
수직반송기구에 의해서 제일 아랫단의 2매의 테스트 트레이가 제일 윗단까지 차례로 이동되는 사이에, 2매의 테스트 트레이상의 피시험 IC는 고온 또는 저온의 소정의 온도 스트레스가 부여된다.
상기 제 1∼제 5 실시예에 있어서는, 항온조(4)의 소크 챔버(41)로부터 출구 챔버(5)까지의 반송경로에 있어서, 혹은 항온조(4)의 소크 챔버(41)로부터 테스트부(42)까지의 반송경로에 있어서, 혹은 언로더부(8)로부터 로더부(7)까지의 반송경로에서, 2매의 테스트 트레이를 병렬 위치상태로 반송할 때에, 직사각형의 테스트 트레이를 옆이 긴 상태(단변을 선두로 한 상태)로 반송하였지만, 직사각형의 테스트 트레이를 세로가 긴 상태(긴 변을 선두로 한 상태)로 반송하고, 또한 진행방향으로 2매 연속한 상태(직렬상태)로 반송하도록 구성하더라도, 상기 각 실시예와 동등한 작용효과가 얻어지는 것은 말할 필요도 없다.
또한, 상기 제 6 실시예에 있어서는 수직반송기구의 각 테스트 트레이 지지단의 공간을 세로가 긴 상태의 2매의 테스트 트레이를 수용할 수 있는 치수로 선정할 수 있다.
또, 상기 제 1∼제 5 실시예에 있어서도, 소크 챔버(41), 출구 챔버(5)등의 수직반송기구는 각 테스트 트레이 지지단의 공간을 세로가 긴 상태의 2매의 테스트 트레이를 수용할 수 있는 치수로 선정하게 된다.
또한, 피시험 IC를 상온으로 시험하는 경우에는, 테스트 트레이(3)는 고온또는 저온에 견디는 재료로 구성될 필요는 없고, 더구나, 소크 챔버(41) 및 출구 챔버(5)는 불필요하고, 물론, 항온조(4)도 필요로 하지 않는다. 따라서, 이러한 IC 테스터의 경우에는, 테스트 트레이(3)는 로더부(7)로부터 테스트부(42)에 반송되고 테스트 트레이상의 피시험 IC의 시험이 행해져, 시험종료후, 테스트부(42)로부터 언로더부(8)로 시험이 끝난 IC를 재치한 테스트 트레이가 반송된다. 따라서, 상술한 본 발명은 로더부(7)로부터 테스트부(42)까지의 반송경로에 대하여, 또는 로더부(7)로부터 테스트부(42)를 지나서 언로더부(8)에 도달하는 테스트 트레이의 반송경로에 대하여 적용되게 된다.
이상의 설명으로 명백하듯이, 본 발명에 의하면, IC 테스터의 외형치수의 증가는 비교적 적음에도 불구하고, 피시험 IC의 동시측정계수를 약 2배로 증대할 수 있기 때문에, 또는 언로더부에서의 시험이 끝난 IC의 처리갯수를 상당히 증대시킬 수 있고, 또한, 로더부에서의 IC의 반송처리시간을 상당히 단축할 수 있으므로, IC 테스터에 있어서 모든 IC의 테스트가 종료하기까지의 시간을 최대로 약 1/2에 가까운 시간에까지 단축할 수 있다. 따라서, IC 1개당 시험 비용이 매우 싸게 되는 현저한 이점이 얻어진다.

Claims (64)

  1. 반도체 디바이스를 테스트 트레이에 탑재하여 테스트부로 반송하고, 이 테스트부에 있어서 반도체 디바이스를 테스트 트레이에 재치한 상태로, 시험하여 , 시험종료 후 테스트 트레이에 탑재된 시험이 끝난 반도체 디바이스를 상기 테스트부로부터 반출하고, 시험결과에 기초하여 시험이 끝난 반도체 디바이스를 분류하는 형식의 반도체 디바이스 시험장치에 있어서, 반도체 디바이스에 소정의 온도 스트레스를 부여하기 위한 온도 스트레스 부여수단과, 상기 테스트부와, 상기 테스트 부에서의 시험이 종료한 반도체 디바이스를 제열/제냉하기 위한 수단과, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부와, 상기 테스트부에서 반송된 시험이 끝난 반도체 디바이스를 시험결과에 기초하여 분류하는 언로더부를 구비하고, 상기 온도 스트레스 부여수단, 테스트부, 및 제열/제냉수단을 상기 반도체 디바이스 시험장치의 후부에 배열하고, 상기 로더부 및 언로더부를 상기 온도 스트레스 부여수단, 테스트부, 및 제열/제냉수단의 앞쪽에 배열하고, 상기 로더부, 온도 스트레스 부여수단, 테스트부, 제열/제냉수단 및 언로더부를 순환하는 테스트 트레이 반송경로 중에, 상기 온도 스트레스 부여수단으로부터 상기 테스트부를 지나 상기 제열/제냉수단에 이르는 테스트 트레이의 반송경로를 복수경로로 설치하고 타의 반송경로는 1경로로 한 것을 특징으로 하는 반도체 디바이스 시험장치.
  2. 반도체 디바이스를 테스트 트레이에 탑재하여 테스트부로 반송하고, 이 테스트부에 있어서 반도체 디바이스를 테스트 트레이에 재치한 상태로, 시험하여 , 시험종료 후 테스트 트레이에 탑재된 시험이 끝난 반도체 디바이스를 상기 테스트부로부터 반출하고, 시험결과에 기초하여 시험이 끝난 반도체 디바이스를 분류하는 형식의 반도체 디바이스 시험장치에 있어서, 반도체 디바이스에 소정의 온도 스트레스를 부여하기 위한 온도 스트레스 부여수단과, 상기 테스트부와, 상기 테스트 부에서의 시험이 종료한 반도체 디바이스를 제열/제냉하기 위한 수단과, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부와, 상기 테스트부에서 반송된 시험이 끝난 반도체 디바이스를 시험결과에 기초하여 분류하는 언로더부를 구비하고, 상기 온도 스트레스 부여수단 및 테스트부는 상기 반도체 디바이스 시험장치의 후부에 배열하고, 상기 로더부 및 언로더부를 상기 온도 스트레스 부여수단 및 테스트부의 앞쪽에 배열되고, 상기 제열/제냉수단을 상기 테스트부의 앞측에, 또한 상기 언로더부의 아래쪽에 배치하고, 상기 로더부, 온도 스트레스 부여수단, 테스트부, 제열/제냉수단 및 언로더부를 순환하는 테스트 트레이 반송경로 중에, 상기 온도 스트레스 부여수단으로부터 상기 테스트부에 이르는 테스트 트레이의 반송경로를 복수경로로 설치하고, 타의 반송경로는 1경로로 한 것을 특징으로 하는 반도체 디바이스 시험장치.
  3. 반도체 디바이스를 테스트 트레이에 탑재하여 테스트부로 반송하고, 이 테스트부에 있어서 반도체 디바이스를 테스트 트레이에 재치한 상태로, 시험하여 , 시험종료 후 테스트 트레이에 탑재된 시험이 끝난 반도체 디바이스를 상기 테스트부로부터 반출하고, 시험결과에 기초하여 시험이 끝난 반도체 디바이스를 분류하는 형식의 반도체 디바이스 시험장치에 있어서, 반도체 디바이스에 소정의 온도 스트레스를 부여하기 위한 온도 스트레스 부여수단과, 상기 테스트부와, 상기 테스트 부에서의 시험이 종료한 반도체 디바이스를 제열/제냉하기 위한 수단과, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부와, 상기 테스트부에서 반송된 시험이 끝난 반도체 디바이스를 시험결과에 기초하여 분류하는 언로더부를 구비하고, 상기 온도 스트레스 부여수단, 테스트부, 및 제열/제냉수단을 상기 반도체 디바이스 시험장치의 후부에 배열하고, 상기 로더부 및 언로더부를 상기 온도 스트레스 부여수단, 테스트부, 및 제열/제냉수단의 앞쪽에 배열하고, 상기 로더부, 온도 스트레스 부여수단, 테스트부, 제열/제냉수단 및 언로더부를 순환하는 테스트 트레이 반송경로 중에, 상기 언로더부로부터 상기 로더부에 이르는 테스트 트레이의 반송경로를 복수경로 설치하고, 타의 반송경로는 1경로로 한 것을 특징으로 하는 반도체 디바이스 시험장치.
  4. 반도체 디바이스를 테스트 트레이에 탑재하여 테스트부로 반송하고, 이 테스트부에 있어서 반도체 디바이스를 테스트 트레이에 재치한 상태로, 시험하여 , 시험종료 후 테스트 트레이에 탑재된 시험이 끝난 반도체 디바이스를 상기 테스트부로부터 반출하고, 시험결과에 기초하여 시험이 끝난 반도체 디바이스를 분류하는 형식의 반도체 디바이스 시험장치에 있어서, 반도체 디바이스에 소정의 온도 스트레스를 부여하기 위한 온도 스트레스 부여수단과, 상기 테스트부와, 상기 테스트 부에서의 시험이 종료한 반도체 디바이스를 제열/제냉하기 위한 수단과, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부와, 상기 테스트부에서 반송된 시험이 끝난 반도체 디바이스를 시험결과에 기초하여 분류하는 언로더부를 구비하고, 상기 온도 스트레스 부여수단 및 테스트부는 상기 반도체 디바이스 시험장치의 후부에 배열하고, 상기 로더부 및 언로더부를 상기 온도 스트레스 부여수단 및 테스트부의 앞쪽에 배열되고, 상기 제열/제냉수단을 상기 테스트부의 앞측에, 또한 상기 언로더부의 아래쪽에 배치하고, 상기 로더부, 온도 스트레스 부여수단, 테스트부, 제열/제냉수단 및 언로더부를 순환하는 테스트 트레이 반송경로 중에, 상기 언로더부로부터 상기 로더부에 이르는 테스트 트레이의 반송경로를 복수경로 설치하고, 타의 반송경로는 1경로로 한 것을 특징으로 하는 반도체 디바이스 시험장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 테스트 트레이의 복수경로는 2개인 것을 특징으로 하는 반도체 디바이스 시험장치.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 온도 스트레스 부여수단은 복수매의 테스트 트레이를 소정의 간격을 두고 적층상태로 지지할 수 있도록 구성된 수직반송기구를 구비하고, 상기 수직반송기구의 테스트 트레이를 지지하는 각 단은 복수매의 테스트 트레이를 격납할 수 있는 공간을 갖고, 상기 로더부에서 순차적으로 반송된 복수매의 테스트 트레이가 상기 수직반송기구의 제일 위 또는 제일 아래의 테스트 트레이 지지단에, 그 속의 위치로부터 순차적으로 인접하는 트레이 사이에 소정의 소간격을 둔 상태로, 혹은 당접한 상태로 격납되는 것을 특징으로 하는 반도체 디바이스 시험장치.
  7. 제 1 항 또는 제 4 항에 있어서, 상기 제열/제냉수단은 복수매의 테스트 트레이를 소정의 간격을 두고 적층상태로 지지할 수 있도록 구성된 수직반송기구를 구비하고, 상기 수직반송기구의 테스트 트레이를 지지하는 각 단은 복수매의 테스트 트레이를 격납할 수 있는 공간을 갖고, 상기 테스트로부터 반송된 복수매의 테스트 트레이가 상기 수직반송기구의 제일 위 또는 제일 아래의 테스트 트레이 지지단에 그대로 격납되는 것을 특징으로 하는 반도체 디바이스 시험장치.
  8. 반도체 디바이스를 테스트 트레이에 탑재하여 테스트부로 반송하고, 이 테스트부에 있어서 반도체 디바이스를 테스트 트레이에 재치한 상태로, 시험하여 , 시험종료 후 테스트 트레이에 탑재된 시험이 끝난 반도체 디바이스를 상기 테스트부로부터 반출하고, 시험결과에 기초하여 시험이 끝난 반도체 디바이스를 분류하는 형식의 반도체 디바이스 시험장치에 있어서, 반도체 디바이스에 소정의 온도 스트레스를 부여하기 위한 온도 스트레스 부여수단과, 상기 테스트부와, 상기 테스트 부에서의 시험이 종료한 반도체 디바이스를 제열/제냉하기 위한 수단과, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부와, 상기 테스트부에서 반송된 시험이 끝난 반도체 디바이스를 시험결과에 기초하여 분류하는 언로더부를 구비하고, 상기 온도 스트레스 부여수단, 테스트부, 및 제열/제냉수단을 상기 반도체 디바이스 시험장치의 후부에 배열하고, 상기 로더부 및 언로더부를 상기 온도 스트레스 부여수단, 테스트부, 및 제열/제냉수단의 앞쪽에 배열하고, 상기 로더부, 온도 스트레스 부여수단, 테스트부, 제열/제냉수단 및 언로더부를 순환하는 테스트 트레이 반송경로 중에, 상기 온도 스트레스 부여수단으로부터 상기 테스트부를 지나 상기 제열/제냉수단에 이르는 테스트 트레이의 반송경로를, 상기 반송경로를 횡단하는 방향으로 복수매의 테스트 트레이를 병렬상태로 동시에 반송할 수 있는 광폭의 반송경로로 하고, 타의 반송경로는 한 매의 테스트 트레이를 반송할 수 있는 폭의 반송경로로 한 것을 특징으로 하는 반도체 디바이스 시험장치.
  9. 반도체 디바이스를 테스트 트레이에 탑재하여 테스트부로 반송하고, 이 테스트부에 있어서 반도체 디바이스를 테스트 트레이에 재치한 상태로, 시험하여 , 시험종료 후 테스트 트레이에 탑재된 시험이 끝난 반도체 디바이스를 상기 테스트부로부터 반출하고, 시험결과에 기초하여 시험이 끝난 반도체 디바이스를 분류하는 형식의 반도체 디바이스 시험장치에 있어서, 반도체 디바이스에 소정의 온도 스트레스를 부여하기 위한 온도 스트레스 부여수단과, 상기 테스트부와, 상기 테스트 부에서의 시험이 종료한 반도체 디바이스를 제열/제냉하기 위한 수단과, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부와, 상기 테스트부에서 반송된 시험이 끝난 반도체 디바이스를 시험결과에 기초하여 분류하는 언로더부를 구비하고, 상기 온도 스트레스 부여수단 및 테스트부는 상기 반도체 디바이스 시험장치의 후부에 배열하고, 상기 로더부 및 언로더부를 상기 온도 스트레스 부여수단 및 테스트부의 앞쪽에 배열되고, 상기 제열/제냉수단을 상기 테스트부의 앞측에, 또한 상기 언로더부의 아래쪽에 배치하고, 상기 로더부, 온도 스트레스 부여수단, 테스트부, 제열/제냉수단 및 언로더부를 순환하는 테스트 트레이 반송경로 중에, 상기 온도 스트레스 부여수단으로부터 상기 테스트부에 이르는 테스트 트레이의 반송경로를, 상기 반송경로를 횡단하는 방향으로 복수매의 테스트 트레이를 병렬상태로 동시에 반송할 수 있는 광폭의 반송경로로 하고, 타의 반송경로는 한 매의 테스트 트레이를 반송할 수 있는 폭의 반송경로로 한 것을 특징으로 하는 반도체 디바이스 시험장치.
  10. 반도체 디바이스를 테스트 트레이에 탑재하여 테스트부로 반송하고, 이 테스트부에 있어서 반도체 디바이스를 테스트 트레이에 재치한 상태로, 시험하여, 시험종료 후 테스트 트레이에 탑재된 시험이 끝난 반도체 디바이스를 상기 테스트부로부터 반출하고, 시험결과에 기초하여 시험이 끝난 반도체 디바이스를 분류하는 형식의 반도체 디바이스 시험장치에 있어서, 반도체 디바이스에 소정의 온도 스트레스를 부여하기 위한 온도 스트레스 부여수단과, 상기 테스트부와, 상기 테스트 부에서의 시험이 종료한 반도체 디바이스를 제열/제냉하기 위한 수단과, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부와, 상기 테스트부에서 반송된 시험이 끝난 반도체 디바이스를 시험결과에 기초하여 분류하는 언로더부를 구비하고, 상기 온도 스트레스 부여수단, 테스트부, 및 제열/제냉수단을 상기 반도체 디바이스 시험장치의 후부에 배열하고, 상기 로더부 및 언로더부를 상기 온도 스트레스 부여수단, 테스트부, 및 제열/제냉수단의 앞쪽에 배열하고, 상기 로더부, 온도 스트레스 부여수단, 테스트부, 제열/제냉수단 및 언로더부를 순환하는 테스트 트레이 반송경로 중에, 상기 언로더부로부터 상기 로더부에 이르는 테스트 트레이의 반송경로를, 상기 반송경로를 횡단하는 방향으로 복수매의 테스트 트레이를 병렬상태로 동시에 반송할 수 있는 광폭의 반송경로로 하고, 타의 반송경로는 한 매의 테스트 트레이를 반송할 수 있는 폭의 반송경로로 한 것을 특징으로 하는 반도체 디바이스 시험장치.
  11. 반도체 디바이스를 테스트 트레이에 탑재하여 테스트부로 반송하고, 이 테스트부에 있어서 반도체 디바이스를 테스트 트레이에 재치한 상태로, 시험하여, 시험종료 후 테스트 트레이에 탑재된 시험이 끝난 반도체 디바이스를 상기 테스트부로부터 반출하고, 시험결과에 기초하여 시험이 끝난 반도체 디바이스를 분류하는 형식의 반도체 디바이스 시험장치에 있어서, 반도체 디바이스에 소정의 온도 스트레스를 부여하기 위한 온도 스트레스 부여수단과, 상기 테스트부와, 상기 테스트 부에서의 시험이 종료한 반도체 디바이스를 제열/제냉하기 위한 수단과, 반도체 디바이스를 테스트 트레이에 전송 다시 재치하는 로더부와, 상기 테스트부에서 반송된 시험이 끝난 반도체 디바이스를 시험결과에 기초하여 분류하는 언로더부를 구비하고, 상기 온도 스트레스 부여수단 및 테스트부는 상기 반도체 디바이스 시험장치의 후부에 배열하고, 상기 로더부 및 언로더부를 상기 온도 스트레스 부여수단 및 테스트부의 앞쪽에 배열되고, 상기 제열/제냉수단을 상기 테스트부의 앞측에, 또한 상기 언로더부의 아래쪽에 배치하고, 상기 로더부, 온도 스트레스 부여수단, 테스트부, 제열/제냉수단 및 언로더부를 순환하는 테스트 트레이 반송경로 중에, 상기 언로더부로부터 상기 로더부에 이르는 테스트 트레이의 반송경로를, 상기 반송경로를 횡단하는 방향으로 복수매의 테스트 트레이를 병렬상태로 동시에 반송할 수 있는 광폭의 반송경로로 하고, 타의 반송경로는 한 매의 테스트 트레이를 반송할 수 있는 폭의 반송경로로 한 것을 특징으로 하는 반도체 디바이스 시험장치.
  12. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 테스트 트레이의 반송경로를 가로 지르는 방향으로 병렬로 한 복수매의 테스트 트레이는 2매이고, 또한 서로 계합상태에 있는 것을 특징으로 하는 반도체 디바이스 시험장치.
  13. 제 8 항 또는 제 9 항에 있어서, 상기 온도 스트레스 부여수단은 복수매의 테스트 트레이를 소정의 간격을 두고 적층상태로 지지할 수 있도록 구성된 수직반송기구를 구비하고, 상기 수직반송기구의 테스트 트레이를 지지하는 각 단은 복수매의 테스트 트레이를 격납할 수 있는 공간을 갖고, 상기 로더부에서 순차적으로 반송된 복수매의 테스트 트레이가 상기 수직반송기구의 제일 위 또는 제일 아래의 테스트 트레이 지지단에, 그 속의 위치로부터 순차적으로 상호 계합한 일체화상태로 격납되는 것을 특징으로 하는 반도체 디바이스 시험장치.
  14. 제 8 항 또는 제 11 항에 있어서, 상기 제열/제냉수단은 복수매의 테스트 트레이를 소정의 간격을 두고 적층상태로 지지할 수 있도록 구성된 수직반송기구를 구비하고, 상기 수직반송기구의 테스트 트레이를 지지하는 각 단은 복수매의 테스트 트레이를 격납할 수 있는 공간을 갖고, 상기 테스트로부터 반송된 복수매의 테스트 트레이가 상기 수직반송기구의 제일 위 또는 제일 아래의 테스트 트레이 지지단에 그대로 격납되는 것을 특징으로 하는 반도체 디바이스 시험장치.
  15. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서, 각 테스트 트레이는 직사각형의 프레임과, 상기 프레임이 대향하는 2변 중의 한변에 형성된 오목부와 다른변에 형성된 볼록부를 구비하고, 일방의 테스트 트레이의 오목부에 타방의 테스트 트레이의 볼록부가 계합함으로써 일체화되는 것을 특징으로 하는 반도체 디바이스 시험장치.
  16. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서, 각 테스트 트레이는 직사각형의 프레임과, 상기 프레임이 대향하는 2변 중의 한변에 형성된 회동가능한 계합돌기와, 다른 변에 형성된 상기 계합돌기가 계합하는 오목부를 구비하고, 일방의 테스트 트레이의 계합돌기와 타방의 테스트 트레이의 오목부가 계합함으로써 일체화되는 것을 특징으로 하는 반도체 디바이스 시험장치.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
KR1019997001710A 1997-07-02 1999-03-02 반도체 디바이스 시험장치 및 그 시험장치에 사용되는 테스트 트레이 KR100312093B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-176762 1997-07-02
JP17676297 1997-07-02

Publications (2)

Publication Number Publication Date
KR20000068397A KR20000068397A (ko) 2000-11-25
KR100312093B1 true KR100312093B1 (ko) 2001-11-03

Family

ID=16019377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997001710A KR100312093B1 (ko) 1997-07-02 1999-03-02 반도체 디바이스 시험장치 및 그 시험장치에 사용되는 테스트 트레이

Country Status (8)

Country Link
US (2) US6459259B1 (ko)
JP (1) JP3136613B2 (ko)
KR (1) KR100312093B1 (ko)
CN (1) CN1226635C (ko)
DE (1) DE19881127B4 (ko)
MY (1) MY123955A (ko)
TW (1) TW379285B (ko)
WO (1) WO1999001776A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101042652B1 (ko) * 2006-05-18 2011-06-20 가부시키가이샤 아드반테스트 전자부품 시험장치

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW379285B (en) * 1997-07-02 2000-01-11 Advantest Corp Testing device for semiconductor components and the testing trays used in the testing apparatus
KR100714753B1 (ko) * 2002-04-25 2007-05-07 가부시키가이샤 아드반테스트 전자부품 시험장치
WO2003091740A1 (fr) 2002-04-25 2003-11-06 Advantest Corporation Appareil d'essai de composants electroniques
KR100449446B1 (ko) * 2002-11-01 2004-09-22 주식회사 한빛화스너 확관형 리벳턱 성형 장치
AU2003241973A1 (en) * 2003-05-30 2005-01-21 Advantest Corporation Electronic component test instrument
US7919974B2 (en) * 2004-07-23 2011-04-05 Advantest Corporation Electronic device test apparatus and method of configuring electronic device test apparatus
JP4594167B2 (ja) * 2005-05-31 2010-12-08 ヤマハ発動機株式会社 Icハンドラー
US7279888B2 (en) * 2005-06-29 2007-10-09 Infineon Technologies Ag Handling unit for electronic devices
KR100746169B1 (ko) * 2005-08-18 2007-08-06 (주)테크윙 반도체 소자 테스트 핸들러
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7528617B2 (en) * 2006-03-07 2009-05-05 Testmetrix, Inc. Apparatus having a member to receive a tray(s) that holds semiconductor devices for testing
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
KR100792486B1 (ko) * 2006-08-22 2008-01-10 (주)테크윙 사이드도킹 방식 테스트핸들러의 테스트트레이 이송 방법
TWI393901B (zh) * 2006-11-08 2013-04-21 Hirata Spinning 工件搬運裝置
US20080145203A1 (en) * 2006-11-22 2008-06-19 Yun Hyo-Chul Method of transferring test trays in a handler
KR20080046356A (ko) * 2006-11-22 2008-05-27 미래산업 주식회사 핸들러의 테스트 트레이 이송방법
JP2008170289A (ja) * 2007-01-12 2008-07-24 Yokogawa Electric Corp デバイス搬送装置
KR100855203B1 (ko) * 2007-01-23 2008-09-01 미래산업 주식회사 테스트 트레이 및 그를 이용한 테스트 핸들러 장비
KR100828408B1 (ko) * 2007-04-03 2008-05-08 미래산업 주식회사 테스트 트레이 및 그를 포함하는 테스트 핸들러
KR100899942B1 (ko) * 2007-05-31 2009-05-28 미래산업 주식회사 테스트 핸들러, 그를 이용한 반도체 소자 제조방법, 및테스트트레이 이송방법
KR100894082B1 (ko) * 2007-07-31 2009-04-21 (주)테크윙 테스트핸들러의 테스트트레이 이송방법
US7960992B2 (en) * 2009-02-25 2011-06-14 Kingston Technology Corp. Conveyor-based memory-module tester with elevators distributing moving test motherboards among parallel conveyors for testing
JP2011163807A (ja) * 2010-02-05 2011-08-25 Advantest Corp 電子部品試験装置
KR20110099556A (ko) * 2010-03-02 2011-09-08 삼성전자주식회사 반도체 패키지 테스트장치
KR101469439B1 (ko) * 2010-06-16 2014-12-09 (주)테크윙 전자부품 검사 지원장치에서의 캐리어보드 순환방법 및 이송방법
KR20120018644A (ko) * 2010-08-23 2012-03-05 삼성전자주식회사 반도체 패키지 이송 장치
US9817062B2 (en) * 2011-05-19 2017-11-14 Celerint, Llc. Parallel concurrent test system and method
US20130200915A1 (en) * 2012-02-06 2013-08-08 Peter G. Panagas Test System with Test Trays and Automated Test Tray Handling
US9250293B2 (en) * 2012-07-09 2016-02-02 Infineon Technologies Ag Capacitive test device and method for capacitive testing a component
US9164142B2 (en) * 2012-11-07 2015-10-20 International Business Machines Corporation Testing electronic components on electronic assemblies with large thermal mass
KR102058443B1 (ko) 2014-03-03 2020-02-07 (주)테크윙 테스트핸들러 및 테스트핸들러에서의 테스트트레이 순환 방법
CN105353325B (zh) * 2014-12-17 2018-02-27 嘉兴山蒲照明电器有限公司 一种led日光灯老化设备
JP2016148610A (ja) * 2015-02-13 2016-08-18 セイコーエプソン株式会社 電子部品搬送装置および電子部品検査装置
JP2016188780A (ja) * 2015-03-30 2016-11-04 セイコーエプソン株式会社 電子部品搬送装置および電子部品検査装置
CN111051902B (zh) * 2017-07-25 2022-05-27 皇虎科技(加拿大)有限公司 集成电路装置上自动老化测试的系统和方法
KR102461321B1 (ko) * 2017-08-18 2022-11-02 (주)테크윙 전자부품 테스트용 핸들러
CN109725209B (zh) * 2017-10-31 2022-08-30 富泰华工业(深圳)有限公司 测试治具及具有所述测试治具的测试装置
TWI811276B (zh) * 2017-12-19 2023-08-11 美商波士頓半導體設備有限公司 無套組之取放式分類機
CN108147028B (zh) * 2017-12-22 2019-11-19 河北出入境检验检疫局检验检疫技术中心 棉花检测样品自动传输系统
KR102610287B1 (ko) * 2018-08-24 2023-12-06 (주)테크윙 테스트트레이 및 전자부품 테스트용 핸들러
KR20200038040A (ko) * 2018-10-02 2020-04-10 (주)테크윙 전자부품 테스트용 핸들러
JP7393594B1 (ja) 2023-04-12 2023-12-06 株式会社東光高岳 ワーク搬送装置及びワーク検査装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691831A (en) * 1984-06-25 1987-09-08 Takeda Riken Co., Ltd. IC test equipment
US5227717A (en) * 1991-12-03 1993-07-13 Sym-Tek Systems, Inc. Contact assembly for automatic test handler
US5313156A (en) 1991-12-04 1994-05-17 Advantest Corporation Apparatus for automatic handling
JP2888750B2 (ja) * 1994-01-28 1999-05-10 株式会社東芝 半導体装置の処理装置およびその処理方法
TW287235B (ko) * 1994-06-30 1996-10-01 Zenshin Test Co
JP3412114B2 (ja) * 1995-07-26 2003-06-03 株式会社アドバンテスト Ic試験装置
JP3376784B2 (ja) * 1995-12-01 2003-02-10 株式会社アドバンテスト Ic試験装置
TW379285B (en) * 1997-07-02 2000-01-11 Advantest Corp Testing device for semiconductor components and the testing trays used in the testing apparatus
TW369692B (en) * 1997-12-26 1999-09-11 Samsung Electronics Co Ltd Test and burn-in apparatus, in-line system using the apparatus, and test method using the system
US6204679B1 (en) * 1998-11-04 2001-03-20 Teradyne, Inc. Low cost memory tester with high throughput
US6507206B1 (en) * 2000-10-16 2003-01-14 Advanced Micro Devices, Inc. Automated prevention of transfer of an unsoaked IC package from a temperature soaking chamber to a testing chamber

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101042652B1 (ko) * 2006-05-18 2011-06-20 가부시키가이샤 아드반테스트 전자부품 시험장치

Also Published As

Publication number Publication date
CN1237245A (zh) 1999-12-01
TW379285B (en) 2000-01-11
DE19881127B4 (de) 2006-08-03
US6459259B1 (en) 2002-10-01
CN1226635C (zh) 2005-11-09
MY123955A (en) 2006-06-30
JP3136613B2 (ja) 2001-02-19
KR20000068397A (ko) 2000-11-25
US20020135356A1 (en) 2002-09-26
US20020011836A1 (en) 2002-01-31
WO1999001776A1 (fr) 1999-01-14
US6856128B2 (en) 2005-02-15
DE19881127T1 (de) 1999-08-12

Similar Documents

Publication Publication Date Title
KR100312093B1 (ko) 반도체 디바이스 시험장치 및 그 시험장치에 사용되는 테스트 트레이
KR100810380B1 (ko) 집적회로 시험장치
KR100292831B1 (ko) 반도체디바이스시험장치
US6070731A (en) IC receiving tray storage device and mounting apparatus for the same
US6433294B1 (en) Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus
KR101042655B1 (ko) 전자부품 이송방법 및 전자부품 핸들링 장치
KR100912875B1 (ko) 인서트 및 이를 구비한 전자부품 핸들링장치
KR101158064B1 (ko) 전자부품 시험장치 및 전자부품의 시험방법
KR19990083190A (ko) 트레이 이송 암 및 이를 사용한 트레이의 이재(移載) 장치, 집적 회로 시험 장치 및 트레이의 처리 방법
US5635832A (en) IC carrier for use with an IC handler
JP4222442B2 (ja) 電子部品試験装置用インサート
KR19990006956A (ko) 반도체 집적회로 시험장치
JP3376784B2 (ja) Ic試験装置
KR101042652B1 (ko) 전자부품 시험장치
JP2940858B2 (ja) Ic試験装置
JP3379077B2 (ja) Ic試験装置
KR100305683B1 (ko) 번인테스터용번인보드
KR19980071417A (ko) 반도체 디바이스 시험장치
TWI490970B (zh) A pallet handling device, and an electronic component testing device provided with the device
KR19980056230A (ko) 수평식핸들러의 테스트레이 이송방법
KR101214808B1 (ko) 전자부품 이송과 적재장치 및 이를 구비한 전자부품 시험장치
TWI398638B (zh) A method of removing the electronic component, and a control program for carrying out the method
JP2002207065A (ja) 部品保持装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
J204 Request for invalidation trial [patent]
J206 Request for trial to confirm the scope of a patent right
J206 Request for trial to confirm the scope of a patent right
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20050322

Effective date: 20060228

J301 Trial decision

Free format text: TRIAL DECISION FOR CONFIRMATION OF THE SCOPE OF RIGHT_DEFENSIVE REQUESTED 20050322

Effective date: 20060228

J301 Trial decision

Free format text: TRIAL DECISION FOR CONFIRMATION OF THE SCOPE OF RIGHT_AFFIRMATIVE REQUESTED 20051025

Effective date: 20060328

J2X1 Appeal (before the patent court)

Free format text: CONFIRMATION OF THE SCOPE OF RIGHT_DEFENSIVE

J2X1 Appeal (before the patent court)

Free format text: INVALIDATION

J2X1 Appeal (before the patent court)

Free format text: CONFIRMATION OF THE SCOPE OF RIGHT_AFFIRMATIVE

J121 Written withdrawal of request for trial
J122 Written withdrawal of action (patent court)
J2X2 Appeal (before the supreme court)

Free format text: APPEAL BEFORE THE SUPREME COURT FOR INVALIDATION

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20060406

Effective date: 20070201

J303 Written judgement (supreme court)

Free format text: JUDGMENT (SUPREME COURT) FOR INVALIDATION REQUESTED 20070221

Effective date: 20090623

J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20090702

Effective date: 20090807

J122 Written withdrawal of action (patent court)
EXTG Ip right invalidated
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 9