KR100292831B1 - 반도체디바이스시험장치 - Google Patents

반도체디바이스시험장치 Download PDF

Info

Publication number
KR100292831B1
KR100292831B1 KR1019970701974A KR19970701974A KR100292831B1 KR 100292831 B1 KR100292831 B1 KR 100292831B1 KR 1019970701974 A KR1019970701974 A KR 1019970701974A KR 19970701974 A KR19970701974 A KR 19970701974A KR 100292831 B1 KR100292831 B1 KR 100292831B1
Authority
KR
South Korea
Prior art keywords
test
tray
thermostat
test tray
chamber
Prior art date
Application number
KR1019970701974A
Other languages
English (en)
Other versions
KR970706501A (ko
Inventor
요시히토 고바야시
츠요시 야마시타
히로토 나카무라
신 네모토
요시유키 마스오
아키히코 이토
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16264901&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100292831(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR970706501A publication Critical patent/KR970706501A/ko
Application granted granted Critical
Publication of KR100292831B1 publication Critical patent/KR100292831B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

횡폭이 좁고, 소형화된 반도체 디바이스 시험장치를 제공한다. 수직반송수단을 내장한 항온조(101)에 인접하여 테스트 챔버(102)를 배치하고, 테스트 챔버에 인접하여 동일하게 수직반송수단을 내장한 제열조(103)를 배치함으로써 이들 항온조(101), 테스트 챔버(102), 및 제열조(103)를 횡방향으로 일렬로 배열한다. 또한, 항온조의 앞에 로우더부(300)를 배치하고, 테스트 챔버 및 제열조의 앞에 언로우더부(400)를 배치하여 시험장치의 횡폭을 테스트 트레이의 약 3매분의 치수로 감한다.

Description

반도체 디바이스 시험장치{ }
시험해야 할 반도체 디바이스(일반적으로 DUT라고 칭한다)에 소정의 패턴의 시험신호를 인가(印加)하여 그 전기적 특성을 측정하는 반도체 디바이스 시험장치(일반적으로 IC 테스트라고 칭한다)에는, 반도체 디바이스를 테스트부에 반송하고, 이 테스트부에서 반도체 디바이스를 시험장치의 테스트 헤드에 전기적으로 접촉시키고, 시험후에 시험종료된 반도체 디바이스를 테스트부에서 반출하여, 시험결과에 따라서 시험종료된 반도체 디바이스를 양품, 불량품으로 구분하는 반도체 디바이스 반송처리 장치(일반적으로 핸들러라고 불린다)를 접속한 것이 많다. 본 명세서에서는 이 종류의 핸들러를 일체적으로 접속한 시험장치를 반도체 디바이스 시험장치라고 칭한다. 또, 이하에 있어서는, 설명을 간단히 하기 위해서, 반도체 디바이스의 대표예인 IC를 예로 들어서 설명한다.
우선, 도 4 및 도 5를 참조하여 종래의 IC 시험장치의 개략의 구성을 설명한다. 도 4는 챔버부(100)를 사시도로 나타낸 IC 시험장치의 개략평면도이다. 도시한 IC 시험장치는 챔버부(100)외에, 이것으로부터 시험을 하는 IC(피시험 IC)나, 시험 종료의 IC를 분류하여 격납하는 IC 격납부(200)와, 사용자가 미리 범용 트레이(커스터머 트레이)(KST)에 얹어 놓은 피시험 IC를, 고/저온에 견디는 테스트 트레이(TST)에 전송하고 위치를 바로잡는 로우더부(300)와, 챔버부(100)에서의 시험이 종료하여, 테스트 트레이(TST)에 재치되어 반송되어 오는 시험종료된 IC를 테스트 트레이(TST)로부터 범용 트레이(KST)에 전송하고 위치를 바로잡는 언로우더부(400)를 갖추고 있다. 이 언로우더부(400)는, 일반적으로는, 시험결과의 데이터에 따라서 시험종료된 IC를 분류하여 대응하는 범용 트레이에 탑재하도록 구성되어 있다.
챔버부(100)는 테스트 트레이(TST)에 실어진 피시험 IC에, 목적으로 하는 고온 또는 저온의 온도 스트레스를 부여하는 항온조(101)와, 이 항온조(101)에서 열스트레스가 부여된 상태로 있는 IC의 전기적 시험을 실행하는 테스트 챔버(102)와, 테스트 챔버(102)에서의 시험이 종료한 IC로부터, 항온조(101)로 부여된 열스트레스를 제거하는 제열조(除熱槽)(103)로 구성되어 있다. 테스트 챔버(102)는 그 내부에 IC 시험장치의 테스트 헤드(104)를 포함하고, 이 테스트 헤드(104)에 전기적으로 접촉된 피시험 IC에 대하여 이 테스트 헤드(104)를 통하여 시험용의 각종의 전기신호를 공급함과 동시에 피시험 IC로부터의 응답신호를 수신하여 시험장치로 보낸다.
테스트 트레이(TST)는 로우더부(300)→챔버부(100)의 항온조(101)→챔버부(100)의 테스트 챔버(102)→챔버부(100)의 제열조(103)→언로우더부(400)→로우더부(300)와 순환이동된다. 항온조(101) 및 제열조(103)는 테스트 챔버(102)보다도 키가 높고, 따라서, 윗쪽에 돌출한 부분을 가진다. 이들 항온조(101)와 제열조(103)의 윗쪽에 돌출한 상부사이에, 도 5에 도시한 바와 같이 기판(105)이 넘겨져서, 이 기판(105)상에 테스트 트레이 반송수단(108)이 장착되고, 이 테스트 트레이 반송수단(108)에 의해서 테스트 트레이(TST)가, 제열조(103)측으로부터 항온(101)로 향하여 이송된다.
제열조(103)는, 항온조(101)로 피시험 IC에 고온을 인가한 경우에는, 송풍에 의해 냉각하여 실온으로 되돌리고 나서 언로우더부(400)로 반출한다. 또한, 항온조(101)로 피시험 IC에, 예컨대 30℃ 정도의 저온을 인가한 경우에는, 온풍 혹은 히터 등으로 가열하여, 결로(結露)가 생기지 않은 정도의 온도로 되돌리고 나서 언로우더부(400)로 반출한다.
로우더부(300)에서 피시험 IC가 실어진 테스트 트레이(TST)는, 로우더부(300)로부터 챔버부(100)의 항온조(101)에 반송된다. 항온조(101)에는 수직반송수단이 장착되어 있고, 이 수직반송수단은 복수매(예컨대 9매)의 테스트 트레이(TST)를 적층상태로 지지할 수 있도록 구성되어 있다. 도시한 예에서는 로우더부(300)로부터의 테스트 트레이가 제일 위에 지지되고, 제일 아래의 테스트 트레이가 테스트 챔버(102)로 반송된다. 수직반송수단의 수직방향 아래쪽으로의 이동에 의해서 제일 위의 테스트 트레이가 제일 밑까지 순차이동되는 사이에, 또한, 테스트 챔버(102)가 빌 때까지 대기하는 사이에, 피시험 IC는 고온 또는 저온의 소정의 온도 스트레스가 부여된다. 테스트 챔버(102)에는 그 중앙에 테스트 헤드(104)가 배치되어 있고, 항온조(101)로부터 1매씩 반출된 테스트 트레이(TST)가 테스트 헤드(104)의 위에 옮아가서, 후술하는 것 같이, 그 테스트 트레이에 탑재된 피시험 IC의 내의 소정수의 피시험 IC가 테스트 헤드(104)에 부착되어 IC 소켓(도시하지 않음)과 전기적으로 접속된다. 테스트 헤드(104)를 통하여 한 장의 테스트 트레이상의 모든 피시험 IC의 시험이 종료하면, 테스트 트레이(TST)는 제열조(103)로 반송되어 시험종료된 IC의 제열이 행하여져, IC의 온도를 실온으로 되돌려서, 언로우더부(400)로 배출한다.
제열조(103)도 상기 항온조(101)와 동일하게 수직반송수단을 갖추고 있고, 이 수직반송수단에 의해 복수매(예컨대 9매)의 테스트 트레이(TST)를 적층상태로 지지할 수 있도록 구성되어 있다. 도시의 예에서는 테스트 챔버(102)로부터의 테스트 트레이가 제일 밑에 지지되고, 제일 위의 테스트 트레이가 언로우더부(400)에 배출된다. 수직반송수단의 수직방향 윗쪽에의 이동에 의해서 제일 아래의 테스트 트레이가 제일 위까지 순차이동되는 사이에, 시험종료된 IC는 제열되어 외부온도(실온)에 복귀된다.
언로우더부(400)에 배출된 테스트 트레이(TST) 상의 시험종료된 IC는 테스트 트레이로부터 시험결과의 카테고리마다 분류되어, 대응하는 범용 트레이(KST)에 전송, 격납된다. 언로우더부(400)에서 비게 된 테스트 트레이(TST)는 로우더부(300)에 반송되고, 여기서 범용 트레이(KST)에서 다시 피시험 IC가 전송, 재치된다. 이하, 같은 동작을 되풀이하는 것이 된다.
로우더부(300)에 있어서 범용 트레이(KST)에서 테스트 트레이(TST)에 IC를 전송하는 IC 반송수단에서는, 도 5에 도시한 바와 같이, 기판(105)의 로우더부(300)의 상부에, 시험장치의 전후방향(이 방향을 Y방향으로 한다)에 연재하도록 가설된 대향하는 평행한 2본(本)의 레일(301)과, 이들 2본의 레일(301)사이에 가설되어, Y방향으로 이동가능하게 그 양단부가 이들 2본의 레일(301)에 지지된 가동아암 (302)과, 이 가동아암(302)의 연재(延在)하는 방향에 따라서 시험장치의 좌우방향(이 방향을 X방향으로 한다)에 이동가능하게 가동아암(302)에 지지된 가동헤드( 303)에 의해 구성되는 X-Y 반송수단(304)을 사용할 수 있다.상기 구성에 의하면, 가동헤드(303)는, 테스트 트레이(TST)와 범용 트레이(KST)와의 사이를 Y방향으로 왕복이동할 수 있고, 또한 가동아암(302)에 따라서 X방향으로 이동할 수 있다.
가동헤드(303)의 밑면에는 IC 흡착패드가 상하방향에 이동가능하게 장착되어 있고, 가동헤드(303)의 X-Y방향 이동과 이 흡착패드의 아래쪽에의 이동에 의해 범용 트레이(KST)에 재치된 IC에 흡착패드가 접촉하고, 진공흡인작용에 의하여 IC를 흡착, 유지하여 범용 트레이(KST)에서 테스트 트레이(TST)에 IC를 반송한다. 흡착패드는 가동헤드(303)에 대하여, 예컨대 8개 정도 장착되고, 한번에 8개의 IC를 범용 트레이(KST)에서 테스트 트레이(TST)에 반송할 수 있도록 구성되어 있다.
또, 범용 트레이(KST)의 정지위치와 테스트 트레이(TST)의 정지위치와의 사이에는 프리사이저라고 불리는 IC의 위치수정수단(305)(도 5)이 설치된다. 이 위치수정수단(305)은 비교적 깊은 오목부를 가져, 이 오목부에서 흡착패드에 흡착되어 테스트 트레이(TST)로 반송되는 IC를 일단 떨어뜨려 넣는다. 오목부의 주연은 경사면에서 둘러싸이고 있고, 이 경사면에서 IC의 낙하위치가 규정된다. 위치수정수단(305)에 의해서 8개의 IC의 상호위치를 정확히 규정한 후, 이들 위치가 규정된 IC를 다시 흡착패드로써 흡착하여, 테스트 트레이(TST)에 반송한다.이러한 위치수정수단(305)을 설치하는 이유는, 범용 트레이(KST)에서는 IC를 유지하는 오목부는 IC의 형상보다도 비교적 크게 형성되어 있고, 이 때문에, 범용 트레이(KST)에 격납되어 있는 IC의 위치에는 큰 불균형이 있어, 이 상태로 흡착패드로써 흡착한 IC를 직접 테스트 트레이(TST)에 반송하면, 테스트 트레이(TST)에 형성된 IC 수납오목부에 직접 떨어뜨려 넣을 수 없는 IC가 존재하게 된다. 이 때문에 위치수정수단(305)을 설치하여, 이 위치수정수단(305)에서 테스트 트레이(TST)에 형성된 IC 수납오목부의 배열정밀도에 IC의 배열정밀도를 맞추도록 하고 있다.
언로우더부(400)에는 로우더부(300)에 설치된 X-Y 반송수단(304)과 동일구조의 반송수단(404)이 2조 설치되어, 이들 X-Y 반송수단(404)에 의해서 언로우더부(400)에 반출된 테스트 트레이(TST)에서 시험종료된 IC를 범용 트레이(KST)에 적치 교체한다. 각 X-Y 반송수단(404)은, 시험장치의 전후방향(Y방향)에 연재하도록 가설된 대향하는 평행한 2본의 레일(401)과, 이들 2본의 레일(401) 사이에 가설되어, Y방향으로 이동가능하게 그 양단부가 이들 2본의 레일(401)에 지지된 가동아암(402)과, 이 가동아암(402)의 연재하는 방향에 따라서 시험장치의 좌우방향(X방향)으로 이동가능하게 가동아암(402)에 지지된 가동헤드(403)로 구성되어 있다.
도 6에 테스트 트레이(TST)의 일예의 구조를 나타낸다. 테스트 트레이(TST)는 사각형 프레임(12)에 복수의 가로대(13)가 평행하고 또한 같은 간격으로 형성되어 있고, 이들 가로대(13)의 양측, 및 가로대(13)와 대향하는 프레임(12)의 변(12a), (12b)에 각각 복수의 취부편(14)이 같은 간격으로 돌출형성되어 있다. 각개 가로대(13)의 양측의 취부편(14)은, 한쪽 측의 취부편(14)이 반대측의 취부편(14)의 중간에 위치하도록 형성되어 있고, 마찬가지로, 프레임(12)의 변(12a), (12b)의 취부편(14)은 대향하는 가로대(13)의 취부편(14)의 중간에 위치하도록 형성되어 있다. 이들 대향하는 가로대(13) 사이의 공간, 및 가로대(13)와 대향하는 변(12a), (12b)와의 사이의 공간에, 각각 다수개의 IC 캐리어(16)가 병치상태로 수납된다. 각 IC 캐리어(16)는 이들 공간에서 위치가 어긋나고 경사져서 대향하는 2개의 취부편(14)을 대각선 방향의 각부에 함유하는 1개의 직사각형의 구획인 캐리어 수납부(15)에 수납된다. 따라서, 도시의 예로서는 각개 가로대(13)의 한쪽 측에 16개의 취부편(14)이 형성되어 있기 때문에, 상기 각 공간에 16개의 캐리어 수납부(15)가 형성되고, 16개의 IC 캐리어(16)가 취부된다. 도시의 예에서는 4개의 공간이 있기 때문에 IC 캐리어(16)는 1개의 테스트 트레이(TST)에 16×4개, 합계로 64개, 취부할 수 있다. 각 IC 캐리어(16)는 2개의 취부편(14)에 파스너(17)에 의해 취부된다.
IC 캐리어(16)의 외형은 동일형상, 동일치수로 하고, 그 중앙부에 IC 소자를 수납하는 IC 수용부(19)가 형성되어 있다. 이 IC 수용부(19)의 형상 및 치수는 수용하는 IC 소자의 형상 및 치수에 따라서 결정된다. IC 수용부(19)는, 이 예에서는 사각형의 오목부로 되어 있다. IC 수용부(19)의 외형은 캐리어 수납부(15)의 대향하는 취부편 사이의 공간에 헐겁게 끼우는 치수로 선택되어 있고, IC 수용부(19)의 양단부에는 취부편(14)상에 배치된 돌출부가 각각 설치되어 있다. 이들 양 돌출부에는 파스너(17)가 삽통되는 취부용의 구멍(21)과, 위치결정용 핀이 삽입되는 구멍(22)이 각각 형성되어 있다.
IC 캐리어(16)에 수납된 IC 소자의 위치 어긋남이나 비출(飛出)을 방지하기 위해서, 예컨대 도 7에 도시한 바와 같이 한쌍의 래치(23)가 IC 캐리어(16)에 부착되어 있다. 이들 래치(23)는 IC 수용부(19)의 바닥면으로부터 윗쪽으로 돌출하도록 일체로 형성되어 있고, 또한 IC 캐리어(16)를 구성하는 수지재의 탄성에 의해, 이들 래치(23)는 그들의 선단부의 대향하는 클로가 닫히는 방향으로 탄성 바이어스되어 있다. 따라서, IC 소자를 IC 수용부(19)에 수용할 때에, 또한 IC 수용부(19)로부터 취출할 때에, IC 소자를 흡착하는 IC 흡착패드(24)의 양측에 배치된 래치해방기구(25)에 의하여 2개의 래치(23)의 선단부의 간격을 확대한 후, IC의 수용 또는 취출이 행하여진다. 래치해방기구(25)를 래치(23)로부터 분리하면, 이들 래치(23)는 그 탄성력으로 원래의 상태로 되돌아가고, 수용된 IC는 래치(23) 선단부의 클로로 빠짐방지상태로 유지된다.
IC 캐리어(16)는 도 8에 가리키는 것과 같이 IC 소자의 핀(18)을 하면측에 노출시킨 상태로 IC 소자를 유지한다. 테스트 헤드(104)에는 IC 소켓이 있고, 이 IC 소켓의 컨택트(31)가 테스트 헤드(104)의 표면으로부터 윗쪽으로 돌출하고 있다. 이 노출된 IC 소자의 핀(18)을 IC 소켓의 컨택트(31)에 압부(押付)하고, IC 소자를 테스트 헤드의 IC 소켓에 전기적으로 접속한다. 이 때문에 테스트 헤드(104)의 상부에는 IC 소자를 하향으로 억압하여 압압하는 압접자(푸셔)(30)가 설치되고, 이 압접자(30)가 각 IC 캐리어(16)에 수납되어 있는 IC 소자를 윗쪽으로부터 압압하여 눌러 붙이고, 테스트 헤드(104)에 접촉시키도록 구성되어 있다.
테스트 헤드(104)에 한번에 접속되는 IC 소자의 개수는 테스트 헤드(104)에 취부된 IC 소켓의 개수에 의존한다. 예컨대 도 9에 도시된 것과 같이 IC 소자가 4행 16열로 배열되어 있는 경우에는, 각 행의 4열 배치의 IC 소자(사선으로 지시하는 소자)를 한번에 전부 시험할 수 있도록, 4×4의 16개의 IC 소켓이 테스트 헤드 (104)에 취부된다. 결국, 1회째의 시험은 각 행의 1,5,9,13열에 각각 배치된 16개의 IC 소자에 대하여 실시되고, 2회째의 시험은 테스트 트레이(TST)를 IC 소자 1열분 이동시켜 각 행의 2,6,10,14열에 배치된 16개의 IC 소자에 대하여 실시되고, 이하 마찬가지로 하여 4회의 시험을 실시함에 의해 전체 IC 소자를 시험한다. 시험의 결과는, 테스트 트레이(TST)에 첨부된 예컨대 식별번호와, 테스트 트레이(TST)의 내부에서 할당한 IC 소자의 번호에 따라서 어드레스를 결정하여 메모리에 기억한다. 또, 테스트 헤드(104)에 32개의 IC 소켓을 취부할 수 있는 경우에는 2회의 시험을 실시하는 만큼 4행 16열에 배열된 64개의 전부의 IC 소자를 시험할 수 있다. 또, 테스트 챔버(102)에 있어서 피시험 IC를 테스트 트레이로부터 테스트 헤드(104)의 소켓에 전송하여 시험을 행하고, 시험종료후 다시 소켓에서 테스트 트레이에 전송하여 반송하는 형식의 핸들러도 있다.
IC 격납부(200)에는 피시험 IC를 받아들인 범용 트레이(KST)를 수용하는 피시험 IC 스토커(201)와, 시험의 결과에 따라서 카테고리마다 분류된 시험종료된 IC를 받아들인 범용 트레이(KST)를 수용하는 시험종료된 IC 스토커(202)가 설치된다.이들 피시험 IC 스토커(201) 및 시험종료된 IC 스토커(202)는 범용 트레이를 적층상태로 수용할 수 있도록 구성되어 있다. 피시험 IC 스토커(201)에 적층상태로 수용된 피시험 IC를 받아들인 범용 트레이(KST)는 상부의 트레이로부터 순차 로우더부(300)로 옮겨지고, 로우더부(300)에 있어서 범용 트레이(KST)로부터 로우더부(300)에 정지하고 있는 테스트 트레이(TST)에 피시험 IC를 적치 교체한다.
피시험 IC 스토커(201) 및 시험종료된 IC 스토커(202)는, 그 1개를 도 10에 도시한 바와 같이, 상면이 개방되어, 또한 바닥면에 개구를 가지는 트레이 지지 프레임(203)과, 이 트레이 지지 프레임(203)의 하부에 배치되어, 트레이 지지 프레임(203) 바닥면의 개구를 통하여 트레이 지지 프레임(203)내를 상하방향으로 승강가능한 엘리베이터(204)를 구비하고 있다. 트레이 지지 프레임(203)내에는 범용 트레이(KST)가 복수매 적치 수납, 지지되고, 이 적치된 범용 트레이(KST)가 트레이 지지 프레임(203)의 바닥면으로부터 침입하는 엘리베이터(204)에 의해서 상하방향에 이동된다.
도 4 및 도 5에 나타낸 예로서는, 시험종료된 IC 스토커(202)로서 8개의 스토커(STK-1, STK-2,···, STK-8)를 준비하고, 시험결과에 따라서 최대 8개의 카테고리로 분류하고 격납할 수 있도록 구성되어 있다. 이것은, 양품과 불량품과는 별도로, 양품의 안에서도 동작속도가 고속의 것, 중속의 것, 저속의 것, 혹은 불량품의 안에서도 재시험이 필요한 것 등으로 분류되는 것이 있기 때문이다. 분류가 가능한 카테고리의 최대가 8종류로서도, 도시의 예에서는 언로우더부(400)에는 4장의 범용 트레이(KST)밖에 배치할 수 있는 것은 아니다. 이 때문에, 언로우더부(400)에 배치되어 있는 범용 트레이(KST)에 할당된 카테고리 이외의 카테고리로 분류되는 시험종료된 IC 소자가 발생한 경우에는, 언로우더부(400)로부터 1장의 범용 트레이(KST)를 IC 격납부(200)에 되돌리고, 이것 대신에 새롭게 발생한 카테고리의 IC 소자를 격납해야 할 범용 트레이(KST)를 IC 격납부(200)로부터 언로우더부(400)에 전송하여, 그 IC 소자를 격납한다는 순서를 취하고 있다.
도 5에 도시한 바와 같이, 피시험 IC 스토커(201) 및 시험종료된 IC 스토커(202)의 상부에는 기판(105)과의 사이에 있어서 피시험 IC 스토커(201)와 시험종료된 IC 스토커(202)의 배열방향(시험장치의 좌우방향)의 전 범위에 걸쳐 이동가능한 트레이 반송수단(205)이 설치된다. 이 트레이 반송수단(205)은 그 하면에 범용 트레이(KST)를 파지하는 파지구를 갖추고 있다. 피시험 IC 스토커(201)의 상부에 트레이 반송수단(205)을 이동시켜, 그 상태로 엘리베이터(204)를 구동시키고, 스토커(201)내에 적치된 범용 트레이(KST)를 상승시킨다. 상승하여 오는 범용 트레이(KST)의 최상단의 트레이를 트레이 반송수단(205)의 파지구로 파지한다. 트레이 반송수단(205)에 피시험 IC를 격납하고 있는 최상단의 범용 트레이(KST)를 인도하면, 엘리베이터(204)는 하강하여, 원래의 위치에 되돌아간다. 트레이 반송수단(205)은 수평방향에 이동하여, 로우더부(300)의 위치에 정지한다. 이 위치에서 트레이 반송수단(205)은 파지구로부터 범용 트레이를 빼어, 약간 아래쪽으로 위치하는 트레이 받침(도시하지 않음)에 범용 트레이(KST)를 내리게 한다. 트레이 받침에 범용 트레이(KST)를 내리게 한 트레이 반송수단(205)은 로우더부(300)이외의 위치로 이동한다. 이 상태에서 범용 트레이(KST)가 재치되어 있는 트레이 받침의 아래쪽으로부터 엘리베이터(204)가 상승하여, 이 트레이 받침을 윗쪽으로 상승시킨다. 따라서, 피시험 IC를 탑재하고 있는 범용 트레이(KST)도 윗쪽으로 상승되고, 기판(105)에 형성된 윈도우(106)에 범용 트레이(KST)가 노출한 상태로 유지된다.
언로우더부(400)의 상부의 기판(105)에도 같은 윈도우(106)가 2개 형성되어 있고, 이들 윈도우(106)로부터 공(空) 범용 트레이가 노출한 상태로 유지되어 있다. 각 윈도우(106)는 이 예에서는 2개의 범용 트레이가 노출하는 치수를 가지고 있고 따라서 언로우더부(400)의 2개의 윈도우(106)로부터는 4개의 공 범용 트레이가 노출하고 있다. 이들 공 범용 트레이(KST)에 각 범용 트레이에 할당한 카테고리에 따라서 시험종료된 IC를 분류하고 격납한다. 로우더부(300)의 경우와 같이, 각 범용 트레이는 트레이 받이상에 재치되어 있고, 각 트레이 받이는 엘리베이터(204)에 의해서 상하방향으로 승강된다. 1개의 범용 트레이가 가득차게 되면, 그 범용 트레이(KST)는 엘리베이터(204)에 의해서 윈도우(106)의 위치로부터 강하되어, 트레이 반송수단(205)에 의해서 자기에게 할당된 카테고리의 트레이 격납위치에 수납된다. 또, 도 4 및 도 5에 가리키는 (206)은 공 범용 트레이(KST)를 수용하는 공 트레이 스토커를 가리킨다.이 공 트레이 스토커(206)로부터 공 범용 트레이가 트레이 반송수단(205), 엘리베이터(204)에 의해서 언로우더부(400)의 각 윈도우(106)의 위치에 반송, 유지되어, 시험종료된 IC의 격납에 제공된다.
종래의 IC 시험장치는 상술한 것 같은 구성을 가지고, 또한 상술한 것 같은 동작을 행하기 때문에, 항온조(101)와 제열조(103)와의 사이에 로우더부(300)와 언로우더부(400)를 직렬양태로 배치할 필요가 있고, 이 때문에 시험장치의 좌우방향의 횡폭(W)(도 5), 실제로는 핸들러 부분의 횡폭(W)이 커져 버리는 불편함이 있었다.
그렇지만, 일반적으로는, 도 11에 도시한 바와 같이, 피시험 IC에 소정의 패턴의 시험신호를 인가하여 그 전기적 특성을 측정하는 IC 시험장치의 전기적인 부분, 결국, IC 테스터 부분(TES)(도 5의 주로 아래쪽의 기대부분)에 대하여 2대의 핸들러 부분(HM1(도 5의 주로 상측의 기구부분), HM2)을 짜넣어 1개의 IC 시험장치로서 운용하는 경우가 많다. 따라서, 핸들러 부분(HM1, HM2)의 횡폭(W1)이 크면, IC 테스터 부분(TES)의 횡폭(W2)의 범위내에 2대의 핸들러 부분(HM1, HM2)을 배치할 수 없기 때문에, IC 테스터 부분(TES)의 횡폭(W2) 보다 크게 비어져 나와 버리게 된다. 이 결과, 무수한의 IC 시험장치를 설치하는 경우에는, 낭비되는 스페이스가 많아져, 설치대수가 제한된다라는 결점이 생긴다.
본 발명은, 반도체 디바이스, 특히 그 대표예인 반도체 집적회로소자(이하, IC라고 한다)를 시험하는데 적당한 반도체 디바이스 시험장치에 관한 것이다. 더욱 자세히 말하면, 본 발명은 IC를 시험하기 위해서 반송하고, 테스트부에 있어서 IC를 테스트 헤드(시험용의 각종의 전기신호를 공급 및 수신하는 시험장치 부분)에 전기적으로 접촉시켜 IC의 전기적 시험을 행하고, 시험후에 IC를 테스트부로부터 반출하여, 시험결과에 따라서 시험종료된 IC를 양품, 불량품으로 구분을 하는 형식의 반도체 디바이스 시험장치에 관한 것이다.
도 1은 본 발명에 의하는 IC 시험장치의 제 1의 실시예를, 챔버부를 사시도로 나타낸 개략평면도이다.
도 2는 본 발명에 의하는 IC 시험장치의 제 2의 실시예를 나타낸 개략 사시도이다.
도 3은 도 2에 가리킨 IC 시험장치의 일부분의 동작을 설명하기 위한 측면도이다.
도 4는 종래의 IC 시험장치의 일례를, 챔버부를 사시도로 나타낸 개략평면도이다.
도 5는 도 4에 도시한 IC 시험장치의 개략 사시도이다.
도 6은 IC 시험장치에 사용되는 테스트 트레이의 일례의 구조를 설명하기 위한 분해사시도이다.
도 7은 도 6에 도시한 테스트 트레이내의 IC의 격납상황을 설명하기 위한 개략 사시도이다.
도 8은 도 6에 도시한 테스트 트레이에 격납된 피시험 IC와 테스트 헤드와의 전기적 접속상태를 설명하기 위한 확대단면도이다.
도 9는 테스트 트레이에 격납된 피시험 IC의 시험의 순서를 설명하기 위한 평면도이다.
도 10은 IC 시험장치에 사용되는 피시험 IC 스토커 및 시험종료된 IC 스토커의 구조를 설명하기 위한 사시도이다.
도 11은 IC 시험장치의 운용상태를 설명하기 위한 개략평면도이다.
＆발명의 개시＆
본 발명의 목적은 IC 시험장치의 핸들러 부분의 횡폭을 좁게 하여, 2대의 핸들러 부분을 설치하는 스페이스를 좁게 할 수 있는 IC 시험장치를 제공하고자 하는 것이다.
본 발명의 제 1의 면에 의하면, 로우더부에서 피시험 IC가 탑재된 테스트 트레이를 항온조, 테스트 챔버, 제열조의 순서로 반송하여 이들 IC를 시험하는 IC 시험장치에 있어서, 항온조의 앞에 로우더부를 배치하고, 테스트 챔버와 제열조의 앞에 2개의 언로우더부를 배치한 IC 시험장치가 제공된다.
본 발명의 제 2의 면에 의하면, 로우더부에서 피시험 IC가 탑재된 테스트 트레이를 항온조, 테스트 챔버, 제열조의 순서로 반송하여 이들 IC를 시험하는 IC 시험장치에 있어서, 항온조의 앞에 로우더부를 배치하고, 테스트 챔버의 앞에 제열조를 배치하고, 제열조의 상부에 언로우더부를 배치한 IC 시험장치가 제공된다.
상기 제 1의 면에 의한 IC 시험장치에 의하면, 가로방향에 항온조와 테스트 챔버와 제열조가 배열되기 때문에, 이 배열 전체의 길이에 의해서 핸들러 부분의 횡폭이 규정된다. 그 결과, 항온조, 테스트 챔버, 및 제열조에서 테스트 트레이를 각각 1장씩 유지하는 것으로 하면, 1대의 핸들러 부분의 횡폭을 테스트 트레이의 약 3매분의 횡폭으로 감할 수 있다. 따라서, 종래의 디바이스에 있어서 언로우더부를 1개로 한 경우보다도 테스트 트레이 1매분의 치수(횡폭)만 핸들러 부분의 횡폭을 좁게 할 수 있다.
또한, 상기 제 2의 면에 의하는 IC 시험장치에 의하면, 가로방향에는 항온조와 테스트 챔버만이 배치되고, 제열조는 테스트 챔버의 앞에 배치되어, 제열조의 상부에 언로우더부가 배치되고, 항온조의 앞에 로우더부가 배치되었기 때문에, 항온조와 테스트 챔버로 테스트 트레이를 각각 1장씩 유지하는 것으로 하면, 핸들러 부분의 횡폭은 테스트 트레이의 약 2매분의 횡폭에서 종료하게 된다. 따라서, 상기 제 1의 면에 의하는 IC 시험장치보다도 핸들러 부분의 횡폭을 더욱 좁게 할 수 있는 이점이 있다.
본 발명의 제 3의 면에 의하면, 로우더부에서 피시험 IC가 탑재된 테스트 트레이를 항온조, 테스트 챔버, 제열조의 순서로 반송하여 이들 IC를 시험하는 IC 시험장치에 있어서, 항온조와 제열조의 쌍방의 테스트 트레이의 삽입구와 배출구를 각각 서로 직교하는 방향의 면에 설치하고, 테스트 트레이를 항온조의 전방으로부터 삽입하여 가로방향에서 배출시켜 인접하는 테스트 챔버에 보내고, 또한 제열조에서 테스트 챔버로부터 보내진 테스트 트레이를 그 삽입방향(가로방향)과 직교하는 방향인 앞쪽에 배출시키도록 구성하고, 이것들의 구성에 의해 항온조의 앞에 로우더부가, 제열조의 앞에 언로우더부가 배치할 수 있도록 한 IC 시험장치가 제공된다.
본 발명의 제 4의 면에 의하면, 로우더부에서 피시험 IC가 탑재된 테스트 트레이를 항온조, 테스트 챔버, 제열조의 순서로 반송하여 이들 IC를 시험하는 IC 시험장치에 있어서, 테스트 챔버와 제열조의 각각의 앞에 2개의 언로우더부를 배치하고, 이들 언로우더부에 대하여, 공통의 X-Y 반송수단에 의하여 배치하고, 2개의 언로우더부에 반출된 2개의 테스트 트레이의 쌍방으로부터 시험종료된 IC를 상기 공통의 X-Y 반송수단에 의해서 범용 트레이에, 시험의 결과에 따라서 분류하여 전송하여, 이체하도록 구성한 IC 시험장치가 제공된다.
또한, 본 발명의 제 5의 면에 의하면, 상기 제 4의 면에 의하는 IC 시험장치에 있어서, 2개의 언로우더부에서 시험종료된 IC를 취출하여 범용 트레이에 이체할 때에, 각 언로우더부에 가까운 위치에 배치된 범용 트레이에 대하여만 분류동작을 하도록 구성한 IC 시험장치가 제공된다.
상기 제 4 및 제 5의 면에 의하는 IC 시험장치에 의하면, X-Y 반송수단을 2개의 언로우더부에서 공용하기 때문에, 구성이 간소화되어, 비용삭감이 가능해진다. 그 위에, 제 5의 면에 의한 IC 시험장치에 의하면, 각 언로우더부에 가까운 위치에 배치한 범용 트레이에만 분류동작을 행하게 하기 때문에, 분류속도를 빠르게 할 수 있다. 그 결과, 처리속도를 고속화할 수 있다.
또한, 본 발명의 제 6의 면에 의하면, 로우더부에서 피시험 IC가 탑재된 테스트 트레이를 항온조, 테스트 챔버, 제열조의 순서로 반송하여 이들 IC를 시험하는 IC 시험장치에 있어서, 언로우더부에 반출된 테스트 트레이와 언로우더부의 근처에 배치된 범용 트레이와의 사이에, 시험결과에 따라서 분류한 IC를 일시 예치하는 버퍼부를 설치한 IC 시험장치가 제공된다.
상기 제 6의 면에 의하는 IC 시험장치에 의하면, 언로우더부에 버퍼부를 설치하였기 때문에, 테스트 트레이로부터 취출한 시험종료된 IC의 분류선(先)의 카테고리에 할당된 범용 트레이가 언로우더부에 존재하지 않은 경우라도, 테스트 트레이로부터 취출한 시험종료된 IC를 버퍼부에 일시 예치할 수 있다. 따라서, 분류동작을 중단하지 않고 범용 트레이의 변환을 할 수 있다. 따라서, 처리속도의 향상을 기대할 수 있다.
＆발명을 실시하기 위한 최선의 형태＆
도 1에 본 발명에 의한 IC 시험장치의 제 1의 실시예를 도시한다. 도 4와 대응하는 부분은 동일부호를 붙여 나타내고, 필요가 없는한 그것에 대한 설명을 생략한다. 도 4에 도시한 종래예와 같이, 이 IC 시험장치는, 챔버부(100)와, 피시험 IC나 시험 종료된 IC를 분류하여 격납하는 IC 격납부(200)와, 사용자가 미리 범용 트레이(KST)에 얹어 놓은 피시험 IC를, 고/저온에 견디는 테스트 트레이(TST)에 전송하고, 위치를 바로잡는 로우더부(300)와, 챔버부(100)에서의 시험이 종료하여, 테스트 트레이(TST)에 재치되어 반송되어 오는 시험 종료된 IC를 테스트 트레이(TST)로부터 범용 트레이(KST)로 전송하고 위치를 바로잡는 언로우더부(400)를 구비하고 있다. 또한, 챔버부(100)는 테스트 트레이(TST)에 실려진 피시험 IC에 목적으로 하는 고온 또는 저온의 온도 스트레스를 부여하는 항온조(101)와, 이 항온조(101)에서 열스트레스가 부여된 상태로 있는 IC의 전기적 시험을 실행하는 테스트 챔버(102)와, 테스트 챔버(102)에서의 시험이 종료한 IC로부터 항온조(101)로 부여된 열스트레스를 제거하는 제열조(103)로 구성되어 있다. 테스트 챔버(102)는 그 내부에 IC 시험장치의 테스트 헤드(104)를 포함하고, 이 테스트 헤드(104)에 전기적으로 접촉된 피시험 IC에 대하여 이 테스트 헤드(104)를 통하여 시험용의 각종의 전기신호를 공급하면서 동시에 피시험 IC로부터의 응답신호를 수신하여 시험장치로 보낸다.
본 발명에 있어서는, 챔버부(100)의 앞쪽에 로우더부(300) 및 언로우더부(400)를 배치한 구성(구조)을 특징으로 하는 것이다. 결국, 도 1로부터 명료한 바와 같이, 항온조(101)의 앞쪽에 로우더부(300)를 배치하고, 테스트 챔버(102) 및제열조(103)의 앞쪽에 언로우더부(400)를 배치한 것이다. 따라서, 테스트 챔버(102)는 도 9에 설명한 바와 같이 4회의 시험을 실시하여 1매의 테스트 트레이(TST) 상의 모든 피시험 IC의 시험을 완료하도록 구성되어 있는 경우에는, 테스트 트레이(TST)의 반송방향에 관하여 테스트 트레이(TST)의 1매분의 길이에, 테스트 트레이(TST)를 IC의 4열분만 더욱 이동시키는 길이를 가산한 길이(가로방향의 길이)가 있으면 되는 것이 된다.
도 1에 가리키는 제 1의 실시예에서는 로우더부(300)로 피시험 IC를 실은 테스트 트레이(TST)는 항온조(101)의 전방면측에 설정된 삽입구로부터 항온조(101)내에 반송된다. 항온조(101)내에 반송된 테스트 트레이(TST)는 수직반송수단에 의해서 하방향으로 반송되어, 항온조(101)의 하부에 횡방향에 인접한 상태로 연결된 테스트 챔버(102)에 보내진다. 테스트 챔버(102)는 항온조(101)의 삽입구가 형성된 면과는 직교하는 면에 연결되어 있고, 따라서, 테스트 트레이(TST)는 삽입방향과는 직각인 방향에 배출되게 된다.
테스트 챔버(102)는 항온조(101)와 동일온도에 유지되어 있고, 내부에 배치된 테스트 헤드를 통하여 테스트 트레이(TST)에 탑재되어 있는 피시험 IC를 시험한다. 모든 IC의 시험이 종료하면, 테스트 트레이(TST)는 테스트 챔버(102)로부터 제열조(103)에 반송되어, 이 제열조(103)에서 제열되면서 수직반송수단에 의해서 위방향에 반송되고, 테스트 챔버(102)로부터 삽입된 방향과는 직각인 방향으로 배출되어, 언로우더부(400)의 제1 포지션(A)에 정지한다.
언로우더부(400)는, 이 제 1의 실시예로서는 테스트 트레이(TST)를 2개의 포지션(A와 B)에 정지할 수 있도록 구성되어 있고, 제1 포지션(A)과 제2 포지션(B)에 걸쳐 공통의 X-Y 반송수단(404)이 배치되어, 이 X-Y 반송수단(404)에 의해서, 제1 포지션(A)과 제2 포지션(B)에 정지한 테스트 트레이(TST)에서 시험종료된 IC를 시험결과의 데이터에 따라서 분류하여, 대응하는 카테고리의 범용 트레이(KST1∼KST4)에 격납한다.
다음에, 분류동작에 관하여 설명한다. 이 제 1의 실시예로서는 테스트 트레이(TST)의 정지위치에 가까운 범용 트레이에만 분류동작을 행하게 한다. 결국, 제1 포지션(A)에는 범용 트레이(KST1과 KST2)가 배치되어 있다. 이것들의 범용 트레이(KST1과 KST2)에는 카테고리 1과 2가 각각 할당되고 있는 것으로 하면, 테스트 트레이(TST)가 제1 포지션(A)에 정지중은 이 카테고리 1과 2에 속하는 시험종료된 IC만을 추출하여 대응하는 범용 트레이(KST1과 KST2)에 반송한다. 제1 포지션에 정지중의 테스트 트레이(TST) 상으로부터 카테고리 1과 2에 속하는 IC가 없어지면, 테스트 트레이(TST)는 제2 포지션(B)으로 옮겨진다.
제2 포지션(B)에는 이것과 대향하여 범용 트레이(KST3과 KST4)가 배치되어 있다. 이들 범용 트레이(KST3과 KST4)에는 카테고리 3과 4가 할당되고 있는 것으로 하면, 테스트 트레이(TST)상에서 카테고리 3과 4에 속하는 시험종료된 IC를 추출하여 대응하는 범용 트레이(KST3과 KST4)에 반송한다. 제2 포지션(B)에서 구분을 하고 있는 사이에 제열조(103)로부터 다음 테스트 트레이(TST)를 언로우더부(400)에 배출시켜, 제1 포지션(A)에 정지시켜 대기시킨다.
이와 같이, 이 제 1의 실시예로서는 2개의 언로우더부(포지션 A 및 B)에 대하여 X-Y 반송수단(404)을 공용한 구성을 채용하였지만, 테스트 트레이(TST)의 정지위치 A와 B에 접근하여 배치한 범용 트레이(KST1, KST2 및 KST3, KST4)으로만 분류하여 작업을 행하게 하고 있기 때문에, 분류작업에 필요한 X-Y 반송수단(404)의 이동거리를 작게 할 수 있다. 이 때문에 1대의 X-Y 반송수단(404)에 의해서 분류하여 작업을 행하게 하고 있음에도 불구하고, 분류에 요하는 전체의 처리시간을 짧게 할 수 있는 효과가 있다.
그런데, 언로우더부(400)에 배치할 수 있는 범용 트레이의 수는 스페이스의 관계때문에 이 제 1의 실시예로서는 4개가 한도가 된다. 따라서, 리얼타임으로 구분할 수 있는 카테고리는 상술한 1∼4의 4분류에 제한된다. 일반적으로 양품을 고속응답소자, 중속응답소자, 저속응답소자의 3 카테고리에 분류하는 동시에, 불량품의 분류를 가하여 4 카테고리로 충분하지만, 시간으로서 이들의 카테고리에 속하게 하지 않는 시험종료된 IC가 발생하는 일이 있다. 이러한 4 카테고리 이외의 카테고리의 IC가 발생한 경우에는, 그 카테고리를 할당한 범용 트레이를 IC 격납부(200)로부터 취출하여 언로우더부(400)에 반송하고, 그 범용 트레이에 격납하는 것이 된다. 그 때에, 언로우더부(400)에 위치하는 임의의 1개의 범용 트레이를 IC 격납부(200)에 반송, 격납할 필요도 있다.
분류작업의 도중에 범용 트레이의 교체를 행하면, 그 사이는 분류작업을 중단해야만 한다. 이 때문에, 이 제 1의 실시예로서는, 테스트 트레이(TST)의 정지위치 A, B와 범용 트레이(KST1∼KST4)의 배치위치와의 사이에 버퍼부(405)를 설치하여, 이 버퍼부(405)에, 가끔 밖에 발생하지 않은 카테고리에 속하는 IC를 일시적으로 예치하도록 구성되어 있다.
버퍼부(405)에는, 예컨대 20∼30개 정도의 IC를 격납할 수 있는 용량을 갖게 함과 동시에, 버퍼부(405)의 각 IC 격납위치에 격납된 IC가 속하는 카테고리를 기억하는 기억부를 설치하고, 이 기억부에, 버퍼부(405)에 일시적으로 예치한 IC의 카테고리와 위치를 각 IC 마다 기억하고, 분류작업의 사이, 또는 버퍼부(405)가 가득차게 된 시점에서 버퍼부(405)에 예납하여 있는 IC가 속하는 카테고리의 범용 트레이를 IC 격납부(200)로부터 언로우더부(400)에 반송시키고, 그 범용 트레이에 격납한다. 또, 버퍼부(405)에 일시적으로 맡겨지는 IC의 카테고리는 복수에 걸치는 경우도 있다. 따라서, 복수의 카테고리에 걸치는 경우에는, 한번에 여러 종류의 범용 트레이를 IC 격납부(200)로부터 언로우더부(400)에 반송시키는 것이 된다.
도 2는 본 발명에 의하는 IC 시험장치의 제2의 실시예를 도시한다. 이 제 2의 실시예로서는 항온조(101)의 앞쪽에 로우더부(300)를 배치하고, 항온조(101)의 하부에 가로방향에 인접한 상태로 테스트 챔버(102)를 연결하여, 테스트 챔버(102)의 앞쪽에 제열조(103)를 배치하고, 제열조(103)의 상부에 언로우더부(400)를 배치한 구성을 특징으로 한다. 또, 도 2에 있어서는 로우더부(300) 및 언로우더부(400)에 설치된 X-Y 반송수단의 아암 등은 생략되어 있다.
이 도 2에 가리키는 제 2의 실시예의 구성에 의하면, 핸들러 부분의 횡폭(W)을 테스트 트레이(TST)의 약 2매분의 길이로 감소시킬 수 있다. 또, 이 제 2의 실시예로서는 테스트 챔버(102)에 있어서, 시험종료후에 테스트 트레이(TST)를 반입위치로부터 1단 윗쪽으로 상승시키고 나서 제열조(103)에 반출시키도록 구성되어 있다. 이와 같이, 테스트 챔버(102)의 반입위치와 반출위치를 다르게 하면, 테스트 트레이(TST)의 반입과 반출을 동시에 실행할 수 있다. 그 결과 테스트 트레이(TST)의 갈아 넣음을 단시간에 끝낼 수 있다.
도 3은 상기 테스트 챔버(102)에서의 테스트 트레이(TST)의 교체동작을 설명하기 위한 것으로, 도시한 바와 같이 테스트 챔버(102)내에는 테스트 헤드(104)의 상부에 압접수단(116)이 배치되어 있고, 이 압접수단(116)은 상하방향으로 이동가능한 가동판(120)에 지지로드(121)에 의해서 부착되어 있다. 지지로드(121)는 가동판(120)과 압접수단(116)과의 사이에 배치된 고정판(122)을 관통하여 연재하고 있고, 가동판(120)과 고정판(122)은 2개의 복식 실린더에 의해서 연결되어 있다. 각 복식 실린더는 제1 실린더(115) 및 제2 실린더(119)로 이루어져, 이들 제1 및 제2 실린더(115 및 119)는 독립적으로 동작하여 그들의 피스톤 로드를 수축 및 신장시킨다. 또한, 가동판(120)의 양 단부에는 제3 실린더(117)가 취부되어 있고, 이들 실린더(117)에는 후크(118)가 연결되어 있다.
도 3a는 테스트 트레이(TST)가 테스트 챔버(102)에 반입된 직후 또는 시험이 종료한 상태를 가리킨다. 복식 실린더의 제2 실린더(119)는 피스톤 로드를 수축한 상태에 있고, 가동판(120)은 제2 실린더(119)의 피스톤 로드가 수축한 정도만 아래쪽으로 강하하고 있다. 이 상태로서는 테스트 헤드(104)와 압접수단(116)과의 사이에 테스트 트레이(TST)의 1매분의 두께보다 큰 간극이 벌어져 있다. 테스트 트레이(TST)가 테스트 챔버(102)에 반입되면, 피시험 IC와 테스트 헤드(104)의 IC 소켓과의정렬이 이루어지고 정지한다. 테스트 트레이(TST)가 정지하면, 제1 실린더(115)가 동작하여 피스톤 로드를 수축한다. 이것에 의해서 압접수단(116)은 테스트 트레이(TST)에 압압 테스트 트레이(TST)를 테스트 헤드(104)에 압접시킨다. 이 압접에 의하여 테스트 트레이(TST)에 탑재되어 있는 피시험 IC는 테스트 헤드(104)에 설치한 IC 소켓에 양호하게 접촉하여, IC 테스터 부분과 전기적으로 접속되고, 소요의 전기시험이 행하여지게 된다.
시험이 종료하면, 제1 실린더(115)가 피스톤 로드를 신장시킨다. 이것에 의해서 압접수단(116)은 윗쪽으로 상승하여, 도 3a의 상태로 되돌아간다. 다음에, 제3 실린더(117)가 동작하여 도 3b에 도시한 바와 같이 로드(118)를 아래쪽으로 이동시켜, 그 선단의 후크를 테스트 트레이(TST)에 걸어맞춤시킨다. 로드(118)의 후크가 테스트 트레이(TST)에 걸어맞춤되면, 복식 실린더의 제2 실린더(119)가 동작하여 피스톤 로드를 신장시킨다. 이것에 의해서 도 3c에 도시한 바와 같이 압접수단(116) 및 테스트 트레이(TST)가 상방으로 들어올려지고, 테스트 헤드(104)와 테스트 트레이(TST)의 하면과의 사이에 테스트 트레이(TST)의 1매분의 두께보다도 큰 간극이 생긴다.
테스트 트레이(TST)가 상방으로 들어 올려지면, 다음 테스트 트레이(TST)가 도 3a에 가리키는 위치에 반입된다. 로드(118)의 선단부의 후크는 레일을 겸하고 있다. 이 때문에, 들어 올려진 도 3c의 테스트 트레이(TST)는 로드(118)의 후크를 겸하는 레일에 편승하여 전방으로 반출되고, 제열조(103)에 보내어진다.
또, 테스트 챔버(102)에 있어서 테스트 트레이(TST)의 피시험 IC를 테스트 헤드(104)에 전기적으로 접촉시켜 시험할 때에, 상술한 이유에 의해 복수회에 나눠 시험을 실시할 필요가 생긴다. 이 제 2의 실시예로서는, 시험종료후, 테스트 트레이(TST)를 상방으로 올려 제열조(103)에 반송하는 구성을 취하고 있기 때문에, 테스트 트레이(TST)를 테스트 챔버(102)에 반입할 때에, 가장 깊은 위치까지 반입하고, 그후 IC 1열분씩 역으로 되감아서 시험을 실시하도록 구성되어 있다. 이것은 테스트 트레이(TST)의 출구가 입구와는 직각인 방향에 있고, 따라서, 순차로 보내어 시험을 실시한 경우에는 최종위치의 직각방향에 출구를 설치할 필요가 생긴다. 출구를 설치하기 위해서는 가로방향에 스페이스가 필요하게 되기 때문에, 최종위치의 직각방향에 출구를 설치하면 횡폭이 증대하여 버리기 때문이다. 이 때문에, 이 제 2의 실시예로서는 테스트 챔버(102)의 가장 깊은 위치까지 반입한 테스트 트레이(TST)를 IC 1열분씩 역으로 되감는 기구를 설치한 것이다.
[발명의효과]
이상 설명한 바와 같이, 본 발명의 제 1의 실시예의 IC 시험장치에 의하면, 핸들러 부분의 횡폭(W)을 항온조(101)와, 테스트 챔버(102)와, 제열조(103)의 횡폭을 더하여 맞춘 치수로 규정할 수 있다. 그 결과, 핸들러 부분의 횡폭을 테스트 트레이(TST)의 길이방향의 치수의 약 3배의 치수로 감소할 수 있다. 종래는 테스트 트레이(TST)의 약 5매분의 횡폭을 가지고 있었기 때문에, 그것과 비교하면 테스트 트레이 2매분쯤의 치수를 감할 수 있다. 또한, 상술한 바와 같이, 언로우더부(400)를 1개로 한 구조의 IC 시험장치와 비교하더라도 테스트 트레이 1매분의 치수를 감할 수 있다. 따라서, 1대의 IC 테스터 부분에 대하여 핸들러 부분을 2대 짜넣은 경우라도 횡폭이 좁은 IC 시험장치를 제공할 수 있다.
또한, 본 발명의 제 2의 실시예에 의하는 IC 시험장치에 의하면, 가로방향에는 항온조(101)와 테스트 챔버(102)가 배치될 뿐이므로(로우더부(300)와 언로우더부(400)도 가로방향에 배치되지만, 항온조(101)와 테스트 챔버(102)의 전방 또는 후방에 배치된다), 핸들러 부분의 횡폭(W)을 테스트 트레이(TST)의 약 2매분으로 감할 수 있다. 그 결과, 횡폭이 보다 한층 더 좁은 IC 시험장치를 제공할 수 있다.
또한, 본 발명의 IC 시험장치에 의하면, 2개의 정지위치 A 및 B를 가지는 언로우더부(400)에 대하여 공통의 X-Y 반송수단(404)을 설치한 구성을 채용할 수 있으므로 X-Y 반송수단의 수를 1개 적게 할 수 있어, 비용삭감이 가능해진다. 더욱이, 언로우더부(400)에 있어서 제1 포지션(A)과 제2 포지션(B)에서 정지하는 테스트 트레이(TST)에서 시험종료된 IC를 구분하는 경우에, 각 정지위치의 근방에 배치된 범용 트레이(KST)으로만 구분하는 구성으로 하였기 때문에, 분류작업을 단시간에 끝낼 수 있는 이점이 있다.
또한, 본 발명의 IC 시험장치에 의하면, 언로우더부(400)와 근접배치된 범용 트레이와의 사이에 버퍼부(405)를 설치하였기 때문에, 특정수(예컨대 4개)의 범용 트레이(KST1∼KST4)에 할당된 카테고리 이외의 카테고리에 속하는 IC가 발생한 경우라도, 그 IC를 버퍼부(405)에 일시적으로 맡겨 놓을 수 있다. 따라서, 대응하는 카테고리의 범용 트레이를 IC 격납부(200)로부터 취출하여 교체시키기 까지의 시간의 사이에도 분류작업을 계속할 수 있으므로, 이러한 경우에도 분류작업을 단시간에서 행할 수 있다.
또, 이상의 설명으로서는 반도체 디바이스로 하여 IC를 예로 들어 설명하였지만, IC 이외의 다른 반도체 디바이스를 시험하는 시험장치에도 본 발명을 적용할 수 있고, 같은 작용효과를 얻을 수 있는 것은 말할 필요도 없다.

Claims (1)

  1. 로우더부에 반송되어 정지상태에 있는 테스트 트레이에 범용 트레이로부터 복수개의 반도체 디바이스를 전송, 탑재하고, 이 테스트 트레이를 상기 로우더부에 인접하여 설치된 항온조에 보내어 넣고, 이 항온조내에 있어서 반도체 디바이스에 소망의 온도의 열스트레스를 부여한 후, 항온조에 인접하여 설치된 테스트 챔버에 상기테스트 트레이를 이동시켜, 상기 테스트 챔버에 배치된 테스트 헤드에 상기 테스트 트레이에 탑재된 반도체 디바이스를 전기적으로 접촉시켜서 반도체 디바이스의 전기적 특성을 테스트하고, 그 테스트 결과를 각 반도체 디바이스마다 기억하고, 테스트 종료후 상기 테스트 챔버에 인접하여 설치된 제열조에 상기 테스트 트레이를 이동시키고, 이 제열조에 있어서 상기 항온조에서 반도체 디바이스에 부여한 고온 또는 저온의 열스트레스를 제거함과 동시에, 제열된, 시험종료된 반도체 디바이스를 탑재한 테스트 트레이를 언로우더부로 반출하고, 이 언로우더부에 있어서 상기 기억된 테스트 결과에 따라서 상기 테스트 트레이의 시험종료된 반도체 디바이스를 분류하고, 양품과 불량품으로 구분하여 범용 트레이에 이체시키도록 구성되어 있는 반도체 디바이스 시험장치에 있어서,
    상기 항온조가 평면도에서 서로 90도 다른 방향으로 개구된 테스트 트레이 삽입구 및 도출구를 가지고 있고,
    상기 제열조가 평면도에서 서로 90도 다른 방향으로 개구된 테스트 트레이 삽입구 및 도출구를 가지고 있고,
    상기 항온조의 테스트 트레이 도출구와 상기 제열조의 테스트 트레이 삽입구를 서로 대향시켜서, 상기 테스트 챔버를 통해서 연결하고, 상기 항온조와, 상기 테스트 챔버, 및 상기 제열조를 횡방향으로 1열로 배열하고, 테스트 트레이를 항온조로부터 테스트 챔버를 통해서 제열조까지 반송하는 제1의 1열의 테스트 트레이 반송로를 형성하고,
    상기 제열조의 테스트 트레이 도출구를 제열조의 바로 앞측에 배치하고, 상기 항온조의 테스트 트레이 삽입구를 항온조의 바로 앞측에 배치하고,
    상기 항온조의 바로 앞측에 로우더부를 배치하고, 상기 테스트 챔버의 바로 앞측에 제1의 언로우더부를 배치하고, 상기 제열조의 바로 앞측에 제2의 언로우더부를 배치하여, 테스트 트레이를 제2의 언로우더부로부터 제1의 언로우더부를 통해서 로우더부까지 반송하는 제2의 1열의 테스트 트레이 반송로를 형성하고,
    상기 제2의 1열의 테스트 트레이 반송로는 상기 제1의 1열의 테스트 트레이 반송로와 평면도에서 평행하게 그리고 정면도에서 바로 앞측에 배치하고,
    테스트 트레이가 항온조의 바로 앞측에 배치된 로우더부로부터 항온조내에 삽입되어서, 상기 제1의 1열의 테스트 트레이 반송로로 반송되어 제열조에 이르고, 상기 제열조의 테스트 트레이 도출구로부터 바로 앞측에 반출되어 그 바로 앞측에 배치된 상기 제2의 언로우더부내로 반송되고, 이어서 상기 제2의 1열의 테스트 트레이 반송로로 반송되어 로우더부에 이르고, 이 후 이 순환을 반복하도록 하는 것을 특징으로 하는 반도체 디바이스 시험장치.
KR1019970701974A 1995-07-26 1996-07-24 반도체디바이스시험장치 KR100292831B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19085595A JP3412114B2 (ja) 1995-07-26 1995-07-26 Ｉｃ試験装置
JP95-190855 1995-07-26
PCT/JP1996/002067 WO1997005495A1 (fr) 1995-07-26 1996-07-24 Testeur de dispositif a semi-conducteurs

Publications (2)

Publication Number Publication Date
KR970706501A KR970706501A (ko) 1997-11-03
KR100292831B1 true KR100292831B1 (ko) 2001-06-15

Family

ID=16264901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970701974A KR100292831B1 (ko) 1995-07-26 1996-07-24 반도체디바이스시험장치

Country Status (7)

Country Link
US (2) US6104183A (ko)
JP (1) JP3412114B2 (ko)
KR (1) KR100292831B1 (ko)
DE (1) DE19680786B4 (ko)
MY (1) MY113610A (ko)
TW (1) TW305025B (ko)
WO (1) WO1997005495A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524632B1 (ko) * 1997-12-26 2006-01-27 삼성전자주식회사 테스트-번인 장치, 그 테스트-번인 장치를 이용한 인라인시스템 및 그 시스템을 이용한 테스트 방법
KR100629262B1 (ko) * 2004-07-20 2006-09-29 삼성전자주식회사 반도체 디바이스 테스트장치의 테스트트레이
KR100711623B1 (ko) * 1998-06-24 2007-04-30 가부시키가이샤 어드밴티스트 부품시험장치 및 시험방법
KR100819836B1 (ko) 2007-06-08 2008-04-08 미래산업 주식회사 캐리어모듈, 그를 이용한 테스트 핸들러, 및 그를 이용한반도체 소자 제조방법
KR102037975B1 (ko) * 2018-07-27 2019-10-29 세메스 주식회사 트레이 승강 장치

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412114B2 (ja) 1995-07-26 2003-06-03 株式会社アドバンテスト Ｉｃ試験装置
US5909657A (en) * 1996-06-04 1999-06-01 Advantest Corporation Semiconductor device testing apparatus
JPH10142293A (ja) * 1996-11-12 1998-05-29 Advantest Corp Ｉｃ試験装置
US6249132B1 (en) * 1997-02-12 2001-06-19 Tokyo Electron Limited Inspection methods and apparatuses
JP3344548B2 (ja) * 1997-04-16 2002-11-11 株式会社アドバンテスト Ｉｃ試験装置
JP3591679B2 (ja) * 1997-04-17 2004-11-24 株式会社アドバンテスト Ｉｃ用トレイ取出装置及びｉｃ用トレイ収納装置
TW379285B (en) * 1997-07-02 2000-01-11 Advantest Corp Testing device for semiconductor components and the testing trays used in the testing apparatus
JPH11287843A (ja) * 1998-04-02 1999-10-19 Advantest Corp Ｉｃ試験装置
KR100546871B1 (ko) * 1998-09-30 2006-05-23 삼성전자주식회사 테스트 핸들러
JP3567803B2 (ja) * 1999-07-08 2004-09-22 日立ハイテク電子エンジニアリング株式会社 Ｉｃデバイスの試験装置
US6564165B1 (en) * 1999-12-22 2003-05-13 Trw Inc. Apparatus and method for inline testing of electrical components
US6711450B1 (en) * 2000-02-02 2004-03-23 Advanced Micro Devices, Inc. Integration of business rule parameters in priority setting of wafer processing
US6392403B1 (en) * 2000-02-02 2002-05-21 Advanced Micro Devices, Inc. Integrated wafer stocker and sorter apparatus
JP3584845B2 (ja) * 2000-03-16 2004-11-04 日立ハイテク電子エンジニアリング株式会社 Ｉｃデバイスの試験装置及び試験方法
US6521853B1 (en) * 2000-05-08 2003-02-18 Micro Component Technology, Inc. Method and apparatus for sorting semiconductor devices
JP2002286791A (ja) * 2001-03-28 2002-10-03 Ando Electric Co Ltd 半導体デバイスの加熱装置および半導体デバイスの加熱方法
US6781363B2 (en) * 2001-06-21 2004-08-24 Han-Ping Chen Memory sorting method and apparatus
MY131859A (en) * 2001-06-30 2007-09-28 Stmicroelectronics Sdn Bhd Test handler apparatus for smd ( surface mount devices), bga ( ball grid arrays) and csp ( chip scale packages)
KR20030017933A (ko) * 2001-08-25 2003-03-04 엘지.필립스 엘시디 주식회사 액정디스플레이의 선 분류 장비
US6861861B2 (en) * 2002-07-24 2005-03-01 Lg Electronics Inc. Device for compensating for a test temperature deviation in a semiconductor device handler
KR100542126B1 (ko) * 2003-04-29 2006-01-11 미래산업 주식회사 반도체 소자 테스트 핸들러
KR100498496B1 (ko) * 2003-05-07 2005-07-01 삼성전자주식회사 자투리 반도체 소자의 검사 방법
KR100517074B1 (ko) * 2003-06-05 2005-09-26 삼성전자주식회사 트레이 트랜스퍼 유닛 및 그를 포함하는 자동 테스트 핸들러
KR100541546B1 (ko) * 2003-07-14 2006-01-10 삼성전자주식회사 반도체 디바이스 테스트장치
US7339387B2 (en) * 2004-06-30 2008-03-04 Intel Corporation System and method for linked slot-level burn-in
US7292023B2 (en) * 2004-06-30 2007-11-06 Intel Corporation Apparatus and method for linked slot-level burn-in
CN100526896C (zh) * 2004-07-09 2009-08-12 株式会社爱德万测试 推压构件及电子部件处理装置
US7151388B2 (en) * 2004-09-30 2006-12-19 Kes Systems, Inc. Method for testing semiconductor devices and an apparatus therefor
US7091737B2 (en) * 2004-10-01 2006-08-15 Intel Corporation Apparatus and methods for self-heating burn-in processes
CN101120260B (zh) * 2005-02-15 2010-09-15 株式会社爱德万测试 预烧装置
KR100652417B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 인-트레이(Ｉｎ-ｔｒａｙ) 상태의 반도체 패키지 검사장치및 검사방법
CN101208606B (zh) * 2005-08-31 2011-07-13 平田机工株式会社 工件装卸装置
CN101384913A (zh) * 2006-01-17 2009-03-11 株式会社爱德万测试 电子部件试验装置以及电子部件的试验方法
JP2007192576A (ja) * 2006-01-17 2007-08-02 Nippon Gaataa Kk 電子部品の自動分類機の作動制御方法
US20070180339A1 (en) * 2006-01-31 2007-08-02 Carli Connally Handling mixed-mode content in a stream of test results
KR101042655B1 (ko) * 2006-07-27 2011-06-20 가부시키가이샤 아드반테스트 전자부품 이송방법 및 전자부품 핸들링 장치
KR100825781B1 (ko) * 2006-10-02 2008-04-29 삼성전자주식회사 열 분리기를 구비하는 반도체 소자용 테스트 핸들러 및이를 이용한 반도체 소자 테스트 방법
US7619936B2 (en) * 2006-11-16 2009-11-17 Qimonda North America Corp. System that prevents reduction in data retention
TWI344189B (en) * 2006-11-22 2011-06-21 Mirae Corp Method for transferring test trays in a handler
KR20080046356A (ko) * 2006-11-22 2008-05-27 미래산업 주식회사 핸들러의 테스트 트레이 이송방법
DE102007007529A1 (de) * 2007-02-15 2007-08-16 Hatec Handhabungstechnik Maschinenbau Gmbh Testvorrichtung zum Testen von Prüflingen unter Temperatur
DE102007007528A1 (de) * 2007-02-15 2007-08-30 Hatec Handhabungstechnik Maschinenbau Gmbh Kontaktierstation zum Testen von Prüflingen unter Temperatur
US7884631B2 (en) * 2009-02-25 2011-02-08 Kingston Technology Corp. Parking structure memory-module tester that moves test motherboards along a highway for remote loading/unloading
KR101313531B1 (ko) 2009-02-27 2013-10-02 가부시키가이샤 어드밴티스트 시험 장치 및 시험 방법
JP4398513B1 (ja) 2009-04-28 2010-01-13 株式会社アドバンテスト 配線基板ユニットおよび試験装置
WO2011038297A1 (en) 2009-09-26 2011-03-31 Centipede Systems, Inc. Apparatus for holding microelectronic devices
KR20120027580A (ko) * 2010-09-13 2012-03-22 삼성전자주식회사 반도체 장치용 테스트 핸들러 및 이를 이용한 반도체 장치 테스트 방법
WO2013029659A1 (en) * 2011-08-30 2013-03-07 Osram Opto Semiconductors Gmbh Testing device and method for operating a testing device
US9099173B2 (en) * 2012-12-14 2015-08-04 Virtium Technology, Inc. Classifying flash devices using ECC
TWI472778B (zh) * 2013-08-30 2015-02-11 Chroma Ate Inc System - level IC test machine automatic retest method and the test machine
US9684030B2 (en) * 2014-12-26 2017-06-20 An-Sung Wang Drum-type IC burn-in and test equipment
TWI597508B (zh) * 2016-07-22 2017-09-01 致茂電子股份有限公司 電子元件溫控模組及具備該模組之檢測設備
JP6823534B2 (ja) * 2017-04-28 2021-02-03 株式会社アドバンテスト 電子部品試験装置用のキャリア
US10677842B2 (en) 2017-05-26 2020-06-09 Advantest Corporation DUT testing with configurable cooling control using DUT internal temperature data
US10948534B2 (en) 2017-08-28 2021-03-16 Teradyne, Inc. Automated test system employing robotics
US11226390B2 (en) 2017-08-28 2022-01-18 Teradyne, Inc. Calibration process for an automated test system
US10845410B2 (en) 2017-08-28 2020-11-24 Teradyne, Inc. Automated test system having orthogonal robots
CA3084671A1 (en) * 2017-12-19 2019-06-27 Boston Semi Equipment, Llc Kit-less pick and place handler
TWI706148B (zh) * 2019-07-17 2020-10-01 美商第一檢測有限公司 晶片測試方法
KR102270760B1 (ko) * 2019-11-29 2021-06-30 에이엠티 주식회사 미세 피치를 갖는 디바이스의 테스트장치
CN111751696B (zh) * 2020-07-05 2022-12-09 深圳市堃联技术有限公司 一种半导体芯片检测设备
US11953519B2 (en) 2020-10-22 2024-04-09 Teradyne, Inc. Modular automated test system
US11754596B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Test site configuration in an automated test system
US11754622B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Thermal control system for an automated test system
US11867749B2 (en) 2020-10-22 2024-01-09 Teradyne, Inc. Vision system for an automated test system
US11899042B2 (en) 2020-10-22 2024-02-13 Teradyne, Inc. Automated test system
TWI764340B (zh) 2020-10-23 2022-05-11 美商第一檢測有限公司 抵壓組件及晶片測試設備
US11408931B1 (en) * 2021-03-12 2022-08-09 Nanya Technology Corporation Integrated-circuit-level test system and method
US12007411B2 (en) 2021-06-22 2024-06-11 Teradyne, Inc. Test socket having an automated lid

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1044379A (en) * 1974-12-28 1978-12-12 Sony Corporation Wafer transfer device
JP2921937B2 (ja) * 1990-07-18 1999-07-19 東京エレクトロン株式会社 Ｉｃ検査装置
US5184068A (en) * 1990-09-24 1993-02-02 Symtek Systems, Inc. Electronic device test handler
JP3009115B2 (ja) * 1991-09-02 2000-02-14 株式会社アドバンテスト Ｉｃ試験装置
US5313156A (en) * 1991-12-04 1994-05-17 Advantest Corporation Apparatus for automatic handling
JP3254775B2 (ja) * 1992-12-01 2002-02-12 日立電子エンジニアリング株式会社 Ｉｃデバイスの恒温試験装置
JP3372586B2 (ja) * 1993-04-19 2003-02-04 株式会社アドバンテスト Ｉｃ試験装置用ローダ・アンローダ
JP3412114B2 (ja) 1995-07-26 2003-06-03 株式会社アドバンテスト Ｉｃ試験装置
JPH10142293A (ja) * 1996-11-12 1998-05-29 Advantest Corp Ｉｃ試験装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524632B1 (ko) * 1997-12-26 2006-01-27 삼성전자주식회사 테스트-번인 장치, 그 테스트-번인 장치를 이용한 인라인시스템 및 그 시스템을 이용한 테스트 방법
KR100711623B1 (ko) * 1998-06-24 2007-04-30 가부시키가이샤 어드밴티스트 부품시험장치 및 시험방법
KR100629262B1 (ko) * 2004-07-20 2006-09-29 삼성전자주식회사 반도체 디바이스 테스트장치의 테스트트레이
KR100819836B1 (ko) 2007-06-08 2008-04-08 미래산업 주식회사 캐리어모듈, 그를 이용한 테스트 핸들러, 및 그를 이용한반도체 소자 제조방법
KR102037975B1 (ko) * 2018-07-27 2019-10-29 세메스 주식회사 트레이 승강 장치

Also Published As

Publication number Publication date
DE19680786B4 (de) 2005-09-01
JP3412114B2 (ja) 2003-06-03
JPH0943309A (ja) 1997-02-14
US6384593B1 (en) 2002-05-07
TW305025B (ko) 1997-05-11
US6104183A (en) 2000-08-15
DE19680786T1 (de) 1997-10-02
KR970706501A (ko) 1997-11-03
WO1997005495A1 (fr) 1997-02-13
MY113610A (en) 2002-04-30

Similar Documents

Publication Publication Date Title
KR100292831B1 (ko) 반도체디바이스시험장치
JP3951436B2 (ja) Ｉｃ試験装置
US6248967B1 (en) IC testing apparatus
JP3007211B2 (ja) 電子部品コンタクトアセンブリおよびその接続方法
KR100312093B1 (ko) 반도체 디바이스 시험장치 및 그 시험장치에 사용되는 테스트 트레이
KR100258426B1 (ko) 반도체 디바이스 시험장치
JP4299383B2 (ja) Ｉｃ試験装置
KR100722643B1 (ko) 집적회로 시험장치
KR101042655B1 (ko) 전자부품 이송방법 및 전자부품 핸들링 장치
US7371078B2 (en) Insert attachable to an insert magazine of a tray for holding an area array type electronic component to be tested
JP4279413B2 (ja) 電子部品試験装置用インサート
JP4222442B2 (ja) 電子部品試験装置用インサート
KR20100061570A (ko) 인서트, 트레이 및 전자부품 시험장치
KR19990006956A (ko) 반도체 집적회로 시험장치
JPH09113580A (ja) Ｉｃ試験装置
KR20000053458A (ko) 전자부품기판의 시험장치
WO2007135710A1 (ja) 電子部品試験装置
WO2002056040A1 (en) Pusher and electronic part tester with the pusher
JP3379077B2 (ja) Ｉｃ試験装置
KR101214808B1 (ko) 전자부품 이송과 적재장치 및 이를 구비한 전자부품 시험장치
KR20000054928A (ko) 모듈 아이씨 핸들러의 캐리어 핸들링 장치 및 그 방법
KR101075140B1 (ko) 테스트 트레이 및 이를 구비한 전자부품 시험장치
CN115932519A (zh) 电子部件测试装置、插座以及载体
KR20210088365A (ko) 메모리 모듈 실장 테스트 장치
JP2002207065A (ja) 部品保持装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
J204 Request for invalidation trial [patent]
J206 Request for trial to confirm the scope of a patent right
J206 Request for trial to confirm the scope of a patent right
J301 Trial decision

Free format text: TRIAL DECISION FOR CONFIRMATION OF THE SCOPE OF RIGHT_DEFENSIVE REQUESTED 20050322

Effective date: 20060228

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20050322

Effective date: 20060228

J2X1 Appeal (before the patent court)

Free format text: CONFIRMATION OF THE SCOPE OF RIGHT_DEFENSIVE

J301 Trial decision

Free format text: TRIAL DECISION FOR CONFIRMATION OF THE SCOPE OF RIGHT_AFFIRMATIVE REQUESTED 20051025

Effective date: 20060328

J2X1 Appeal (before the patent court)

Free format text: INVALIDATION

J2X1 Appeal (before the patent court)

Free format text: CONFIRMATION OF THE SCOPE OF RIGHT_AFFIRMATIVE

J121 Written withdrawal of request for trial
J122 Written withdrawal of action (patent court)
J2X2 Appeal (before the supreme court)

Free format text: APPEAL BEFORE THE SUPREME COURT FOR CONFIRMATION OF THE SCOPE OF RIGHT_AFFIRMATIVE

Free format text: APPEAL BEFORE THE SUPREME COURT FOR INVALIDATION

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR CONFIRMATION OF THE SCOPE OF RIGHT_AFFIRMATIVE REQUESTED 20060424

Effective date: 20070118

J303 Written judgement (supreme court)

Free format text: JUDGMENT (SUPREME COURT) FOR CONFIRMATION OF THE SCOPE OF RIGHT_AFFIRMATIVE REQUESTED 20070212

Effective date: 20100128

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20060406

Effective date: 20070118

J303 Written judgement (supreme court)

Free format text: JUDGMENT (SUPREME COURT) FOR INVALIDATION REQUESTED 20070212

Effective date: 20100128

J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20100210

Effective date: 20100401

EXTG Ip right invalidated