KR100498496B1 - 자투리 반도체 소자의 검사 방법 - Google Patents

자투리 반도체 소자의 검사 방법 Download PDF

Info

Publication number
KR100498496B1
KR100498496B1 KR10-2003-0028875A KR20030028875A KR100498496B1 KR 100498496 B1 KR100498496 B1 KR 100498496B1 KR 20030028875 A KR20030028875 A KR 20030028875A KR 100498496 B1 KR100498496 B1 KR 100498496B1
Authority
KR
South Korea
Prior art keywords
tray
loader
buffer
inspected
semiconductor device
Prior art date
Application number
KR10-2003-0028875A
Other languages
English (en)
Other versions
KR20040096070A (ko
Inventor
정애용
김성옥
방정호
신경선
지대갑
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0028875A priority Critical patent/KR100498496B1/ko
Priority to US10/835,143 priority patent/US6922050B2/en
Priority to JP2004136747A priority patent/JP4515815B2/ja
Publication of KR20040096070A publication Critical patent/KR20040096070A/ko
Application granted granted Critical
Publication of KR100498496B1 publication Critical patent/KR100498496B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 소자의 검사 방법을 제공한다. 본 발명은 로더부의 커스터머 트레이가 비어 있지 않으면 상기 피검사 반도체 소자의 검사 과정을 진행하고, 비어 있으면 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자의 수를 카운트한다. 상기 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자의 수와 테스터부에 미리 입력된 자투리 기준값과 비교판단한다. 상기 피검사 반도체 소자의 수가 자투리 기준값보다 크면 상기 버퍼 트레이에 탑재된 피검사 반도체 소자의 검사를 진행하고 그렇지 않으면 중지한다. 상기 검사가 중지된 상기 테스터는 재검사 모드를 시작한다. 상기 불량으로 판정된 반도체 소자를 자투리 피검사 반도체 소자가 남아있는 버퍼 트레이에 탑재하여 재검사한다.

Description

자투리 반도체 소자의 검사 방법{Testing method of remnant semiconductor device}
본 발명은 반도체 소자의 검사(test) 방법에 관한 것으로, 보다 상세하게는 테스트 효율을 향상시킬 수 있는 자투리 반도체 소자의 검사 방법에 관한 것이다.
일반적으로, 반도체 소자("반도체 IC"라 칭하기도 함)의 양불량을 검사하는 터스터(tester)는 하드 웨어와 소프트 웨어가 결합된 자동화 장치를 말한다. 상기 테스터는 피검사 반도체 소자를 테스트 트레이에 탑재하여 테스트 사이트부로 이송하고, 테스트 사이트부에서 테스트 트레이에 재치된 피검사 반도체 소자를 전기적 시험을 행하고, 검사 완료된 반도체 소자를 양불량으로 구분하여 테스트 사이트부에서 반출한다.
더하여, 상기 테스터는 피검사 반도체 소자를 이송할 수 있는 이송 처리 장치(일반적으로, 핸들러라 칭하여, 이하에서는 "핸들러"라 함)를 포함한다. 상기 핸들러는 피검사 반도체 소자를 테스트 사이트부에 이송하고, 테스트 사이트부에서 피검사 반도체 소자를 테스트 헤드의 소겟에 전기적으로 접촉시켜 검사하고, 검사 완료된 반도체 소자를 양불량에 따라 테스트 사이트부에서 반출하는 역할을 수행한다.
한편, 디램(DRAM)과 같은 반도체 메모리 소자는 대용량화, 다핀화의 추세로 발전하고 있다. 이에 따라 반도체 메모리 소자용 테스터의 개발 방향은 높은 작업 처리량(through put)에 중점을 두고 발전하고 있다. 반도체 메모리 소자의 용량이 대용량으로 발전하면, 테스터에서 전기적 검사를 수행하는 시간이 길어지기 때문에 전기적 검사비용이 증가하게 된다. 따라서 전기적 검사비용이 증가하는 문제를 해결하기 위한 대책으로, 반도체 메모리 소자용 테스터에서는 통상적으로 병렬 검사 방식을 채택하여 왔다. 병렬 검사 방식이란, 다수개의 피검사 반도체 소자를 한 개씩 순서대로 검사하는 것이 아니라, 일괄적으로 동시에 검사하는 방식을 말한다. 현재 디램 반도체 메모리 소자인 경우 64개 또는 128개의 피검사 디램 반도체 소자들을 동시에 병렬 검사하는 방법이 실용화되고 있다.
그런데, 종래 기술에 따른 반도체 소자의 검사 방법은 1회 검사시 테스트 어레이에 재치된 피검사 반도체 소자의 수가 64개 또는 128개이다. 이에 따라, 종래의 반도체 소자의 검사 방법은 피검사 반도체 소자가 하나만 있을 경우에도 1회의 검사 공정을 진행해야 한다. 결과적으로, 종래의 반도체 소자의 테스트 방법은 피검사 반도체 소자의 수가 64개나 128의 배수가 되지 않으면 테스터의 효율이 떨어지게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 피검사 반도체 소자의 개수가 64개나 128개의 배수가 되지 않고 자투리 피검사 반도체 소자가 남을 경우에도 테스터의 효율을 향상시킬 수 있는 반도체 소자의 검사 방법을 제공하는 데 잇다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일예에 의한 반도체 소자의 검사 방법은 로더부에 피검사 반도체 소자들이 재치된 커스터머 트레이를 로더측 버퍼부의 버퍼 트레이를 통해 테스트 트레이로 탑재하여 검사하는 것을 포함한다. 상기 검사 완료된 반도체 소자는 양불량에 따라 언로더측 버퍼부를 통하여 언로더부의 커스터머 트레이로 언로딩한다. 상기 로더부의 커스터머 트레이가 비어 있는가를 판단한다. 상기 로더부의 커스터머 트레이가 비어 있지 않으면 상기 피검사 반도체 소자의 검사 과정을 진행하고, 비어 있으면 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자의 수를 카운트한다. 상기 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자의 수와 테스터에 미리 입력된 자투리 기준값과 비교판단한다. 상기 피검사 반도체 소자의 수가 자투리 기준값보다 크면 상기 버퍼 트레이에 탑재된 피검사 반도체 소자의 검사를 진행하고 그렇지 않으면 중지한다. 상기 검사가 중지된 상기 테스터는 재검사 모드를 시작한다. 상기 불량으로 판정된 반도체 소자를 자투리 피검사 반도체 소자가 남아있는 버퍼 트레이에 탑재하여 재검사한다.
상기 피검사 반도체 소자들를 검사하는 단계는, 상기 로더부에 복수개의 피검사 반도체 소자가 재치된 커스터머 트레이를 로딩하는 단계와, 상기 로더부의 커스터머 트레이에 재치된 피검사 반도체 소자를 로더측 버퍼부의 버퍼 트레이에 탑재하는 단계와, 상기 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자를 테스트 트레이로 탑재하여 검사하는 단계로 이루어진다.
상기 버퍼 트레이는 복수개를 이용하여 검사를 수행하는 것이 바람직하다. 상기 로더부의 커스터머 트레이가 비어 있으면 로더측 버퍼부의 버퍼 트레이중 마지막 버퍼 트레이에 탑재된 피검사 반도체 소자의 수를 카운트하는 것이 바람직하다. 상기 자투리 기준값은 64 또는 128로 테스터에 입력하는 것이 바람직하다.
상기 불량 판정된 반도체 소자와 자투리 피검사 반도체 소자의 재검사 단계는, 상기 불량으로 판정된 반도체 소자를 로더부의 커스터머 트레이로 이동시키는 단계와, 상기 로더부의 커스터버 트레이로 이동된 불량 판정된 반도체 소자는 자투리 피검사 반도체 소자가 남아있는 버퍼 트레이에 탑재하는 단계와, 상기 불량판정된 반도체 소자 및 자투리 피검사 반도체 소자를 테스트 어레이에 로딩하여 재검사하는 단계로 이루어진다.
또한, 본 발명의 다른 예에 의한 반도체 소자의 검사 방법은 로더부에 피검사 반도체 소자들이 재치된 커스터머 트레이를 로딩하는 것을 포함한다. 상기 로더부의 커스터머 트레이에 재치된 피검사 반도체 소자를 로더측 버퍼부의 버퍼 트레이에 탑재한다. 상기 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자를 테스트 트레이로 탑재하여 검사한다. 상기 검사 완료된 반도체 소자는 양불량에 따라 언로더측 버퍼부를 통하여 언로더부의 커스터머 트레이로 언로딩한다. 상기 로더부의 커스터머 트레이가 비어 있는가를 판단한다. 상기 로더부의 커스터머 트레이가 비어 있지 않으면 상기 피검사 반도체 소자의 검사 과정을 진행하고, 비어 있으면 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자의 수를 카운트한다. 상기 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자의 수와 테스터에 미리 입력된 자투리 기준값을 비교판단한다. 상기 비교판단시 피검사 반도체 소자의 수가 자투리 기준값보다 크면 버퍼 트레이에 탑재된 피검사 반도체 소자의 검사를 진행하고 그렇지 않으면 중지한다. 상기 검사가 중지된 테스터는 재검사 모드를 시작한다. 상기 불량 판정된 반도체 소자를 로더부의 커스터머 트레이로 이동시킨다. 상기 불량 판정된 반도체 소자는 상기 자투리 피검사 반도체 소자가 남아 있는 버퍼 트레이에 더 탑재되어 재검사한다.
상기 자투리 기준값은 64 또는 128로 테스터에 입력하는 것이 바람직하다.
이상과 같은 본 발명의 반도체 소자의 검사 방법은 매회 64개 또는 128개의 반도체 소자를 테스트하기 때문에 테스터의 효율을 향상시킬 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 1은 본 발명에 따른 반도체 소자의 검사 방법에 채용된 테스터를 개략적으로 도시한 도면이다.
구체적으로, 본 발명의 반도체 소자의 검사 방법에 채용된 테스터는 크게 테스터부(100)와 이에 연결된 핸들러(200)를 포함한다. 핸들러(200)는 핸들러 마이크로 프로세서(220)에 의해 독립적으로 제어되고 테스터부(100)에 내장된 마이크로 프로세서(미도시)와 서로 교신하는 자동 검사 로봇이다.
상기 핸들러(200) 내부에는 외부로부터 피검사 반도체 소자를 로딩하는 로더부(230)가 있다. 상기 로더부(230)에 위치한 피검사 반도체 소자는 로더측 버퍼부(235)를 통하여 하여 테스트 사이트부(210)로 이동된다. 이와 마찬가지로 검사 완료된 반도체 소자는 언로더측 버퍼부(240) 및 언로더부(245)를 통해 외부로 이송된다. 또한, 테스터부(100)로부터 전기적 검사 결과를 정보신호 케이블(270)을 통해 전송 받아 피검사 반도체 소자를 불량, 합격을 분류하는 분류부(250)가 있다.
그리고 테스트 사이트 온도 제어부(260)는 피검사 반도체 소자가 검사되는 영역, 예컨대 테스트 사이트부(210)의 온도를 고온, 상온 및 저온의 상태로 제어하여 피검사 반도체 소자가 온도 변화에 관계없이 정확한 기능을 발휘하는지를 검사하는데 활용된다. 테스트 사이트부(210)는 보드를 통해 피검사 반도체 소자와 테스터부(100)를 전기적으로 서로 연결시키는 영역으로 테스터부(100)와는 검사신호 케이블(280)을 통해 서로 연결된다.
따라서, 핸들러(200)는 테스터(100)와 정보신호 케이블(270) 및 검사신호 케이블(280)을 통해 서로 연결된 상태에서, 외부로부터 피검사 반도체 소자를 로딩하여, 이를 테스트 사이트부(210)에 있는 보드의 소켓에 탑재한 후, 테스터부(100)로 검사시작 신호를 보낸다. 그리고 테스터부(100)로부터 검사종료 신호를 수신하면, 소켓에 있는 피검사 반도체 소자를 상기 검사종료 신호와 함께 수신된 검사결과에 따라 소켓에 있는 피검사 반도체 소자를 분류하고 이를 언로딩한다.
도 2 및 도 3은 각각 본 발명의 반도체 소자의 검사 방법에 따라 피검사 반도체 소자가 이동하는 과정을 설명하기 위한 개략도 및 상세도이다.
구체적으로, 유저(user)에 의해 복수개의 피검사 반도체 소자들(15)이 재치된 커스터머 트레이(13, customer tray, C-tray)가 핸들러의 로더부(230)에 로딩된다. 상기 커스터머 트레이(13)에 재치되는 피검사 반도체 소자들의 수는 커스터머 트레이의 상황 및 유저(user)에 따라 유동적이다. 상기 로더부에 로딩된 커스터머 어레이(13)는 트랜스퍼 아암(14)에 의하여 로더측 버퍼부(235)로 피검사 반도체 소자들(15)을 이동시키지 위한 적합한 위치로 이동한다.
이어서, 상기 커스터머 트레이(13)에는 재치된 복수개의 피검사 반도체 소자들(15)이 로더측 버퍼부(235)의 버퍼 트레이(17, Buffer tray, B-Tray)로 이송되어 탑재된다. 본 발명의 반도체 소자의 검사 방법에서 상기 버퍼 트레이(17) 하나에 탑재되는 피검사 반도체 소자의 수는 96개이다. 그리고, 상기 로더측 버퍼부는 버퍼 트레이가 10장이 준비된다.
상기 로더측 버퍼부(235)의 버퍼 트레이(17)로 탑재된 피검사 반도체 소자들(15)은 항온실(19) 내부에 위치하는 테스트 트레이(21, test tray, T-tray)로 이송된다. 상기 테스트 어레이(21)는 피검사 반도체 소자들이 64개씩 탑재된다. 상기 테스트 트레이(21)는 복수개, 예컨대 10장 구비하여 소크실(23)을 구성한다. 상기 소크실(23)에서는 테스트 트레이(21)에 탑재된 피검사 반도체 소자(15)가 일정온도로 가열 또는 냉각된다.
일정 온도로 가열 또는 냉각된 피검사 반도체 소자(15)가 재치된 테스트 트레이(21)는 테스트 사이트부(210)로 이송되어 검사된다. 상기 테스트 사이트부(210)에서는 하나 또는 두 개의 테스트 어레이(21)가 동시에 검사되어 64개 또는 128개의 피검사 반도체 소자(15)가 검사된다. 상기 테스트 사이트부(210)에서 검사된 반도체 소자는 테스트 트레이째 출구실(25)로 이송되어 피검사 반도체 소자(15)가 외부 온도로 복귀한다.
상기 테스트 사이트부(210)의 검사 결과에 따라 양불량이 판별된 후 검사 완료된 반도체 소자는 언로더측 버퍼부(240)의 버퍼 트레이(27)로 이송된다. 언로더측 버퍼부(240)의 버퍼트레이(27)로 이송된 검사 완료된 반도체 소자(15)는 언로더부(245)의 커스터머 어레이(13)로 이송된다. 상기 언로더부(245)의 커스터버 어레이(14)는 트랜스퍼 암(14)에 의해 외부 배출 위치로 이동되어 1회의 테스트 과정이 완료된다. 상기 테스트 사이트부(210)에서 불량으로 판정된 반도체 소자(15)는 다시 로더부(230)의 커스터머 어레이(13)로 이동 및 탑재되어 앞서의 테스트 과정을 반복하여 수행한다.
도 4는 본 발명에 따른 반도체 소자의 검사 방법을 설명하기 위한 흐름도이다.
구체적으로, 로더부에 복수개의 피검사 반도체 소자가 재치된 커스터머 트레이(C-tray)를 로딩한다(스텝 50). 앞서 설명한 바와 같이 커스터머 트레이에 재치되는 피검사 반도체 소자들의 수는 커스터머 트레이의 상황 및 유저(user)에 따라 유동적이다.
상기 로더부의 커스터머 트레이에 재치된 피검사 반도체 소자를 로더측 버퍼부의 버퍼 트레이로 이송하여 탑재한다(스텝 52). 앞서 설명한 바와 같이 본 발명의 반도체 소자의 검사 방법에서 상기 버퍼 트레이 하나에 탑재되는 피검사 반도체 소자의 수는 96개이다. 그리고, 상기 로더측 버퍼부는 버퍼 트레이가 10장이 준비된다.
계속하여, 상기 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자를 항온실내 소크실의 테스트 트레이로 이송하여 탑재한다(스텝 54). 앞서 설명한 바와 같이 상기 테스트 트레이는 피검사 반도체 소자들이 64개씩 탑재된다. 상기 소크실은 상기 테스트 트레이가 10장 구비한다. 상기 소크실에서는 테스트 트레이에 탑재된 피검사 반도체 소자가 일정온도로 가열 또는 냉각된다.
상기 피검사 반도체 소자가 탑재된 테스트 트레이는 테스트 사이트부로 이동된다(스텝 56). 상기 테스트 사이트부로 이동된 테스트 어레이는 테스트 어레이째로 피검사 반도체 소자가 검사된다(스텝 58). 앞서 설명한 바와 같이 상기 테스트 사이트부에서는 한 개 또는 두 개의 테스트 어레이가 동시에 검사되어 64개 또는 128개의 피검사 반도체 소자가 검사된다. 테스트 트레이째 검사 완료된 반도체 소자는 양불량이 판별된 후 양불량에 따라 언로더측 버퍼부를 통하여 언로더부의 커스터머 트레이로 언로딩된다(스텝 60).
다음에, 로더부의 커스터머 트레이가 비어 있는가를 판단한다(스텝 62). 로더부의 커스터머 트레이가 비어 있지 않으면, 앞서의 버퍼 트레이 탑재 단계부터 피검사 반도체 소자의 검사 과정의 진행을 반복한다.
만약, 로더부의 커스터머 트레이가 비어 있으면 로더측 버퍼부의 마지막 버퍼 트레이에 탑재된 반도체 소자의 수를 카운트한다(스텝 64). 상기 로더측 버퍼부의 마지막 버퍼 트레이에 탑재된 피검사 반도체 소자의 수가 테스터부의 마이크로 프로세서에 미리 입력된 자투리 기준값, 예컨대 64 또는 128과 비교 판단한다(스텝 66).
상기 스텝 66에서 비교판단시 마지막 버퍼트레이에 탑재된 피검사 반도체 소자의 수가 자투리 기준값보다 크면 로더측 버퍼트레이에 탑재된 반도체 소자를 테스트 어레이로 이송하여 검사한다(스텝 68). 상기 테스트 어레이에서 검사 완료된 반도체 소자는 언로더측 버퍼부를 통해 양불량이 분류되어 언로딩된다(스텝 70).
상기 스텝 66에서 비교판단시 로더측 버퍼부의 버포 트레이에 탑재된 반도체 소자의 수가 자투리 기준값보다 작으면 버퍼 트레이에 탑재된 자투리 반도체 소자를 테스트 어레이로 이송하지 않고 검사를 중지한다(스텝 72).
다음에, 검사가 중지된 테스터는 재검사 모드를 시작한다(스텝 72). 재검사 모드가 시작되면 상기 테스트 사이트부에서 불량으로 판정된 반도체 소자를 로더부의 커스터머 트레이로 이동시킨다. 이어서, 상기 로더부의 커스터버 트레이로 이동된 불량 반도체 소자는 재검사 반도체 소자가 되어 자투리 피검사 반도체 소자가 남아있는 버퍼 트레이에 더 탑재되어 테스트 어레이에 로딩한다(스텝 72). 즉, 자투리 피검사 반도체 소자 이외에 불량 반도체 소자가 더 테스트 어레이에 로딩되어 피검사 반도체 소자가 64개 또는 128개가 된다.
이어서, 테스트 어레이에 탑재된 재검사 반도체 소자는 테스트 사이트부에서 재검사된다(스텝 74). 상기 테스트 어레이에서 재검사 완료된 반도체 소자는 언로더측 버퍼부를 통해 최종적으로 양불량이 분류되어 언로딩된다(스텝 76).
상술한 바와 같이 본 발명의 반도체 소자의 검사 방법은 1회 테스트시 테스트 어레이의 반도체 소자를 64개 또는 128개를 검사한다. 다시 말해, 본 발명의 반도체 소자의 테스트 방법은 매회 64개 또는 128개의 반도체 소자를 테스트하기 때문에 테스터의 효율을 향상시킬 수 있다.
도 1은 본 발명에 따른 반도체 소자의 검사 방법에 채용된 테스터를 개략적으로 도시한 도면이다.
도 2 및 도 3은 각각 본 발명의 반도체 소자의 검사 방법에 따라 피검사 반도체 소자가 이동하는 과정을 설명하기 위한 개략도 및 상세도이다.
도 4는 본 발명에 따른 반도체 소자의 검사 방법을 설명하기 위한 흐름도이다.

Claims (8)

  1. 로더부에 피검사 반도체 소자들이 재치된 커스터머 트레이를 로더측 버퍼부의 버퍼 트레이를 통해 테스트 트레이로 탑재하여 검사하는 단계;
    상기 검사 완료된 반도체 소자는 양불량에 따라 언로더측 버퍼부를 통하여 언로더부의 커스터머 트레이로 언로딩하는 단계;
    상기 로더부의 커스터머 트레이가 비어 있는가를 판단하는 단계;
    상기 로더부의 커스터머 트레이가 비어 있지 않으면 상기 피검사 반도체 소자의 검사 과정을 진행하고, 비어 있으면 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자의 수를 카운트하는 단계;
    상기 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자의 수와 테스터에 미리 입력된 자투리 기준값과 비교판단하는 단계;
    상기 피검사 반도체 소자의 수가 자투리 기준값보다 크면 상기 버퍼 트레이에 탑재된 피검사 반도체 소자의 검사를 진행하고 그렇지 않으면 중지하는 단계;
    상기 검사가 중지된 상기 테스터는 재검사 모드를 시작하는 단계; 및
    상기 불량으로 판정된 반도체 소자를 자투리 피검사 반도체 소자가 남아있는 버퍼 트레이에 탑재하여 재검사하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 검사 방법.
  2. 제1항에 있어서, 상기 피검사 반도체 소자들를 검사하는 단계는,
    상기 로더부에 복수개의 피검사 반도체 소자가 재치된 커스터머 트레이를 로딩하는 단계와, 상기 로더부의 커스터머 트레이에 재치된 피검사 반도체 소자를 로더측 버퍼부의 버퍼 트레이에 탑재하는 단계와, 상기 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자를 테스트 트레이로 탑재하여 검사하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 검사 방법.
  3. 제1항에 있어서, 상기 버퍼 트레이는 복수개를 이용하여 검사를 수행하는 것을 특징으로 하는 반도체 소자의 검사 방법.
  4. 제3항에 있어서, 상기 로더부의 커스터머 트레이가 비어 있으면 로더측 버퍼부의 버퍼 트레이중 마지막 버퍼 트레이에 탑재된 피검사 반도체 소자의 수를 카운트하는 것을 특징으로 하는 반도체 소자의 검사 방법.
  5. 제1항에 있어서, 상기 자투리 기준값은 64 또는 128로 상기 테스터에 입력되는 것을 특징으로 하는 반도체 소자의 검사 방법.
  6. 제1항에 있어서, 상기 불량 판정된 반도체 소자와 자투리 피검사 반도체 소자의 재검사 단계는,
    상기 불량으로 판정된 반도체 소자를 로더부의 커스터머 트레이로 이동시키는 단계와, 상기 로더부의 커스터버 트레이로 이동된 불량 판정된 반도체 소자는 자투리 피검사 반도체 소자가 남아있는 버퍼 트레이에 탑재하는 단계와, 상기 불량판정된 반도체 소자 및 자투리 피검사 반도체 소자를 테스트 어레이에 로딩하여 재검사하는 단계로 이루어지는 것을 특징으로 반도체 소자의 검사 방법.
  7. 로더부에 피검사 반도체 소자들이 재치된 커스터머 트레이를 로딩하는 단계;
    상기 로더부의 커스터머 트레이에 재치된 피검사 반도체 소자를 로더측 버퍼부의 버퍼 트레이에 탑재하는 단계;
    상기 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자를 테스트 트레이로 탑재하여 검사하는 단계;
    상기 검사 완료된 반도체 소자는 양불량에 따라 언로더측 버퍼부를 통하여 언로더부의 커스터머 트레이로 언로딩하는 단계;
    상기 로더부의 커스터머 트레이가 비어 있는가를 판단하는 단계;
    상기 로더부의 커스터머 트레이가 비어 있지 않으면 상기 피검사 반도체 소자의 검사 과정을 진행하고, 비어 있으면 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자의 수를 카운트하는 단계;
    상기 로더측 버퍼부의 버퍼 트레이에 탑재된 피검사 반도체 소자의 수와 테스터에 미리 입력된 자투리 기준값을 비교판단하는 단계;
    상기 비교판단시 피검사 반도체 소자의 수가 자투리 기준값보다 크면 버퍼 트레이에 탑재된 피검사 반도체 소자의 검사를 진행하고 그렇지 않으면 중지하는 단계;
    상기 검사가 중지된 테스터는 재검사 모드를 시작하는 단계;
    상기 불량 판정된 반도체 소자를 로더부의 커스터머 트레이로 이동시키는 단계; 및
    상기 불량 판정된 반도체 소자는 상기 자투리 피검사 반도체 소자가 남아 있는 버퍼 트레이에 더 탑재되어 재검사하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 검사 방법.
  8. 제7항에 있어서, 상기 자투리 기준값은 64 또는 128호 상기 테스터에 입력되는 것을 특징으로 하는 반도체 소자의 검사 방법.
KR10-2003-0028875A 2003-05-07 2003-05-07 자투리 반도체 소자의 검사 방법 KR100498496B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0028875A KR100498496B1 (ko) 2003-05-07 2003-05-07 자투리 반도체 소자의 검사 방법
US10/835,143 US6922050B2 (en) 2003-05-07 2004-04-28 Method for testing a remnant batch of semiconductor devices
JP2004136747A JP4515815B2 (ja) 2003-05-07 2004-04-30 半導体素子の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0028875A KR100498496B1 (ko) 2003-05-07 2003-05-07 자투리 반도체 소자의 검사 방법

Publications (2)

Publication Number Publication Date
KR20040096070A KR20040096070A (ko) 2004-11-16
KR100498496B1 true KR100498496B1 (ko) 2005-07-01

Family

ID=33509592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0028875A KR100498496B1 (ko) 2003-05-07 2003-05-07 자투리 반도체 소자의 검사 방법

Country Status (3)

Country Link
US (1) US6922050B2 (ko)
JP (1) JP4515815B2 (ko)
KR (1) KR100498496B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705655B1 (ko) * 2005-10-19 2007-04-09 (주) 인텍플러스 반도체 패키지의 분류 방법
KR100901395B1 (ko) * 2007-08-22 2009-06-05 세크론 주식회사 테스트 핸들러의 버퍼 트레이 피치를 조절하는 방법 및장치
KR100913504B1 (ko) * 2007-11-09 2009-08-21 에이엠티 주식회사 트레이-트랜스퍼 유닛을 이용한 트레이 이송 장치 및 그방법
KR20130051731A (ko) 2011-11-10 2013-05-21 삼성전자주식회사 검사 방법 및 이를 수행하기 위한 장치
TWI477792B (zh) * 2013-07-31 2015-03-21 Hon Tech Inc Working equipment and electronic component working apparatus of Application
TWI472778B (zh) * 2013-08-30 2015-02-11 Chroma Ate Inc System - level IC test machine automatic retest method and the test machine
KR102391516B1 (ko) * 2015-10-08 2022-04-27 삼성전자주식회사 반도체 테스트 장치
CN108226689A (zh) * 2017-12-29 2018-06-29 安徽科硕智谷信息科技有限公司 一种智慧工厂人员流动检测装置及检测方法
KR20190105893A (ko) * 2018-03-06 2019-09-18 (주)제이티 소자핸들러

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307011A (en) * 1991-12-04 1994-04-26 Advantest Corporation Loader and unloader for test handler
JP3412114B2 (ja) * 1995-07-26 2003-06-03 株式会社アドバンテスト Ｉｃ試験装置
JP3503860B2 (ja) * 1997-03-18 2004-03-08 株式会社アドバンテスト Ｉｃ試験方法およびこの方法を実施する装置
JP4018254B2 (ja) * 1998-08-20 2007-12-05 株式会社アドバンテスト 電子部品の試験方法

Also Published As

Publication number Publication date
JP2004333499A (ja) 2004-11-25
US20040253753A1 (en) 2004-12-16
US6922050B2 (en) 2005-07-26
JP4515815B2 (ja) 2010-08-04
KR20040096070A (ko) 2004-11-16

Similar Documents

Publication Publication Date Title
US7519882B2 (en) Intelligent binning for electrically repairable semiconductor chips
US6960908B2 (en) Method for electrical testing of semiconductor package that detects socket defects in real time
JP3009743B2 (ja) 半導体デバイス搬送処理装置
US5764650A (en) Intelligent binning for electrically repairable semiconductor chips
JP2000065894A (ja) 電子部品の試験方法および電子部品試験装置
KR100498496B1 (ko) 자투리 반도체 소자의 검사 방법
TWI736201B (zh) 晶片測試電路及其測試方法
KR100498509B1 (ko) 검사시간을 단축하는 플래시 메모리 테스터 및 이를이용한 전기적 검사방법
US5654632A (en) Method for inspecting semiconductor devices on a wafer
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
US5940413A (en) Method for detecting operational errors in a tester for semiconductor devices
US6134685A (en) Package parallel test method and apparatus
US20070276623A1 (en) Semiconductor Component Test Process and a System for Testing Semiconductor Components
JPH08262102A (ja) Ｉｃテスタ用ハンドラにおけるデバイス再検査方法
US8283940B2 (en) Probe device, processing device, and probe testing method
US20070061659A1 (en) Methods for testing a plurality of semiconductor devices in parallel and related apparatus
JP2000258496A (ja) 半導体装置の検査方法及び装置
JPH09178807A (ja) Ｉｃ検査用オートハンドラ
CN112309492A (zh) 内存芯片超频测试模块及其方法
KR100835999B1 (ko) Ｉｃ 소팅 핸들러 및 그 제어방법
JPH08184643A (ja) Ｉｃテスタ用ハンドラにおける再検査方法
KR20070048280A (ko) 반도체 소자의 테스트 방법 및 이를 수행하기 위한 테스트장치
JP2004171659A (ja) 半導体メモリの救済解析装置
JPH04241439A (ja) Ｉｃテスト・システム
JPH0955409A (ja) 半導体素子の検査方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 15